DE3228405A1

DE3228405A1 - Emulator zur erzeugung einer folge von steuersignalen

Info

Publication number: DE3228405A1
Application number: DE19823228405
Authority: DE
Inventors: Wayne A. 97229 Portland Oreg. Moore
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-07-30
Filing date: 1982-07-29
Publication date: 1983-02-17
Also published as: JPS6246895B2; NL8202913A; DE3228405C2; US4447876A; JPS5819961A

Description

Patentanwälte Dipl.-Ing. H.JS&elcxmWn; Dipiurilsxs. Dr. K. Fincke

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska

8000 MÜNCHEN 86 POSTFACH S60 820

AlWl. : MÖHLSTRASSE 22

_ , . . _ TELEFON (089) 98 03 52

Tektronix, Inc. telex52262«

_________________„. TELEGRAMM PATENTWEICKMANN MÜNCHEN

Emulator zur Erzeugung einer Folge von Steuersignalen

Beschreibung

Systeme die zur Planung und zur Entwicklung von Mikroprozessor-Produkten dienen, enthalten oftmals sogenannte Emulatoren oder Emulator-Untersysteme, welche mindestens die gleichen Funktionen erfüllen, wie der Mikroprozessor der voraussichtlich in einem Prototypen des Produktes verwendet werden soll. Emulatoren ermöglichen eine gleichzeitige Entwicklung der Konstruktion und der Programme des Prototypen mit großer Flexibilität und ermöglichen Änderungen der Entwürfe und Beseitigung von Fehlerquellen bevor die Entwürfe permanent vollendet sind. Der Emulator besteht aus einem Emulatorprozessor und aus einer Emula-

torsteuerung, wobei diese "beiden Komponenten an eine Sammelschiene des Systems angeschlossen sind und gemeinsam mit einem Prozessor des Systems betrieben werden.

Es wäre wünschenswert, wenn ein Emulator zur Erzeugung einer Folge von Steuersignalen in passiver Weise den Emulatordatenbus überwachen würde und dem Instruktionsstrom des Datenbusses Informationen entnehmen würde, aus denen das Verhalten des Emulatorprozessors vorhersagbar wäre und es wäre ferner wünschenswert, den Emulator mit einer Polge vorgegebener Steuersignale in Abhängigkeit von den entnommenen Informationen zu steuern. Es wäre außerdem wünschenswert, wenn ein derartiger Emulator zur Erzeugung einer Polge von Steuersignalen derart universell wäre, daß er für eine Anzahl verschiedener Emulatorprozessoren verwendbar wäre.

Der Erfindung liegt die Aufgabe zugrunde, einen Emulator zur Erzeugung einer Polge von Steuersignalen anzugeben, der aus dem Instruktionsstrom eines Emulatordatenbusses gewisse Informationen - die das zukünftige Verhalten des Emulators kennzeichnen - entnehmen und danach handeln kann.

Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale im Kennzeichen des vorliegenden Patentanspruches 1 gelöst.

Gemäß einer eingeschränkten Aufgabenstellung bezweckt die vorgegebene Erfindung einen Emulator zur Erzeugung einer Polge von Steuersignalen anzugeben, der während einer passiven Überwachung des Datenbusses synchron mit dem Holzyklus des Emulatormikroprozessors arbeitet und der Signale erzeugt, welche ein gewisses internes Verhalten

des Prozessors anzeigen. Gemäß einer weiteren Ausgestaltung der vorliegenden Erfindung soll der Emulator zur Erzeugung einer Folge von Steuersignalen eine programmierbare Zustandsmaschine sein. Gemäß einer weiteren Ausgestaltung soll der Emulator zur Erzeugung der Folge von Steuersignalen in der Lage sein, den nächsten Betriebscodehorbefehl vorherzusagen, in dem er sowohl andere Instruktionen des Instruktionsstromes als auch den gegenwertigen Betriebscode decodiert. Diese weiteren Ausgestaltungen werden durch die Merkmale im Kennzeichen der Unteransprüche realisiert.

Weitere Zielsetzungen und Vorteile der vorliegenden Erfindung werden die auf diesem Gebiet arbeitenden Fachleute erkennen, wenn sie die folgende Beschreibung lesen, die sich auf die Zeichnungen bezieht.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1, 2A und 2B erläutert. Es zeigen: Fig. 1 ein Blockdiagramm eines Ausführungsbeispieles eines Emulators zur Erzeugung einer Folge von Steuerimpulsen gemäß der vorliegenden Erfindung, Fig. 2A ein Wortformat für Steuerausgänge und zur Adressengeneratorsteuerung und

Fig. 2B ein Wortformat für einen Holbefehl und zur Zweigsteuerung.

Das in Fig. 1 dargestellte Blockdiagramm zeigt den Emulatordatenbus 1o - dargestellt durch gestrichelte Linien über den Eingangsdaten D1, dem Decodierer 12 zugeführt werden. Tatsächlich verbindet der Datenbus 1o einen nicht dargestellten Systeimnikroprozessor und einen nicht dargestellten Emulatorprozessor eines Mikroprozessor-Entwicklungs-Laborsystems und der Decodierer 12 überwacht

3228A as

passiv den Instruktionsstrom der über den Bus geleitet wird. Ein Puffer kann eingeschaltet werden, zwischen dem Datenbus 1o und dem Eingang des Decodierers 12, um die Eingangsdaten während einer ganzen Taktperiode zu speichern. Der Decodierer 12 kann ein Speicher mit wahlfreiem Zugriff (RAM) sein, der mit den Daten D2 eines Systemmikroprozessors programmiert werden kann. Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung besteht der Decodierer 12 aus vier kommerziell erhältlichen Bauteilen der Type INTEL 2148 4-K_t organisiert in Kombination als 2.o48 Worte mit 8 Bits zur Decodierung eines Bytes (8-Bits) von Daten in 4-Bitinstruktionen als Betriebscodeholbefehle, und/oder 4-Bit oder 6-Bit Zweigadressen für einen Adressengenerator. Ein Instruktions-Puffer 14 - welcher in passender Weise ein Register der 74 s 173 4-Bit D-Type sein kann - erhält am Eingang die 4-Bit Instruktionen D3 vom Decoder 12. Bei vorliegendem Preigabesignal E wird der Puffer 14 getaktet mit dem Emulatormikroprozessortaktsignal T1, das geringfügig verzögert ist, um die Übertragungsverzögerungen im Datenpfad zu kompensieren. Tatsächlich wird der Puffer 14 nur getaktet nach Betriebscodeholbefehlen oder wenn ein gewisser Ausgang des Ausgangsdecodierers 22 aktiv ist. Ferner wird der Puffer 14 gelöscht nach Empfang eines Betriebscode-Hohlbefehl -Taktsignals T2. Die Ausgangssignale D4 des Puffers 14 zeigen an die Gegenwart eines augenblicklich vorhandenen Betriebscodes und werden verwendet als "Seiten" Adressen für einen Mikroinstruktionsspeicher 16 und werden außerdem rückgekoppelt, um als Eingangssignale für den Datenbusdecodierer 12 verwendet zu werden. Auf diese Weise kann das Auftreten des nächsten Betriebscode-Holbefehls vorausgesagt v/erden, durch Decodierung anderer Informationen des Datenbusses 1o, die für den Emulator verwendet werden.

32284Q5

Sf

Der Speicher 16, ein mit mehreren Anzapfungen versehenes Register 18 und der Adressengenerator 2o bilden eine Zu-Standsmaschine, die eine Menge von Instruktionen ausführt die im Speicher 16 gespeichert sind. Der Speicher 16 umfaßt vier statische Bauteile der Type INTEL 2148 4-K organisiert als 1o24 Worte mit je 16 Bits und wird mit den Daten D5 des Systemmikroprozessors programmiert. Gewisse Ausgangssignale des Speichers 16 werden mit dem Decodierer 22 decodiert, um die erwünschten Steuersignale S1 beispielsweise Holbefehle, Sperrbefehle und andere. G-ewisse andere Ausgangssignale werden im Register 18 gespeichert, um die Steuersignale S2, S3 und S4 zur Verfügung zu haben.

Das Steursignal S2 dient zur Steuerung des nächsten Zyklusses des Adressengenerators 2o. Das Steuersignal S3 dient zur Adressenauswahl für den Multiplexer 24 und das Steuersignal S4 dient als Mikroinstruktionszweigadresse und wird ebenfalls dem Multiplexer MUX 24 zugeführt. Der Multiplexer 24 kann auch Zweigadressen S5 des Decodierers 12 auswählen. Bei dem gebauten und geprüften Ausführungsbeispiel besteht der Multiplexer 24 aus einem Paar von Multiplexern mit je zwei Eingängen der Type 74 S 157. Das Register 18 besteht aus einem Paar von 74 S 174 D Flip-Flops in welchen die Information über die D Eingänge zur Speicherung übertragen wird, wenn eine positive Flanke des Taktsignals T1 auftritt. Mit diesem Taktsignal T1 wird somit der Puffer 14, der Speicher 16, das Register und der Adressengenerator 2o getaktet. Der Adressengenerator 2o gibt die Daten D6 an den Speicher 16 ab, die eine Mikroprozessorinstruktionsadresse darstellen.

Die Figuren 2A und 2B zeigen ein Wortformat für die Ausgangssignale des Speichers 16. Die Steuersignale S1 können folgende Bedeutung haben:
001 - Verbot

3
s

010 = Unterdrücke illegale- Datenbytes.

011 = Verwendung des Datenzyklus.

100 = Wieder-Inbetriebnahme des Puffers 14. 101 = S/W Unterbrechung.
110 = Adressenbus.

Der Adressengenerator 2o "besteht aus zwei kommerziell erhältlichen Bauteilen der Type Am 2911, welche in Kaskade geschaltet sind, um 8-Bit Eingänge und Ausgänge zu ermöglichen. Diese speziellen Vorrichtungen enthalten jede ein internes Adressenregister, ein Stapelregister mit 4 Worten zu 4-Bit mit einem Stapelzeiger und einer Steuerung zur Ermöglichung von Unterprogrammen, einen in Kaskade schalfbaren 4-Bit Mikroprogramm-Zähler und interne Steuerschaltungen wie einen Multiplexer zur Adressenquellenauswahl und eine Inkrementierstufe. Aufgrund der Steuerdaten S2, S3, S4 vom Register 18 und aufgrund der Adressensignale vom Multiplexer 24 erzeugt der Adressengenerator 2o Adressen D6 für den Speicher 16.

Der Decodierer 22 kann ein kommerziell erhältlicher Baustein sein, der Type 74 S 138 eines 1 von 8 Decodierer/ Demultiplexer. Alle Ausgangssignale schließen sich gegenseitig aus, weshalb eine Vielzahl von Steuerfunktionen bewirkt werden kann. Die Steuereingangssignale So des Decoders 22 können von verschiedenen Statusleitungen des Emulatormikroprozessors zugeführt werden, beispielsweise aufgerufene Speicheradressen, Lese/Schreibsignale, Ausführungsbefehle, Unterbrechungserkennung und verschiedene Holfunktionen. Auf diese Weise kann der Decodierer 22 freigegeben oder gesperrt werden in Abhängigkeit vom Zustand des Emulatormikroprozessors.

Der im Prinzip nach Fig. 4 dargestellte Emulator kann

somit gänzlich aus kommerziell erhältlichen Bauteilen zusammengestellt werden. Die erwähnten Bauteile sind verträglich mit Mikroprozessorbauteilen der Type 68oo. Es sollte betont werden, daß alle Speicher des Emulators einen wahlfreien Zugriff haben und insbesondere vom Systemprozessor her beeinflußbar sind.

Die gegebene Beschreibung sollte zeigen, daß der Emulator passiv den Datenbus eines Emulatormikroprozessors überwacht und gewisse Informationen aus dem Instruktionsstrom des Datenbusses übernimmt, Informationen die geeignet sind, das Verhalten des Prozessors vorherzusagen.

Die Information, welche in gewünschter Weise entnommen werden soll, ist programmiert im Speicher mit wahlfreiem Zugriff innerhalb des Emulators mit Hilfe des Systemmikroprozessors. Infolgedessen ist der hier beschriebene Emulator zur Erzeugung einer Folge von Steuersignalen universeil und kann auf eine Anzahl verschiedener Prozessoren eingestellt werden, von denen jeder die notwenigen Programme bereitstellt, um die gewünschten Signalerzeugungsfunktionen auszuführen.

Zusammenfassend handelt es sich bei der vorliegenden Erfindung um einen universellen Emulator, zur Erzeugung einer Folge von Steuersignalen, welche in Synchronismus mit dem Holzyklus eines Emulatormikroprozessors arbeitet. Dies wird erreicht, durch passive Überwachung des Emulatordatenbusses 1o und spezieller Statusleitungen. Der Emulator erzeugt Signale, welche Betriebscodeholbefehle vorhersagen, gewisse Buszyklen verbieten mit gewissen nicht relevanten Informationen, erkennt Holbefehle von unzulässigen Betriebscodes und erzeugt verschiedene Steuer- und Statussignale für den Emulator.

32284Q5

Bei dem "bevorzugten Ausführungsbeispiel der vorliegenden Erfindung decodiert der Decodierer 12 jedes Bytes von Instruktionen des Busses 1o in Instruktionen D3 für Betriebs· codeholbefehle und Zweigadressen für den Adressengenerator 2o. Die Daten D3 werden im Puffer 14 zwischengespeichert und als "Seiten" Adressen verwendet für den Speicher 16. Der Speicher 16, das Register 18 und der Adressengenerator 2o bilden eine Statusmaschine, welche mehrere Instruktionen ausführt, die in dem Speicher 16 gespeichert sind. Die Adressen, welche der Adressengenerator 2o ausgeben soll, können von mehreren Quellen ausgewählt werden, beispielsweise vom Speicher 16 in Abhängigkeit von gewissen Steuersignalen S2, S3 und S4, welche über das Register 18 vom Speicher 16 abgegeben werden. Die Ausgangssignale des Speichers 16 werden decodiert, um die erwähnten Steuersignale S2, S3 und S4 zu erzeugen. Bei diesem Ausführungsbeispiel sind der Decodierer 12 und der Speicher 16 als Speicher mit wahlfreiem Zugriff völlig programmierbar. Infolgedessen kann nicht nur das spezielle Verhalten eines Prozessors vorhergesagt werden, in Abhängigkeit von programmierten Instruktionen, sondern der vorliegende Emulator zur Erzeugung einer Folge von Steuersignalen kann universell dazu verwendet werden, um eine Anzahl von verschiedenen Emulatormikroprozessoren zu bedienen.

Wenn anhand der vorliegenden Figuren auch ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben wurde, so ist es doch offenbar für die auf diesem Gebiet arbeitenden Fachleute erkennbar, daß viele Änderungen und Monifikationen durchgeführt werden können, ohne von der durch die Erfindung gegebenen Lehre abzuweichen. Infolgedessen sollte der Schutzumfang der vorliegenden Erfindung nur von den Patentansprüchen abhängig sein.

Claims

Patentanwälte Dipl.-Ing. PL-SEeictcm-ann: DipX^Eays. Dr. K. Fincke

Dipl.-Ing. R A/Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska

8000 MÜNCHEN 86 23. »MI POSTFACH 860 820

Anm.: mohlstrasse22

_ , . , _ TELEFON (OW) 98 03 52

Tektronix, Inc. telex«2*21

__——_—_ TELEGRAMM PATrNTWEICKMANN MÜNCHEN

Emulator zur Erzeugung einer Folge von Steuersignalen

Patentansprüche

Emulator zur Erzeugung einer Folge von Steuersignalen, gekennzeichnet durch eine erste Decodiereinrichtung (12) zur Decodierung von Datenbytes, die über einen Mikroprozessorbus übertragen werden und Instruktionsdaten darstellen;

durch eine Zustandsmaschine bestehend aus einer Speichereinrichtung, die teilweise auf die Instruktionsdaten anspricht, zur Erzeugung einer Vielzahl von Steuerdaten in Übereinstimmung mit Instruktionen, welche in adressierbaren Speicherplätzen enthalten sind und bestehend aus einer Adressengeneratoreinrichtung (2o), die anspricht mindestens auf einen

Teil der Vielzahl der Steuerdaten für adressierbare Speicherplätze der Speichereinrichtung in einer vorgegebenen Folge, die durch die Instruktionsdaten "bestimmt ist; und

durch eine zweite Decodiereinrichtung (22) zur Decodierung, mindestens eines Teiles der Vielzahl der Steuerdaten, um auf diese Weise Steuersignale zu erzeugen (Fig. 1).
2. Emulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Decodiereinrichtung (12) einen ersten Speicher mit wahlfreiem Zugriff enthält, der vorgegebene Instruktionsdatenworte in adressierbaren Speicherplätzen speichert.
3. Emulator nach Anspruch 2, dadurch gekennzeichnet,

daß die erste Decodiereinrichtung (12) außerdem einen Puffer enthält, zum Empfang und zur Speicherung der Instruktionsdatenworte.
4. Emulator nach Anspruch 3, dadurch gekennzeichnet, daß die Instruktionsdatenworte vom Puffer den Eingangen des ersten Speichers mit wahlfreiem Zugriff zugeführt werden, um weitere decodierte Instruktionen zur Verfügung zu haben.
5. Emulator nach Anspruch 2, dadurch gekennzeichnet, daß der erste Speicher mit wahlfreiem Zugriff programmierbar ist.
6. Emulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Decodiereinrichtung (12) außerdem Zweigadressen erzeugt für die Adressengeneratoreinrichtung (2o).
7. Emulator nach Anspruch 2, dadurch gekennzeichnet, daß die Speichereinrichtung der Zustandsmaschine einen zweiten Speicher mit wahlfreiem Zugriff enthält, und daß dieser zweite Speicher programmierbar ist.
8. Emulator nach Anspruch 1, dadurch gekennzeichnet, daß die Zustandsmaschine außerdem eine Registereinrichtung enthält, die eingeschaltet ist zwischen dem Ausgang der Speichereinrichtung und dem Eingang der Adressengeneratoreinrichtung (2o) und daß die Registereinrichtung und die Adressengeneratoreinrichtung in Synchronismus mit einem vorgegebenen Taktsignal betreibbar sind.
9. Emulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Decodiereinrichtung außerdem Zweigadressen erzeugt, daß die Speichereinrichtung der Zustandsmaschine Speicheradressen erzeugt und daß die Adresaengeneratoreinrichtung selektiv anspricht auf Zweigadressen der ersten Decodiereinrichtung und der Speichereinrichtung.