DE3814875C2 - - Google Patents

Info

Publication number
DE3814875C2
DE3814875C2 DE3814875A DE3814875A DE3814875C2 DE 3814875 C2 DE3814875 C2 DE 3814875C2 DE 3814875 A DE3814875 A DE 3814875A DE 3814875 A DE3814875 A DE 3814875A DE 3814875 C2 DE3814875 C2 DE 3814875C2
Authority
DE
Germany
Prior art keywords
logic
arithmetic
data
logical
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3814875A
Other languages
English (en)
Other versions
DE3814875A1 (de
Inventor
Nobuo Hadano Kanagawa Jp Funakubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3814875A1 publication Critical patent/DE3814875A1/de
Application granted granted Critical
Publication of DE3814875C2 publication Critical patent/DE3814875C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations

Description

Die Erfindung betrifft ein Verfahren zur logischen Verknüpfung von Daten nach dem Oberbegriff des Patentanspruchs 1.
Bei der Durchführung logischer Operationen sind hohe Ge­ schwindigkeit und Zuverlässigkeit gefordert. Im Stand der Technik sind bereits Verfahren zur Erhöhung der Zuver­ lässigkeit bekannt, die zwei gleiche ALU verwenden. Jeder ALU werden dieselben Daten zugeführt und die von diesen ALUs erhaltenen Operationsergebnisse werden kontinuierlich ver­ glichen und auf Gleichheit geprüft. Zwar kann ein solches Zweifachsystem die Zuverlässigkeit verbessern, jedoch erhöht sich in unerwünschter Weise der Hardware-Aufwand, da man zwei Sätze gleicher ALUs benötigt.
Es ist auch bekannt (LOHMANN, H.-J.: Fail-Safe Data Processing in Railway Signaling Systems in: Siemens Forschungs- und Entwicklungsberichte, Band 7 (1978) Nr. 6, Seiten 374 bis 377) die Zuverlässigkeit bei der Durchführung von logischen Verknüpfungen durch die Verwendung von zwei autonomen Mikrocomputern zu erhöhen, deren Ergebnisse miteinander verglichen werden. Im Gegensatz zur vorliegenden Erfindung werden bei der in dieser Literaturstelle beschriebenen Anordnung jedoch keine Arithmetik- und Logikeinheiten mit voneinander unterschiedlichen Arbeitsgeschwindigkeiten angewendet. Auch sind die dort angegebenen Mikrokomputer nicht mit dynamischen Logikkreisen mit hoher Operationsgeschwindigkeit ausgestattet.
Um die Operatiosgeschwindigkeit zu erhöhen, muß die lo­ gische Verknüpfungseinrichtung eine Schaltung aufweisen, deren Schaltelemente sehr schnell arbeiten. Außerdem muß zur Verkürzung der die Schaltungsteile verbindenden Drähte die logische Verknüpfungsschaltung als hochintegrierte Schaltung aufgebaut sein. Bekannt ist als eine Schaltung, die die obigen Anforderungen erfüllt eine dynamische Schaltung, die beispielsweise in CMOS-Technik verwirklicht ist. Beispielsweise offenbart die japanische Patentoffen­ legungsschrift 58-1 11 436 eine mehrstufige CMOS-dynamische Logikschaltung mit Vor­ ladefunktion. Eine solche mit Vorladefunktion ausgestattete dynamische Logikschaltung arbeitet auf der Grundlage der vorhandenen oder nicht vorhandenen Ladungsabfuhr durch einen n-MOS-Transistor, der durch einen p-MOS-Transistor vorgeladen wurde. Ihre Operationsgschwindigkeit hängt vom Betrieb des n-MOS-Transistors ab, der eine höhere Ansteuer­ leistung als der p-MOS-Transistor hat.
Bei in hochintegrierter Technik realisierter dynamischer Schaltung kann jedoch leicht ein Software-Fehler auftreten, da die im Vorladezustand vorhandene Ladung durch Ladungen invertiert werden kann, die von im Gehäuse enthaltenem Uran emittierten α-Strahlen induziert sind. Dieser Software- Fehler verursacht einen Fehlbetrieb der Logik der dynami­ schen Schaltung. Deshalb müssen gegen einen solchen Fehl­ betrieb Maßnahmen ergriffen werden, da sonst ernsthafte Zerstörungen, beispielsweise der Ausfall einer Datenbank, auftreten könnten. Folglich ist bei Verwendung einer dynami­ schen Schaltung in einer mit hoher Geschwindigkeit arbeiten­ den Logikschaltung wichtig, daß gegen einen solchen Software- Fehler Gegenmaßnahmen ergriffen werden.
Dagegen ist eine Logikschaltung mit statischer Schaltung nicht mit einem solchen Software-Fehler behaftet. Die statische Schaltung (CMOS-Logik) arbeitet auf der Grundlage eines komplementären Schaltens eines p-MOS-Transistors oder eines n-MOS-Transistors mit einer durch den p-MOS- Transistor festgelegten Geschwindigkeit, der eine kleinere Steuerleistung als der n-MOS-Transistor hat. Demgemäß kann die logische Verknüpfungseinrichtung mit statischer Schaltung nicht so schnell arbeiten, wie eine solche mit dynamischer Schaltung. Die statische Schaltung hat jedoch den oben angeführten Software-Fehler nicht und arbeitet mit hoher Zuverlässigkeit.
Umgekehrt arbeitet eine eine dynamische Schaltung verwen­ dende Logikschaltung schneller als die statische Logik­ schaltung und ihre Zuverlässigkeit ist geringer als die der letzteren.
Es ist deshalb Aufgabe der Erfindung, eine logische Ver­ knüpfungseinrichtung zu ermöglichen, die sowohl schnell als auch zuverlässig arbeitet.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Zweckmäßige Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Bei der erfindungsgemäßen logischen Verknüpfungseinrichtung werden die mit hoher Geschwindig­ keit von der mit der dynamischen Schaltung ausgestatteten ALU erzeugten Operationsergebnisdaten mit den von der ALU mit der statischen Schaltung erzeugten zuverlässigen Operationsergebnisdaten verglichen und damit werden sowohl hohe Geschwindigkeit als auch hohe Zuverlässigkeit der logischen Operationen sichergestellt.
Die Erfindung wird im folgenden in Ausführungsbeispielen anhand der Zeichnung näher beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild, das wesentliche Teile der logischen Veknüpfungseinrichtung als Ausführungsbeispiel darstellt;
Fig. 2 ein Zeitdiagramm, das die zeitliche Abfolge logischer Operationen erläutert; und
Fig. 3 eine Aufsicht auf ein Layout einer hoch­ integrierten Schaltung, die ein erfindungs­ gemäßes bevorzugtes Ausführungsbeispiel enthält.
In Fig. 1 ist mit 1 ein als erstes Eingaberegister dienendes A-Register und mit 2 ein als zweites Eingaberegister dienen­ des B-Register bezeichnet. Das A-Register 1 speichert eine Gruppe von Eingabedaten (erste Operandendaten) für die logischen Operationen, und das B-Register 2 speichert eine andere Gruppe von Eingabedaten (zweite Operandendaten) für die logischen Operationen. Mit 3 ist eine erste ALU (nachstehend als ALUD bezeichnet), die aus einer dynamischen Schaltung des Vorladetyps besteht, und mit 4 eine zweite ALU (die nachstehend ALUS genannt wird) bezeichnet, die aus einer statischen Schaltung besteht und dieselben Ope­ rationsfunktionen wie die ALUD 3 hat. Den beiden ALUD 3 und ALUS 4 werden gemeinsam zu verarbeitende Eingabedaten vom A-Register 1 und vom B-Register 2 zugeführt. Die Bezugs­ ziffer 5 bezeichnet eine Vorladesteuerung, die einen der ALUD 5 eingespeisten Vorladetakt erzeugt. Das Vorladen der ALUD 3 mit der dynamischen Schaltung wird vor dem Start der logischen Verarbeitungen durchgeführt. Mit 7 ist ein Paritätsbitgenerator bezeichnet, der den von der ALUD 3 ausgegebenen Verarbeitungsergebnisdaten ein Paratitäts­ bit (Prüfbit) hinzufügt. Ein Vergleicher 8 vergleicht die Operationsergebnisdaten, die die ALUD 3 ausgibt mit denen, die die ALUS 4 ausgibt. Die mit dem Paritätsbit versehenen Operationsergebnisdaten von der ALU 3 werden in einem Ausgaberegister 10 gespeichert. Ein interner Speicher 11 enthält ein Speicherbauteil mit einer Vielzahl adressierbarer Bereiche, die als eine Gruppe allgemeiner Register oder als Registerdatei dienen. Dem internen Speicher 11 wird ein Schreibsteuersignal 12 zuge­ führt. Eine mit 13 bezeichnete Speichersteuerung ist zur Erzeugung des Schreibsteuersignals 12 vorgesehen. Die Bezugsziffern 14 und 15 bezeichnen jeweils ein UND-Glied und ein Invertierglied. Ein Unstimmigkeitskennzeichenre­ gister 16 hält ein Unstimmigkeitskennzeichen, wenn das Vergleichsergebnis im Vergleicher 8 Unstimmigkeit angibt. Das Bezugszeichen 17 weist auf eine Zeitsteuerung hin, die zum Erzeugen verschiedener Zeitsteuersignale zur Steuerung der logischen Operationen vorgesehen ist. Eine Nutzeinrich­ tung 18 besteht beispielsweise aus einer Speichereinheit, die die Operationsergebnisdaten benutzt. Schließ­ lich ist mit 19 eine übergeordnete Verarbeitungseinheit, wie beispielsweise ein Service-Processor, bezeichnet, der die logischen Operationen überwacht.
Nachstehend wird der Betrieb der logischen Verknüpfungsein­ richtung, die den oben beschriebenen Aufbau hat, anhand der Fig. 2 beschrieben, die ein die Zeitsteuerung der Operationen erläuterndes Zeitdiagramm ist.
Ein Betriebszyklus der erfindungsgemäßen logischen Ver­ knüpfungseinrichtung umfaßt eine Folge von Operationen, die das Auslesen der zu verarbeitenden Daten aus dem in­ ternen Speicher 11, das Speichern von ausgelesenen Daten in dem A-Register 1 und dem B-Register 2, die Ausführung logischer Operationen in der ALUD 3, die Addition des Paritätsbits zu den Operationsergebnisdaten von der ALUD 3 und das Einschreiben der Operationsergebnisausgabedaten zusammen mit dem Paritätsbit in den internen Speicher 11 umfassen. Ein Betriebszyklus benötigt die Zeitdauer T. Die Operationen eines Zyklus werden in Übereinstimmung mit Zeitsteuersignalen t 0, t 1, t 2, t 3 und t 4 gesteuert, die von der Zeitsteuerung 17 erzeugt werden.
Zunächst wird eine nicht durch einen Software-Fehler oder ähnlichen Fehler behaftete Operation der logischen Ver­ knüpfungseinrichtung beschrieben. In diesem Falle läuft der Betrieb so ab, wie er im Betriebszyklus (1) in Fig. 2 dargestellt ist.
Auf das Zeitsteuersignal t 0 hin, das die Übernahme der Daten für die logischen Operationen in die Eingaberegister befiehlt, speichern das A-Register 1 und das B-Register 2 die Daten für die logischen Operationen um die Werte der zu verarbeitenden Eingabedaten zur Verfügung zu stellen. Die im A-Register 1 und im B-Register 2 gespeicherten Daten werden gemeinsam beiden Arithmetik- und Logikeinheiten, der ALUD 3 und der ALUS 4 zugeführt. Da die aus einer dynamischen Schaltung bestehende ALUD 3 schneller arbeitet als die ALUS 4, die aus einer statischen Schaltung besteht, steht das Operationsergebnis in der ALUD 3 früher zur Verfügung, als das der ALUS 4, d. h. zum Zeitpunkt des Zeitsteuersignals t 1. Das Operationsergebnis wird als Operationsergebnisdaten dem Paritätsbitgenerator 7 und dem Vergleicher 8 zugeführt. Der Ausgang des Paritäts­ bitgenerators 7 steht zum Zeitpunkt des Zeitsteuersignals t 3 zur Verfügung. Das Ausgaberegister 10 empfängt und hält die zur Verfügung gestellten Daten auf den Empfang des Zeitsteuersignals t 3 hin.
Das Operationsergebnis steht in der ALUS 4 jedoch erst später zur Verfügung als in der ALUD 3, d. h. erst zum Zeitpunkt des Auftretens des Zeitsteuersignals t 2. Das Operationsergebnis der ALUS 4 wird als Operationsergebnis­ daten dem Vergleicher 8 zugeführt, der die Ausgangs­ daten von der ALUD 3 mit denen der ALUS 4 zum Zeitpunkt des Auftretens des Zeitsteuersignals t 2 vergleicht. Das Vergleichsergebnis steht zum Zeitpunkt des Zeitsteuersignals t 4 zur Verfügung. Bei dem im Zyklus (1) ablaufenden Betrieb gibt das Vergleichsergebnis an, daß die Operationsergebnis­ daten von der ALUD 3 mit denen der ALUS 4 überein­ stimmen. Deshalb wird das Unstimmigkeitskennzeichen nicht erzeugt. Statt dessen wird zum Zeitpunkt des Zeitsteuersignals t 4 ein eine logische "0" angebendes Signal vom Vergleicher 8 in das Unstimmigkeitskennzeichenregister 16 übernommen. Folglich gibt das Invertierglied 15 eine logische "1" aus und gibt das UND-Glied 14 frei, so daß das Schreib­ steuersignal 12 durch das UND-Glied 14 von der Speicher­ steuerung 13 dem internen Speicher 11 eingegeben werden kann. Als Ergebnis werden die Operationsergebnis­ daten des Ausgaberegisters 10 in den internen Speicher 11 geschrieben.
Auf den Empfang des Zeitsteuersignals t 4 in diesem Betriebs­ zyklus und des Zeitsteuersignals t 0 des nächsten Betriebs­ zyklus erzeugt die Vorladesteuerung 5 einen Vorladetakt. Während der Zeitdauer dieses Vorladetakts wird die aus der dynamischen Schaltung bestehende ALUD 3 vorgeladen.
Im Betriebszyklus 2 in Fig. 2 ist der Fall dargestellt, wo die ALUD 3 einen durch einen Software-Fehler verursachten Fehlbetrieb ausführt, so daß das Vergleichsergebnis angibt, daß die Operationsergebnisausgangsdaten der ALUD 3 nicht mit denen der ALUS 4 übereinstimmen.
Im einzelnen läuft der Betriebszyklus (2) in Übereinstimmung mit den Zeitsteuersignalen wie folgt ab.
Vom Zeitpunkt der Erzeugung des Zeitsteuersignals t 0 bis zum Zeitpunkt der Erzeugung des Zeitsteuersignals t 3 arbeitet die logische Verknüpfungseinrichtung gemäß der Erfindung in derselben Weise wie im Betriebszyklus (1). Auch wird das Vergleichsergebnis im Vergleicher 8 in derselben Weise erzeugt und zum Zeitpunkt des Zeitsteuersignals t 4 in das Unstimmigkeitskennzeichenregister 16 übernommen. Da jedoch in diesem Fall das Vergleichsergebnis angibt, daß die Operationsergebnisdaten der ALUD 3 nicht mit denen der ALUS 4 übereinstimmen, wird als Unstimmigkeits­ kennzeichen eine logische "1" dem Kennzeichenregister 16 zugeführt und darin gespeichert. Als Folge gibt das Invertierglied 15 eine logische "0" aus, die das UND-Glied 14 sperrt, so daß das Schreibsteuersignal 12 von der Speicher­ steuerung 13 nicht dem internen Speicher 11 zugeführt werden kann. Deshalb werden die Operationsergebnis­ daten des Ausgaberegisters 10 nicht in den internen Speicher 11 geschrieben.
Sobald das Unstimmigkeitskennzeichenregister 16 das Un­ stimmigkeitskennzeichen als logische "1" zur Verfügung stellt, erfaßt die übergeordnete Verarbeitungseinheit 19 diesen Zustand des Unstimmigkeitskennzeichens, d. h. das Auftreten eines Fehlbetriebs der logischen Verknüpfungs­ einrichtung. Dann hält die übergeordnete Verarbeitungsein­ heit 19 den nächsten Zyklus an und befiehlt einer anderen Einrichtung die erneute Durchführung der betreffenden Operation durch die logische Verknüpfungseinrichtung. Gleichzeitig wird ein Rücksetzsignal von der übergeordneten Verarbeitungseinheit 19 der Zeitsteuerung 17 und dem Unstimmig­ keitskennzeichenregister 16 zugeführt, so daß die logische Verknüpfungseinrichtung die Operation wiederholen kann.
Deshalb werden auch bei einem Fehlbetrieb der logischen Verknüpfungseinrichtung keine falschen Operationsergebnis­ daten in den internen Speicher 11 geschrieben. Deshalb werden die im internen Speicher 11 gespeicherten Daten auch nicht zerstört, so daß die logische Verknüpfungsein­ richtung die logischen Operationen fehlerlos fortsetzen kann, sobald sie nach Rücksetzen des Unstimmigkeitskenn­ zeichenregisters auf logisch "0" die Wiederholung der logischen Operation durchführt. Wenn beim Wiederholungs­ vorgang kein Unstimmigkeitskennzeichen erfaßt wird, führt die logische Verknüpfungseinrichtung die logischen Operationen des nächsten Zyklus durch und fährt mit weiteren Operationen fort.
Die erfindungsgemäße logische Verknüpfungseinrichtung unterbricht ihren Betrieb, sobald ein Fehler in der ALU, die die dynamische Schaltung des Vorladetyps enthält, auftritt. Deshalb ist deren Zuverlässigkeit wesentlich erhöht. Außerdem ist in Vergleich mit einer logischen Verknüpfungseinrichtung, die nur aus einer statischen Schaltung besteht, die Verarbeitungsgeschwindigkeit erhöht, da bei der logischen Verknüpfungseinrichtung gemäß der Erfindung ein Betriebszyklus um die Differenz zwischen dem Zeitpunkt der Erzeugung des Zeitsteuersignals t 2 und dem Zeitpunkt der Erzeugung des Zeitsteuersignals t 1 kürzer ist, im Vergleich mit einem Fall, wo nur eine ALU mit stati­ scher Schaltung vorhanden ist.
Fig. 3 zeigt eine Aufsicht auf ein Layout einer hochintegrier­ ten Schaltung, die ein erfindungsgemäßes Ausführungsbeispiel aufweist. Die logische Verknüpfungseinrichtung ist in der hochintegrierten Schaltung so implementiert, daß die Operationsgeschwindigkeit durch Verkürzung der Länge der Leitungen, die die einzelnen Schaltungsteile verbinden, erhöht ist. Die in der hochintegrierten Schaltung implemen­ trierte logische Verknüpfungseinrichtung ist unter Verwendung eines Standardzellenverfahrens entworfen, so daß für die jeweiligen Teile der logischen Verknüpfungseinrichtung zur Ausbildung der hochintegrierten Schaltung mittels eines CMOS-Prozesses eine interne, Logikzelle, eine I/O-Pufferzelle, eine RAM-Makrozelle, eine ALU-Makrozelle, usw. verwendet werden, die als Zellenfamilie entwickelt wurden. Als Ergebnis sind in der als hochintegrierte Schaltung auf einem Halbleiterchip realisierten logischen Verknüpfungs­ einrichtung eine erste aus einer dynamischen Schaltung und durch die ALU-Makrozelle implementierte ALUD 33 in dem rechten Teil des Chips und eine zweite ALUS 34, die aus einer durch die interne Logikzelle implementierten statischen Schaltung besteht, neben der ersten ALU 33 angeordnet, wie dies in Fig. 3 dargestellt ist. Eine Zeit­ steuerung 47 ist in der Mitte des Chips angeordnet, so daß die Leitungslängen zur Verringerung von Taktverzerrungen annähernd gleich werden. Solche Taktverzerrungen würden sonst aufgrund der für die verschiedenen Schaltungsteile der integrierten Schaltung nötigen vielphasigen Taktsignale und aufgrund der großen Chipfläche entstehen.
Gewöhnlich müssen bei der Realisierung einer herkömmlichen logischen Verknüpfungseinrichtung durch eine hochintegrierte ein-Chip-Schaltung, eine Vielzahl von Signalleitungen zum Herausführen der Daten in der ALU zum Prüfen der Operation vorgesehen sein. Weil bei der erfindungsgemäßen logischen Verknüpfungseinrichtung jedoch zwei ALUs und ein Vergleicher vorgesehen sind, der die Daten der zwei Einheiten vergleicht, ist nur eine Signalleitung zum Herausführen des Vergleichs­ ergebnisses von der integrierten Schaltung unter Verwendung des Unstimmigkeitskennzeichensignals, das vom Vergleicher als Fehlererfassungsdatum geliefert wird, vorgesehen. Dadurch reduziert sich die Anzahl der Ausgangssignalstifte, die sonst zur Prüfung der Operation nötig wären.
Da die erfindungsgemäße logische Verknüpfungseinrichtung ihre Verknüpfungsoperation mittels der gedoppelten ALU durch den Vergleich der von diesen ausgegebenen Ergebnis­ daten durchführt, läßt sich ein Unfall, wie das Zusammen­ brechen einer Datenbank auch bei einer Fehlfunktion der dynamischen Schaltung in der einen ALU vermeiden, so daß eine hohe Zuverlässigkeit beim Betrieb der erfindungsgemäßen logischen Verknüpfungseinrichtung sichergestellt ist.

Claims (10)

1. Verfahren zur logischen Verknüpfung von Daten, bei dem Daten zwei voneinander unabhängigen Arithmetik- und Logikeinheiten zur Vornahme logischer Operationen zuge­ führt werden und bei dem die Operationsergebnisdaten miteinander verglichen werden, gekennzeichnet durch folgende Schritte:
  • - Zuführen der Daten aus einem gemeinsamen Register (1, 2) zu einer ersten Arithmetik- und Logikeinheit (3), die eine hohe Arbeitsgeschwindigkeit aufweist und die aus einer dynamischen Logikschaltung mit einer Vor­ ladefunktion besteht, und zu einer zweiten Arith­ metik- und Logikeinheit (4), die dieselbe Logikopera­ tion ausführt wie die erste (3), jedoch mit einer ge­ ringeren Arbeitsgeschwindigkeit, und die aus stati­ schen Schaltungen besteht;
  • - Durchführen weiterer logischer Operationen (7, 10) mit Operationsergebnisdaten der ersten Arithmetik- und Logikeinheit (3) bis die Operationsergebnisdaten der zweiten Arithmetik- und Logikeinheit (4) vor­ liegen;
  • - Vergleichen der Operationsergebnisdaten der ersten Arithmetik- und Logikeinheit (3) mit den von der zweiten (4) gelieferten; und
  • - Einschreiben der Resultatdaten der zusätzlichen Ver­ arbeitung der Operationsergebnisdaten der ersten Arithmetik- und Logikeinheit (3) in einen internen Speicher (11) bei Gleichheit der von den beiden Arithmetik- und Logikeinheiten (3, 4) gelieferten Operationsergebnisdaten und Sperren des Einschreibens der Resultatdaten der zu­ sätzlichen Verarbeitung der Operationsergebnisdaten in den internen Speicher (11) bei Ungleichheit der Operationsergebnisdaten.
2. Logische Verknüpfungseinrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch
  • - eine Eingaberegister (1, 2) das mit der ersten (3) und zweiten Arithmetik- und Logikeinheit (3, 4) verbunden ist;
  • - eine erste Arithmetik- und Logikeinheit (3; 33) die eine hohe Arbeitsgeschwindigkeit aufweist und die aus einer dynamischen Schaltung mit Vorladefunktion besteht;
  • - eine zweite Arithmetik- und Logikeinheit (4, 34), die eine gleiche Operation wie die erste (3; 33) mit gerin­ gerer Arbeitsgeschwindigkeit als diese ausführt und die aus einer statischen Schaltung besteht;
  • - eine Zeitsteuerung (17; 47), die das Vorladen der ersten Arithmetik- und Logikeinheit (3; 33) und die Datenein- und -ausgabe der ersten und zweiten Arithmetik- und Logikeinheit (3; 33; 4, 34) steuert;
  • - einen Vergleicher (8), der die Operationsergebnisdaten der ersten Arithmetik- und Logikeinheit (3; 33) mit denen der zweiten (4; 34) vergleicht; und
  • - ein Unstimmigkeitskennzeichenregister (16), das mit dem Ausgang des Vergleichers (8) verbunden ist.
3. Logische Verknüpfungseinrichtung nach Anspruch 2, weiterhin gekennzeichnet durch
  • - einen Paritätsbitgenerator (7), der den Operations­ ergebnisdaten der ersten Arithmetik- und Logikeinheit (3; 33) ein Paritätsbit hinzufügt.
4. Logische Verknüpfungseinrichtung nach Anspruch 2, weiterhin gekennzeichnet durch
  • - ein Ausgaberegister (10), das die Ausgabedaten, zu denen das Paritätsbit vom Paritätsbitgenerator (7) addiert wurde, empfängt,
  • - einen internen Speicher (11), der die Ausgabedaten des Ausgaberegisters (10) speichert,
  • - eine Speichersteuerung (13), die ein Schreibsteuer­ signal für den internen Speicher (11) erzeugt, und
  • - eine Steuereinrichtung (14, 15), die das Schreib­ steuersignal der Speichersteuerung (13) abhängig vom Ausgangssignal des Unstimmigkeitskennzeichenregisters (16) unterdrückt.
5. Logische Verknüpfungseinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß der interne Speicher (11) eine Gruppe allgemeiner Register aufweist, die jeweils mehrere adressierbare Bereiche aufweisen,
und die Speichersteuerung (13) ein Adressensteuersignal, ein Schreibsteuersignal und ein Lesesteuersignal für den internen Speicher (11) erzeugt.
6. Logische Verknüpfungseinrichtung nach einem der vor­ angehenden Ansprüche, dadurch gekennzeichnet, daß die Zeitsteuerung (17) fortlaufend ein Vorladezeit­ steuersignal, das der ersten Arithmetik- und Logikeinheit zugeführt wird, ein Datenübernahmezeitsteuersignal, das dem Eingaberegister zugeführt wird, ein Datenüber­ nahmezeitsteuersignal, das dem Ausgaberegister zugeführt wird und ein Zeitsteuersignal erzeugt, das der Speicher­ steuerung zugeführt wird.
7. Logische Verknüpfungseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Ausgabe des Unstimmigkeitskennzeichenregisters (16) einer übergeordneten Verarbeitungseinheit (19) zugeführt wird und ein Rücksetzsignal zum Rücksetzen der Zeitsteuerung und des Unstimmigkeitskennzeichen­ registers (16) auf das Ausgabesignal des Unstimmigkeits­ kennzeichenregisters (16) von der übergeordneten Ver­ arbeitungseinheit (19) empfangen wird.
8. Logische Verknüpfungseinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die übergeordnete Verarbeitungseinheit (19) ein Service-Prozessor ist, der die Operation steuert.
9. Logische Verknüpfungseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das Ausgaberegister (10) die Ausgabedaten von dem Paritätsbitgenerator (7) empfängt und sein Ausgabesignal dem internen Speicher (11) zuführt und in einen Signalweg eingeschaltet ist, über den die Ausgabedaten einer Nutzeinrichtung (18) zugeführt werden.
10. Logische Verknüpfungseinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Nutzeinrichtung (18) eine Speichereinheit ist.
DE3814875A 1987-05-01 1988-05-02 Logische verknuepfungseinrichtung und logisches verknuepfungsverfahren Granted DE3814875A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62108393A JPH0833842B2 (ja) 1987-05-01 1987-05-01 論理演算装置

Publications (2)

Publication Number Publication Date
DE3814875A1 DE3814875A1 (de) 1988-11-17
DE3814875C2 true DE3814875C2 (de) 1989-08-31

Family

ID=14483624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3814875A Granted DE3814875A1 (de) 1987-05-01 1988-05-02 Logische verknuepfungseinrichtung und logisches verknuepfungsverfahren

Country Status (4)

Country Link
US (1) US4916696A (de)
JP (1) JPH0833842B2 (de)
KR (1) KR920001100B1 (de)
DE (1) DE3814875A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170401A (en) * 1988-06-02 1992-12-08 Rockwell International Corporation High integrity single transmission line communication system for critical aviation information
DE3936334A1 (de) * 1989-10-30 1991-05-02 Siemens Ag Datentransfer-verfahren
US5251321A (en) * 1990-06-20 1993-10-05 Bull Hn Information Systems Inc. Binary to binary coded decimal and binary coded decimal to binary conversion in a VLSI central processing unit
US5195101A (en) * 1990-06-28 1993-03-16 Bull Hn Information Systems Inc. Efficient error detection in a vlsi central processing unit
US5175847A (en) * 1990-09-20 1992-12-29 Logicon Incorporated Computer system capable of program execution recovery
JPH04178580A (ja) * 1990-11-14 1992-06-25 Ando Electric Co Ltd 半導体メモリの故障自己診断装置
US5253349A (en) * 1991-01-30 1993-10-12 International Business Machines Corporation Decreasing processing time for type 1 dyadic instructions
US5381361A (en) * 1993-05-14 1995-01-10 California Institute Of Technology Method and apparatus for real-time constraint solution
SE511114C2 (sv) 1997-12-10 1999-08-09 Ericsson Telefon Ab L M Metod vid processor, samt processor anpassad att verka enligt metoden
DE10317650A1 (de) * 2003-04-17 2004-11-04 Robert Bosch Gmbh Programmgesteuerte Einheit und Verfahren
US7213170B2 (en) * 2003-09-10 2007-05-01 Hewlett-Packard Development Company, L.P. Opportunistic CPU functional testing with hardware compare
US7206969B2 (en) * 2003-09-10 2007-04-17 Hewlett-Packard Development Company, L.P. Opportunistic pattern-based CPU functional testing
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
US7996620B2 (en) * 2007-09-05 2011-08-09 International Business Machines Corporation High performance pseudo dynamic 36 bit compare

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314349A (en) * 1979-12-31 1982-02-02 Goodyear Aerospace Corporation Processing element for parallel array processors
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
US4562575A (en) * 1983-07-07 1985-12-31 Motorola, Inc. Method and apparatus for the selection of redundant system modules
JPS6057436A (ja) * 1983-09-09 1985-04-03 Nec Corp 演算処理装置
US4703421A (en) * 1986-01-03 1987-10-27 Gte Communication Systems Corporation Ready line synchronization circuit for use in a duplicated computer system
US4807228A (en) * 1987-03-18 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Method of spare capacity use for fault detection in a multiprocessor system

Also Published As

Publication number Publication date
JPS63273942A (ja) 1988-11-11
KR920001100B1 (ko) 1992-02-01
DE3814875A1 (de) 1988-11-17
US4916696A (en) 1990-04-10
KR880014461A (ko) 1988-12-23
JPH0833842B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE4220723C2 (de) Schaltkreis zum Detektieren eines Fehlers in einem Mikrocomputer
DE3814875C2 (de)
DE2806024C2 (de)
DE3111447C2 (de)
DE2721319A1 (de) Einrichtung zur selbsttaetigen aenderung der prozessor/speicher-konfiguration
DE2117936A1 (de) Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
EP0228559A1 (de) Fehlertolerante Mehrrechneranordnung
DE2413401B2 (de) Einrichtung zum Synchronisieren dreier Rechner
DE2328058A1 (de) Digitale datenverarbeitungsanordnung
EP0104635A2 (de) Verfahren und Anordnung zum Prüfen eines digitalen Rechners
DE19645745A1 (de) Dynamischer Schreib-/Lesespeicher
DE3228405A1 (de) Emulator zur erzeugung einer folge von steuersignalen
DE2450468C2 (de) Fehlerkorrekturanordnung für einen Speicher
DE3336977A1 (de) Ausfallsicheres verfahren fuer einen fahrzeugcomputer
DE3911721C2 (de)
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
DE2364323C2 (de) Verfahren zur Behandlung von Unterbrechungsbedingungen in einer Datenverarbeitungsanlage
DE1935944B2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage
EP1915686B1 (de) Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch markieren von registern
DE19628039A1 (de) Speicheradressen-Steuerschaltung
DE10132313A1 (de) Programmgesteuerte Einheit
WO1988009554A1 (en) Process and arrangement for self-checking of a word-oriented ram
EP0036148A1 (de) Hybrid-Assoziativspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee