DE2721319A1

DE2721319A1 - Einrichtung zur selbsttaetigen aenderung der prozessor/speicher-konfiguration

Info

Publication number: DE2721319A1
Application number: DE19772721319
Authority: DE
Inventors: Jaime Calle; Robert J Garvey; Earneast M Monahan; George L Parris; Jerome J Twibell; John M Woods
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1976-05-17
Filing date: 1977-05-12
Publication date: 1977-12-01
Also published as: US4070704A; FR2352340A1; JPS6027048B2; FR2352340B1; CA1095630A; JPS52140245A; BE854710A; DE2721319C2; AU505184B2; AU2448077A

Description

721319

Die Erfindung betrifft eine Rekonfigurationseinrichtung nach dem Gattungsbegriff des Anspruchs 1 und befaßt sich in erster Linie mit der Internspeicher/Prozessorkonfiguration und dem Wiederingangsetzen einer Urladeprogrammfolge im Fall eines Fehlers der Anlaufphase des Urladeprogramms des Ein/Ausgabe-Prozessors IOP.

Ein Urladeprogramm (bootstrap loader) ist ein sehr kurzes elementares Rechenprogramm von wesentlich weniger als 20 Befehlen, welche das Laden entweder des Betriebssystemprogramms oder eines anderen gewünschten Programms in einen Kern- oder Transistorspeicher in Gang setzt. Bei einer fehlerfreien Anlage wird das Urladeprogramm entweder in den Haupt-Direktzugriffspeicher oder in einen internen Direktzugriffspeicher nur einmal eingegeben. Jedoch teilt das Urladeprogramm den Bereich im allgemeinen mit anderen Programmen, wie Kompilier-, Assembler- und anderen Programmen und wird manchmal unvermeidlich über das geladene Programm geschrieben. Um diese Schwierigkeit zu vermeiden und die Notwendigkeit des Rückladens eines solchen Programms als Betriebssystem aus dem Plattenspeicher oder dergl. zu umgehen, weisen verschiedene Rechnersysteme Hardware-oder Firmware-Urladeeinrichtungen zur automatischen Einleitung des Ladens eines gewünschten Programms auf. Diese Einrichtungen können die Schwierigkeiten jedoch dann nicht beheben, wenn auf Grund von Fehlern im Speicher oder anderer Fehler das automatische Urladeprogramm nicht in der Lage ist, das gewünschte Programm in einen ausgewählten Direktzugriffspeicher einzugeben oder aus anderen Gründen das Urladen nicht abschließen kann. In solchen Fällen benötigten die bekannten Einrichtungen einen Eingriff der Bedienungsperson, um das System zu rekonfigurieren und das Urladeprogramm wieder in Gang zu setzen. Dies ist jedoch zeitraubend, insbesondere wenn mehrere Fehler festgestellt werden.

709848/0924

- 5 / 2 ι J ι 9

Aufgabe der Erfindung ist es folglich, eine selbsttätige Rekonf igurations-Hardware zu entwickeln, welche im Fall eines Fehlers während der Anlaufphase des Urladeprogramms die Internspeicher/Prozessorkonfiguration ändert und die Urladeprogrammfolge erneut in Gang setzt. Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Einrichtung. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen. Sie führen insbesondere dazu, daß die Rekonfigurationseinrichtung das System nacheinander und selbsttätig rekonfiguriert und ohne Unterbrechung wenigstens η Konfigurationen entstehen läßt, falls die vorhergehenden (n-1) Konfigurationen nicht zum Erfolg geführt haben.

Die Erfindung wird nachfolgend anhand der in den Zeichnungen dargestellten Ausführungsbeispiele im einzelnen erläutert. Dabei zeigt

Fig. 1 ein schematisches Blockdiagramm eines typischen, die Erfindung anwendenden Rechnersystems;

die Figuren 2a bis 2f scnematische Blockdiagramme verschiedener Prozessor/Speicherkonfigurationen, welche automatisch hergestellt v/erden können;

Fig. 3 ein Flußdiagramm der Rekonfigurationsfolge; Fig. 4 Logikschaltkreise der erfindungsgemäßen Einrichtung.

Die Erfindung kann beispielsweise bei DV-Systemen eingesetzt werden, wie sie in den älteren DT-OS 26 11 907 und 26 11 975 beschrieben sind. Gemäß Fig. 1 enthält die System-Schnittstelleneinheit (SIU) 100 eine Prioritäts-Unterbrechungseinheit 101 sowie eine Prioritäts-Verteilereinheit 102 und stellt Verbindungen zwischen den Teilen des Rechnersystems her. Zusätzlich zum Zugriff zu den internen Speichern 121 und 122 sowie den externen Speichern 122a und 123, der über Aktivmodul-Prozessoren 103 bis 106 sowie das Rekonfigurationsbedienungsfeld 124 usw. erfolgt, ermöglicht die Systemschnittstelleneinheit 1OO eine

709848/0924

- 6 / 2 ι ο ι 9

direkte Adressierung des Hochgeschwindigkeitsmultiplexers und der Niedriggeschwindigkeitsmultiplexer 112 und 113 sowie der Steueradapter 108, 109, 134 und 135_; und zwar ebenfalls durch die Prozessoren 103 bis 106. Die Unterbrechungseinheit 101 sowie die Verteilereinheit 102 steuern die Unterbrechung:: prozedur und führen die Prozessor Zuteilung entsprechend der Anforderung durch.

Jeder der Prozessoren 103 bis 106 enthält typischerweise 16 Register 130 bis 133 für jeden einem Prozessor zugeordneten Prioritätsrang oder insgesamt 128 Prozessorregister für die Speicherung von 128 Worten. Diese Register werden zuweilen als Zwischenspeicher bezeichnet. Jeder Prozessor ist als Mehrzweck-Rechenprozessor mit einer herkömmlichen Ergänzung von Register-Register-, Register-Speicher-, Sofort-Verzweigungs-Bitfeld- und Verschiebebefehlen ausgerüstet. Diese Prozessoren können als Ein/Ausgabeprozessoren IOP benutzt werden, deren Funktion die Auslösung und Beendigung von Eingabe/Ausgabe-Befehlsfolgen, Abruf-, Prüf- und Übersetzungs-Kanalprogramme umfaßt sowie die direkte Steuerung von Niedriggeschwindigkeits-Peripheriegeräten, beispielsweise Aufzeichnungs- und Daten-Übertragungsgeräten. Die Prozessoren 103 bis 106 stehen mit der Schnittstelleneinheit 100 über Anschlüsse H, G, F und E in Verbindung. Ferner stehen sie über die Schnittstelleneinheit 1OO sowie die Anschlüsse LM_Q und LM₁ mit den internen Speichern 121 und 122 in Verbindung. Diese sind als Lese/ Schreibspeicher 136, 137 mit zusätzlichem Festwertspeicher (ROM) 138, 139 ausgebildet, dem wahlweise ein Pufferspeicher 140, 141 zugeordnet ist. Die Wortlänge der Schnittstellenanschlüsse LM_Q und LM. beträgt 36 Bits zuzüglich 4 Bits für die Paritätsprüfung. Die Größe des internen Speichers beträgt typischerweise 256K oder 512K Bytes, wobei K jeweils 1024 Bytes entspricht.

709848/0924

ORIGINAL INSPECTED

/ i. ι ο ι y

Die externen Speicheradapter 122a, 123 werden eingesetzt, wenn die Schnittstelleneinheit mit ihren Prozessoren und Peripheriegeräten Teil eines größeren Universalrechnersystems sind. Die Externspeicheradapter (REMA) 122a und 123 dienen dann der Steuerung und der Datenübertragung zwischen den Prozessoren 103 bis 106 und einer zentralen Schnittstelleneinheit des größeren Mehrzweckrechners. Jeder Externspeicheradapter 122a bzw. 123 ist mit bis zu zwei Anschlüssen o^^-und ο ausgestattet, wobei jeder Anschluß einen 40 Bit-Datenweg für Eingabe- und Ausgabe-Verbindung mit einem größeren nicht dargestellten Rechnersystem aufweist. Die Externspeicheradapter 122a und 123 sind über die Anschlüsse RM_ und RM₁ mit der Schnittstelleneinheit 100 verbunden.

Ein Hochgeschwindigkeitsmultiplexer 107 sorgt für die direkte Steuerung der Datenübertragung zwischen Hochgeschwindigkeits-Peripheriegeräten wie Plattenspeicher 110, Bandgerät 111 und dem Externspeicher 122a, 123 bzw. den internen Speichern 121 oder 122. Der Multiplexer 107 steht mit der Schnittstelleneinheit 100 und den Peripheriegeräten über die Anschlüsse A bis F in Verbindung. Jeder der beiden Niedriggeschwindigkeitsmultiplexer 112 und 113 ermöglicht die direkte Steuerung eines Niedriggeschwindigkeitsgerätes, beispielsweise eines Kartenstanzers 118, eines Druckers 119 und einer Konsole 120 durch einen Prozessor 103 bis 106. Dies geschieht über die Anschlüsse J und K sowie eine Geräteadapter-Schnittstelleneinheit DAI 115, 116 bzw. 117.

In den Figuren 2a bis 2f sind in Form von Blockschaltbildern verschiedene Verbindungskonfigurationen wiedergegeben. Sie dienen dem selbsttätigen Urladen entweder eines Betriebssystemprogramms oder irgendeines anderen gewünschten Programms in den ausgewählten Speicher. In den Figuren 2a bis 2f sind jeweils nur die für die Erläuterung der jeweiligen Konfiguration erforderlichen Teile dargestellt und zwar mit den gleichen Bezugszeichen wie in Fig. 1 unter Hinzufügung eines die Figur

709848/0924

' 2771319

kennzeichnenden Buchstabens a bis f. Beispielsweise entspricht der Ein/Ausgabeprozessor 103a in Fig. 2a dem Ein/ Ausgabeprozessor 103 in Fig. 1 usw. Der interne Speicher 121a in Fig. 2a ist gestrichelt dargestellt, weil er an der Konfiguration nicht teilnimmt; er entspricht aber dem internen Speicher 121 am Anschluß LM_ gemäß Fig. 1. In entsprechender Weise sind die in den Figuren 1 und 2 einander entsprechenden Teile bezeichnet. Der Block 400 in jeder der Figuren 2a bis 2f stellt die Rekonfigurationslogik 400 gemäß Fig. 4 dar. Die Konfigurationen gemäß der Figuren 2a bis 2f umfassen Prozessoren 103 und 104, welche mit den Anschlüssen H und G der Schnittstelleneinheit 100 verbunden sind. Diese Konfiguration der Prozessoren 103 und 104 wird als Prozessorpaar 0 oder einfach als Prozessor O bezeichnet. In Fig. 4 bezeichnet das Bezugszeichen 411 den 4-Bitzähler des Prozessors 0. Es ist zu erwähnen, daß ähnliche Konfigurationen entsprechend derjenigen nach den Figuren 2a bis 2f auch mit den an die Anschlüsse F und E der Schnittstelleneinheit angeschlossenen Prozessoren 105 und 106 möglich sind. In Fig.4 bezeichnet das Bezugszeichen 410 den 4-Bitzähler für die Konfiguration der an die Anschlüsse E und F angeschlossenen Ein/ Ausgabeprozessoren, welche als Prozessor 1 bezeichnet werden.

Fig. 3 zeigt in Form eines Flußdiagramms die Betriebsweise der erfindungsgemäßen Einrichtung. Sie wird in Gang gesetzt, sobald sie ein Startsignal entweder von einer Bedienungskonsole oder einem Zentralrechnersystem erhält und außerdem ein Betriebssignal von der die Anforderung stellenden Einheit eingeht. Dies entspricht dem Block 301. Das Betriebssignal zeigt an, daß die anfordernde Einheit tatsächlich vorhanden und an die Stromversorgung angeschlossen ist und daß der die anfordernde Einheit mit der Schnittstelleneinheit 100 verbindende Anschluß unmaskiert ist. Die über eine ODER-Verknüpfung gegebenen Anforderungssignale setzen dann den automatischen Rekonfigurationsanzeiger in Form des Flip-Flops 414 (siehe Fig. 4). Der Ausgang Q dieses Flip-Flops befindet sich

709848/0924

ORIGINAL INSPECTED

- ir -

2771319

auf hohem Potential. Das System befindet sich im Rekonfigurationsmodus. Die über eine UND-Verknüpfung geführten Anforderungs- und Betriebssignale werden dann dem 4 Bit-Register zugeleitet, welches die den Anfangsbefehl gebende Einheit markiert (siehe Block 302). Als nächster Schritt wird gemäß Block 303 ein Ein/Ausgabeprozessor-Startsignal über das ODER-Gatter 406 abgegeben und das gesamte System einschließlich des Intervallzeitgebers 412 zurückgesetzt. Einzelheiten werden später noch erläutert. Das IOP Startsignal wird mittels des 4 Bitzählers und des ODER-Gatters 406 erzeugt. Normalerweise hat der Zähler 408 den Zählstand Null und verharr+· in diesem Zustand, bis er durch ein externes Signal fortgeschaltet wird. Hierauf schaltet er bei jedem Taktsignal um jeweils einen von 16 aufeinanderfolgenden Zählschritten weiter bis er seinen Anfangszählstand wieder erreicht hat und abgeschaltet wird und bleibt bis zum Eingang des nächsten Startsignals. Hinsichtlich Fig. 4 ist zu bemerken, daß das Systemstartzählstandssignal SYS-INT-CNT-OM100 bei hohem Signalpegel vorhanden ist. In Fig. 4 wird vorausgesetzt, daß einem Sternchen jeweils drei Ziffern 0OO oder 100 folgen. Ist die erste Ziffer nach dem Sternchen eine Null, so bedeutet dies, daß die Feststellung bei niedrigem Signal richtig ist, während bei einer Eins hinter dem Sternchen die Feststellung bei hohem Signal richtig ist. Folglich wird das Ein/Ausgabeprozessorstartsignal beim Zählstand 0 erzeugt, wenn der 4 Bitzähler 408 ein niedriges Signal liefert. Dieses wird über das ODER-Gatter 406 invertiert und erzeugt das IOP-Startsignal. Es wird der nichtdargestellten IOP-Einheit zugeleitet, um diese auf einen bestimmten Zustand zu setzen und gelangt ferner als Rückstellsignal zu dem 24 Bit-Intervallzähler 412. Im letzten Block 304 erfolgt im Zuge der Ingangsetzung der Rekonfigurationseinrichtung das Demaskieren der Anschlüsse für einen ausgewählten Internspeicher und den Ein/Ausgabeprozessor. Dies wird mit dem 15. Zählstand des 4 Bitzählers 408 durchgeführt. Es wurde bereits erwähnt, daß das Ausgangssignal des ODER/NOR-Gatters 407 nicht nur an das Flip-Flop 414, sondern auch an

7Q93A8 /092£

^ή0 27/1319

den 4 Bitzähler 408 gegeben wird, um einen Zyklus von 16 Zählschritten in Gang zu setzen. Das gleiche Signal gelangt außerdem an die J-Klemme des JK-Flip-Flops 4 31, um an dessen Q-Ausgang ein Signal SIU-SYS-INITX100 von hohem Pegel zu erzeugen. Dieses Signal wird an beide 4 Bitzähler 410 und 411 geleitet, um diese in den Anfangszustand zurückzustellen. Das SIU-SYS-INIT-Signal wird ferner zum Setzen aller 14 Maskenbits in das Anschlußmaskenregister benutzt, und zwar über das ODER-Gatter 432. Erreicht der 4 Bitzähler 408 den Zählstand Zehn, so wird ein Hochpegelsignal SYS-INIT-CNT-10*100 erzeugt und an die Klemme K des JK-Flip-Flops 431 gelegt, so daß dessen Arsgang Q auf einen niedrigen Pegel zurückgestellt wird. Damit wird das Rückstellsignal von den Konfigurationczählern 410 und 411 weggenommen, so daß diese gelöscht sind und jeder von beiden den Konfigurationscode für eine ausgewählte Anfangskonfiguration empfangen kann. Beim Zählstand 15 des 4 Bitzählers 4Ο8 wird ein Hochpegelsignal SYS-INIT-CNT-15«100 erzeugt und der Klemme J des JK-Flip-Flops 430 zugeleitet. Damit entsteht ein Hochpegelsignal STARTJfIOO am Ausgang Q des Flip-Flops 430. Es gelangt, während eines Taktzyklus an die Konfigurationszähler 410 und 411, welche das Laden des von der Bedienungsperson am Bedienungspult ausgewählten Anfangs-Konfigurationscodes erlauben. Es ist in diesem Zusammenhang von Bedeutung, daß bei bekannten Systemen die Bedienungsperson nicht nur die Anfangs-Konfiguration, sondern im Fehlerfall auch alle nachfolgenden Konfigurationen von Hand auswählen mußte. Dies wird durch die Erfindung vermieden. Der nächste in die Zähler 410 und 411 einzugebende Zustand steht als Ausgangssignal zur Verfügung, so daß diese Signale dem 14 Bit-Anschlußmaskenregister zugeleitet werden, um die Anfangs-Konfiguration entsprechend der ausgewählten Konfiguration nach den Figuren 2a bis 2f zu demaskieren. Anschlußmaskenregister sind an sich bekannt und speichern einen ausgewählten Code, der den einzelnen Anschlüssen zugeleitet werden kann, um irgendeine der Konfigurationen nach den Figuren 2a bis 2f auszuwählen. Ist dieser Zustand erreicht, so wird die selbsttätige Rekonfigurationseinrichtung in Gang gesetzt und

709848/0924

ist bereit, um den ersten Urladevorgang auszuführen (siehe Block 304). Der eigentliche Urprogrammlader ist nicht Gegenstand der vorliegenden Erfindung, er kann durch Firmware oder Software dargestellt sein.

Die tatsächliche Urladeoperation wird zeitlich vorgegeben durch einen 24 Bit-Intervallzähler 412. Ist während dieses Intervalls kein Erfolg zu erreichen, so wird eine andere Konfiguration versucht, und zwar solange, bis alle möglichen Konfigurationen erschöpft sind (siehe Block 305). War der Urladevorgang erfolglos, so wird das Signal RST-RECONFIG nicht erzeugt und folglich auch nicht der Klemme K des Flip-Flops 414 zugeleitet. Dieser wird also nicht zurückgesetzt. Demzufolge bleibt der Rekonfigurationsanzeiger weiterhin ein- .,,,. geschalte^und ein Signal hohen Pegels wird an eine Eingangsklemme des UND-Gatters 405 geleitet (siehe Block 306). Da der 24 Bit-Intervallzeitgeber 412 abgelaufen ist, d. h. das Bit 2 erreicht ist, wird ein überlaufsignal erzeugt und ebenfalls einem anderen Eingang des UND-Gatters 405 zugeführt. Da dies der erste Konfigurationsversuch war, weisen die Register 410 und 411 noch den anfänglichen Rekonfigurationscode auf und sind noch nicht über irgendwelche zusätzlichen Rekonfigurationen fortgeschaltet worden. Folglich ist wenigstens ein Ein/Ausgabeprozessor entsprechend dem Prozessor 0 oder dem Prozessor 1 konfiguriert. Das AUTO-BOOT-FLDi(OOO-Signal der Konfigurat.ionszähler 410 und 411 liegt auf hohem Pegel und wird einem dritten Eingang des UND-Gatters 405 zugeleitet (siehe Block 307 und 308). Befinden sich nunmehr alle Eingangsklemmen des UND-Gatters 405 auf hohem Pegel, so entsteht ein Ausgangssignal und gelangt zum 4 Bitanschlußstartzähler 409. Dieser ist ähnlich wie der Zähler 408 aufgebaut. Während der Zähler 408 in den ersten Stufen der Konfigurationseinrichtung verwendet wurde, wird der Zähler 409 in den Rekonfigurationsstufen der Einrichtung eingesetzt. Beim Zählerstand Null wird ein Niedrigpegelsignal PORT-INIT-CNT-O*OOO erzeugt und dem ODER-Gatter 406 zugeleitet. Es wird dort invertiert und ein Hochpegel IOP-Wiederstartsignal

709848/0924

erzeugt (siehe Block 309). Dieses Signal, welches zuvor durch den Zähler 408 und jetzt durch den Zähler 409 erzeugt wird, gelangt ebenfalls zur IOP-Einheit sowie zum 24 Bit-Intervallzähler 412 und stellt diesen zurück. Wie zuvor der Zähler 403 wird nunmehr der Zähler 409 über 16 Zählschritte fortgeschaltet und hält beim Zählerstand 0 solange an, bis er wieder in Gang gesetzt wird. Beim Zählstand 10 wird das Signal PORTIN IT-CNT-10*000 im Gatter 432 einer ODER-Verknüpfung unterworfen und dem Anschlußmaskenregister zugeleitet, um alle 14 Anschlüsse zu maskieren. Beim Zählerstand 15 des 4 Bitzählers 409 wird ein Hochpegelsignal PORT-INIT-CNT-15V100 erzeugt und den Konfigurationszählern 410 und 411 zugeleitet, um deren Zählstand um 1 zurückzuschalten. Wenn dieser Zählstand um 1 zurückgeschaltet ist, wird ein anderer Code als der anfänglich vom Konfigurationspult eingegebene Anfangscode erzeugt, weil der Zählstand verringert worden ist. Die folgenden Zustandsausgangssignale der Zähler 410 und 411 werden zum Demaskieren der neuen Konfiguration im Anschlußmaskenregister 415 benutzt und zwar zur Zeit des Signals PORT-INIT-CNT-15*100 (siehe Block 310). Damit ist ein zweiter Urladevorgang abgeschlossen. Ist dieser erfolgreich, so entsteht das Signal RS-RECONFIG und gelangt zur Klemme K des Flip-Flops 414, wodurch dieser zurückgesetzt wird und sein Ausgang Q niedriges Potential annimmt. Damit wird das UND-Gatter 405 gesperrt und der Rekonfigurationsmodus beendet. Ist auch der zweite Urladeversuch erfolglos, so bleibt das UND-Gatter 405 aktiviert und der Rekonfigurationszyklus wird solange wiederholt, bis schließlich,wenn alle Urladeversuche erfolglos waren und der n-te Ladevorgang erreicht ist, das Signal AUTO-BOOT-FLD)fOOO von einem der 4 Bitzähler 410 und 411 niedrigen Pegel annimmt und das UND-Gatter 405 sperrt. Gleichzeitig wird ein Pegel-Urlade-Fehlersignal erzeugt und einer Fehleranzeigelampe im Schaltpult 124 zugeleitet (siehe Block 311).

709848/0924

Nachdem die Arbeitsweise der Schaltungsanordnung gemäß Fig. im Zusammenhang mit Fig. 3 kurz erläutert wurde, sollen nunmehr die Schaltungseinzelheiten erörtert werden. Fig. 4 zeigt 4 UND/NAND-Gatter 401 bis 404. Jedes Gatter ist an eine der anfordernden Einheiten des Rechnersystems gemäß Fig. 1 angekoppelt, um an seiner Eingangsklemme das Startanforderungssignal und ein Betriebssignal aufzunehmen. Die nichtinvertierten Ausgänge der UND-Gatter 401 bis 404 sind an ein 4 Bit-Register 413 angeschlossen und zwar jeder Ausgang des UND-Gatters an einen getrennten Biteingang. Die invertierten Ausgangssignale der Gatter 401 bis 404 v/erden den invertierenden Eingängen eines ODER/NOR-Gatters 407 zugeleitet. Seine Ausgangsklemme ist an den Eingang J des JK-Flip-Flops 414 und den Eingang J des JK-Flip-Flops 431 angeschlossen sowie an die Eingangsklemme des 4 Bitzählers 408. Der Ausgang Q des Flip-Flops 414 steht mit einer Eingangsklemme des UND-Gatters in Verbindung. Die dem Zählstand Null zugeordnete Klemme des 4 Bitzählers 408 ist mit den ODER-Gatter 406 verbunden. Der dem Zählstand 10 zugeordnete Ausgang des Zählers 408 liegt am Rückstelleingang K des JK-Flip-Flops 431, dessen Ausgang Q seinerseits an die Rückstelleingänge der 4 Bitzähler 410 und 411 angeschlossen ist. Der Ausgang Q des Flip-Flops 431 ist mit einem Eingang des ODER-Gatters 432 verbunden. Sein Ausgang liegt am Löscheingang des Anschlußmaskenregisters 415. Die Ausgangsklemme für den Zählstand 15 des 4 Bitzählers steht mit dem Setzeingang J des JK-Flip-Flops 430 in Verbindung, dessen Ausgang Q mit den Ladeklemmen der 4 Bitzähler 410 und 411 verbunden ist. Der Ausgang des ODER-Gatters 406 ist an die nicht-dargestellte IOP-Einheit angeschlossen, sowie an die Rückstelleingänge des 24 Bitzählers 412. Die tiberlaufklemme dieses Zählers ist an einen Eingang des UND-Gatters 405 angeschlossen. Die invertierten Ausgänge der Zähler 410 und 411 stehen mit einam anderen Eingang des UND-Gatters in Verbindung. Der Ausgang dieses Gatters liegt am Zähleingang

709848/0924

des 4 Bitzählers 409, dessen dem Zählstand 0 zugeordneter Ausgang mit dem Invertereingang des ODER-Gatters 406 verbunden ist. Der dem Zählstand 10 zugeordnete Ausgang des Zählers 409 ist an einen invertierenden Eingang des ODER-Gatters 432 geführt. Der dem Zählstand 15 zugeordnete Ausgang des Zählers 409 steht mit dem Zählstand-Fortschalteingang der Zähler 410 und 411 in Verbindung. Weitere Eingänge der Zähler 410 und 411 empfangen vom Konfigurationsschaltpult einen Startkonfigurationscode. Auch das als Anschlußmaskenregister dienende 14 Bit-Register 415 hat Eingänge für einen Konfigurationscode, welchen die Zähler 410 und 411 liefern.

Die in dieser Einrichtung benutzten Bauelemente sind an sich bekannt. Sie können beispielsweise von der Firma Texas Instrument Corporation in Dallas, Texas bezogen werden. Die UND-Gatter 401 bis 405 sind beispielsweise unter der Typenbezeichnung TI7 4OO, das ODER/NOR-Gatter 407 unter der Bezeichnung TI742O, die Zähler 408 bis 412 unter der Bezeichnung TI74161, die Register 413 und 415 sowie die Flip-Flops 414, 430 und 431 unter der Bezeichnung TI74O1O7 erhältlich.

709848/092U

Leerseite

Claims

HONEYWELL INFORMATION SYSTEMS INC. 12. Mai 1977

Smith Street 5202576 Ge

Waltham, Mass., USA 2 " 2 1 3 V9

Einrichtung zur selbsttätigen Änderung der Prozessor/Speicher-Konfiguration.

Patentansprüche:

, 1 ., Rekonf igurationseinrichtung für ein programmverarbeitendes Rechnersystem mit wenigstens zwei Prozessoren, wenigstens zwei Hauptspeichern, wenigstens einem Peripheriegerät sowie einer diese Einheiten untereinander verbindenden Systemschnittstelleneinheit und mit einer Ladefolgesteuerung zum :'.; automatischen Laden eines im Peripheriegerät gespeicherten · Programms in einen ausgewählten Speicher zwecks Verarbeitung ■ durch einen ausgewählten Prozessor, dadurch gekennzeichnet, daß zum Verändern der Verbindung zwischen den Prozessoren und den Speichern, d. h. der Speicher/ Prozessorkonfiguration, und zum Wiederingangsetzen der Ladefolge vorgesehen sind:

a) eine erste Einrichtung, um auf Grund eines Startbefehls aus dem Prozessor die Rekonfigurationseinrichtung in einen vorgegebenen Anfangszustand zu versetzen;

b) eine auf Signale der ersten Einrichtung ansprechende zweite Einrichtung zum Ingangsetzen einer Ladefolge zum automatischen Laden eines im Peripheriegerät gespeicherten ersten Programms in einen ausgewählten Hauptspeicher;

c) eine auf Signale der zweiten Einrichtung angsprechende dritte Einrichtung zum selbsttätigen Ändern der Speicher/ ^v Prozessorkonfiguration, falls das erste Programm nicht in den ausgewählten Speicher geladen werden kann.

709848/092A

QQIßtNIAI »MCPCCTHO
2. Rekonfigurationseinrichtung nach Anspruch 1, gekennzeichnet durch eine auf Signale
der dritten Einrichtung ansprechende vierte Einrichtung
zum selbsttätigen Wiederingangsetzen der ersten Ladefolge
zum Laden des ersten Programms in einen zweiten ausgewählten Speicher zwecks Verarbeitung durch den ersten der wenigstens zwei Prozessoren.
3. Rekonfigureationseinrichtung nach Anspruch 2, gekennzeichnet durch eine auf Signale der dritten Einrichtung ansprechende fünfte Einrichtung zum selbsttätigen Wiederingangsetzen der ersten Ladefolge zum Laden des ersten Programms in einen zweiten ausgewählten Speicher zwecks Verarbeitung durch den zweiten der wenigstens zwei Prozessoren.
4. Rekonfigurationseinrichtung nach Anspruch 3, gekennzeichnet durch eine auf Signale der dritten
Einrichtung ansprechende sechste Einrichtung zum selbsttätigen Wiederingangsetzen der ersten Ladefolge zum Laden des
ersten Programms in einen ersten ausgewählten Speicher zwecks Verarbeitung durch den ersten der wenigstens zwei Prozessoren.
5. Rekonfigurationseinrichtung nach Anspruch 2, gekennzeichnet durch eine auf Signale der ersten, zweiten, dritten und vierten Einrichtungen ansprechende
siebente Einrichtung zum automatischen und aufeinanderfolgenden Rekonfigurieren der Hauptspeicher und der Prozessoren in η Prozessor/Speicherkonfigurationen, falls fa-1) aufeinanderfolgende Versuche, das Programm in einen der Hauptspeicher zu laden, fehlgeschlagen sind.
6. Rekonfigurationseinrichtung nach Anspruch 5, gekennzeichnet durch eine auf Signale der siebenten Einrichtung ansprechende achte Einrichtung zum Beenden der
automatischen Rekonfigurationsfolge.

709848/0924
7. Rekonfigurationseinrichtung nach Anspruch 6, gekennzeichnet durch eine auf Signale der achten Einrichtung ansprechende neunte Einrichtung zur Anzeige einer erfolglosen Folge von Ladeversuchen.
8. Rekonfigurationseinrichtung nach einem der Ansprüche 1 bis mit mehr als zwei Prozessoren, dadurch gekenn zeichnet , daß die Prozessoren wahlweise entweder paarweise gekoppelt oder einzeln arbeiten und daß die zweite Einrichtung zum Laden des Programms in den ersten Speicher vorgesehen ist zwecks Verarbeitung durch ein erstes ausgewähltes Prozessorpp.ar (Fig. 2a,b) .
9. Rekonfigurationseinrichtung nach Anspruch 8, gekennzeichnet durch eine auf Signale der zweiten und der dritten Einrichtungen ansprechende vierte Einrichtung zum selbsttätigen Wiederingangsetzen der ersten Ladefolge, falls das in den ersten Speicher geladene Programm nicht durch das erste Prozessorpaar verarbeitet wird, sowie durch eine auf Signale der vierten Einrichtung ansprechende fünfte Einrichtung zur Auswahl eines zweiten Prozessorpaares.

709848/0924