DE3936334A1 - Datentransfer-verfahren - Google Patents

Description

Die Erfindung betrifft ein Datentransfer-Verfahren mit folgenden Verfahrensschritten:

• - ein Quelldatenabschnitt wird aus einem Quelldatenspeicher­ abschnitt eines Quelldatenspeichers ausgelesen und in ein Schieberegister eingeschrieben,
• - ein Zieldatenabschnitt wird aus einem Zieldatenspeicher­ abschnitt eines Zieldatenspeichers ausgelesen und in einem Zwischenspeicher abgelegt,
• - in dem Schieberegister wird eine Verschiebung des Quelldaten­ abschnitts relativ zu dem Zieldatenabschnitt vorgenommen, bevor der Quelldatenabschnitt zumindest teilweise mit dem Zieldatenabschnitt kombiniert und in einem Zwischenre­ gister abgelegt wird, und
• - der Inhalt des Zwischenregisters wird anschließend in den Zieldatenspeicher eingeschrieben.

Ein derartiges Verfahren ist aus dem "IBM-Technical Disclosure Bulletin", Vol. 29, No. 8, January 1987, Seiten 3336 und 3337 bekannt. Bei diesem bekannten Verfahren wird im sogenannten DMA (Direct Memory Access)-Betrieb ein Quelldatenabschnitt belie­ biger Länge (Bit-Anzahl) durch entsprechende Befehle einer Kon­ trolleinheit aus einem Quelldatenspeicher abgerufen. Dazu wird der den Quelldatenabschnitt enthaltende Quelldatenspeicherab­ schnitt entsprechend adressiert und dessen Inhalt in ein Schie­ beregister eingeschrieben. Ein Zieldatenabschnitt wird von der Kontrolleinheit durch Adressierung eines entsprechenden Ziel­ datenspeicherabschnitts eines Zieldatenspeichers ausgelesen und in einem Zwischenspeicher abgelegt. Gewöhnlich bestehen die Quelldaten- bzw. Zieldatenabschnitte aus einem Byte oder einer Anzahl von Bytes. Von der Kontrolleinheit gesteuert wird in dem Schieberegister eine Verschiebung des Quelldatenabschnitts um eine vorgebbare Anzahl von Daten (Bits) vorgenommen und damit der Quelldatenabschnitt relativ zu dem Zieldatenabschnitt positioniert. Anschließend wird eine vorgebbare Anzahl von Bits des verschobenen Quelldatenabschnitts in die entsprechenden Speicherzellen des Zwischenspeichers eingeschrieben; damit wird der Inhalt des Zwischenspeichers in der Weise modifiziert, daß einzelne Daten (Bits) des Zieldatenabschnitts durch einzelne Daten (Bits) des Quelldatenabschnitts ausgetauscht werden. An­ schließend wird der Inhalt des Zwischenspeichers in den Zielda­ tenspeicher eingeschrieben. Besteht die zu transferierende Quelldatenmenge aus mehreren Quelldatenabschnitten, so wird das Verfahren in gleicher Weise mit den folgenden Quelldaten- bzw. Zieldatenabschnitten solange wiederholt, bis sämtliche Quell­ daten abgearbeitet sind. Bei dem bekannten Datentransferver­ fahren ist eine Modifikation der Zieldaten also nur in der Weise möglich, daß entweder einzelne Bits des Zieldatenab­ schnitts oder der komplette Zieldatenabschnitt mit einzelnen Bits des Quelldatenabschnitts bzw. dem kompletten Quellda­ tenabschnitt korrespondierender Länge überschrieben werden. Die in dem Zieldatenabschnitt enthaltene Information geht durch das (teilweise) Überschreiben dabei jeweils (teilweise) verloren.

Es ist aus der DE-OS 38 04 938 eine Bildverarbeitungseinrich­ tung bekannt, die nach einem Verfahren arbeitet, bei dem Daten aus einem Quelldatenspeicher - gegebenenfälls nachdem diese zuvor in einer Prozessoreinheit verarbeitet worden sind - in einen Zieldatenspeicher übertragen werden. Diese Verarbeitung bzw. Modifizierung von Daten erfolgt somit nicht im DMA-Betrieb und ist insbesondere im Hinblick auf eine Anwendung bei einem Drucker problematisch, weil sie eine relativ lange Datenaufbe­ reitungszeit erfordert. Damit ist eine maximal erreichbare Druckgeschwindigkeit erheblich begrenzt. Außerdem ist eine logische Verknüpfung des ursprünglichen Zieldatenabschnitts mit dem Quelldatenabschnitt durch die Prozessoreinheit bei diesem bekannten Verfahren nicht vorgesehen.

Der Erfindung liegt die Aufgabe zugrunde, die in einem Zielda­ tenspeicher abgelegten Zieldaten durch Transfer von in einem Quelldatenspeicher abgelegten Quelldaten möglichst schnell zu modifizieren, wobei die in den ursprünglichen Zieldatenab­ schnitten enthaltenen Informationen Berücksichtigung finden.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Quelldatenabschnitt mit dem Zieldatenabschnitt in einer Logikschaltung logisch verknüpft wird und daß das Verknüpfungs­ ergebnis über das Zwischenregister in den Zieldatenspeicher­ abschnitt zurückgeschrieben wird. Durch die logische Ver­ knüpfung des Zieldatenabschnitts mit dem Quelldatenabschnitt wird die in dem Zieldatenabschnitt enthaltene Information ausgewertet bzw. bewahrt, auch wenn das Verknüpfungsergebnis in denselben Zieldatenspeicherabschnitt zurOckgeschrieben wird. Damit läßt sich in vorteilhafter Weise beispielsweise das zu einem Ausdruck auf einem Aufzeichnungsträger bestimmte Bild, das zunächst in einem Zieldatenspeicher (Drucker-Buffer) gespeichert wird, in vielfältiger Weise mittels in einem Quelldatenspeicher enthaltener Information verändern, ohne daß unerwünschte Informationsverluste auftreten.

Im Hinblick auf verschiedene Anwendungsfälle, beispielsweise zur Realisierung verschiedener Druckbilder eines Druckers, ist es vorteilhaft, daß eine Anzahl verschiedener Logikschaltungen zur Verfügung gestellt wird und daß jeweils eine Logikschaltung zur logischen Verknüpfung ausgewählt wird. Als Logikschaltungen kommen insbesondere Schaltungen, die die Boul′sche Funktion NAND, NOR oder OR realisieren, in Frage.

Eine vorteilhafte Fortbildung des erfindungsgemäßen Verfahrens sieht vor, daß zumindest ein Quelldatenabschnitt von einer frei vorgebbaren Datenstruktur gebildet wird. Dadurch kann in vor­ teilhafter Weise der Zieldatenspeicher bzw. ein aus einem oder mehreren Zieldatenspeicherabschnitten bestehender Zieldaten­ speicherbereich gemäß der frei vorgebbaren Datenstruktur in Verbindung mit einer geeigneten Logikschaltung mit einem Inhalt gewünschter Struktur versehen werden.

Im folgenden wird das erfindungsgemäße Datentransfer-Verfahren in der Zeichnung näher erläutert. Es zeigen

Fig. 1 und Fig. 2 eine Anordnung zur Durchführung des erfindungsgemäßen Datentransfer-Verfahrens und

Fig. 3 ein Ablaufdiagramm des erfindungsgemäßen Datentransfer- Verfahrens.

Fig. 1 zeigt eine Anordnung zur Durchführung des erfindungs­ gemäßen Verfahrens, angewendet zur Aufbereitung von Druckdaten für eine Aufzeichnungseinrichtung. In einem Quelldatenspeicher QD sind Quelldatenabschnitte in Quelldatenspeicherabschnitten abgelegt; beispielhaft sind Quelldatenabschnitte Q1 und Q2 in Quelldatenspeicherabschnitten QS1 und QS2 dargestellt. Ein Quelldatenabschnitt besteht aus zwei Bytes (16 Bits). Durch entsprechende Adressierung über einen Adreßbus AB ist aus dem Quelldatenspeicher QD ein gewünschter Quelldatenabschnitt über einen Datenbus DB auslesbar und in einen Zwischenspeicher Z einschreibbar. Der Zwischenspeicher Z beaufschlagt eingangs­ seitig einen 16 Bit 2 : 1 Demultiplexer DM. Datenausgangslei­ tungen DL0 bzw. DL0′ bis DL15 bzw. DL15′ sind derart auf Speicherzellen SZ0 bis SZ31 eines 32 Bit-Schieberegisters SR geführt, daß die Datenausgangsleitung DL0 die erste Speicher­ zelle SZ0, die Datenausgangsleitung DL0′ die 16. Speicherzelle SZ15, die Datenausgangsleitung DL1 die zweite Speicherzelle SZ1 bzw. die Datenausgangsleitung DL1′ die 17. Speicherzelle SZ16 usw. des Schieberegisters SR beaufschlagt. Über einen Kontroll­ bus CB wird ein Auswahleingang AS des Demultiplexers DM mit Kontrolldaten einer in der Fig. 1 nicht gezeigten Steuerein­ richtung beaufschlagt und damit bestimmt, ob die an dem Zwi­ schenspeicher Z ausgangsseitig auftretenden Daten auf die Datenausgangsleitungen DL0 bis DL15 und damit in die Spei­ cherzellen SZ0 bis SZ15 oder auf die Datenausgangsleitungen DL0′ bis DL15′ und damit in die Speicherzellen SZ16 bis SZ31 durchgesteuert werden. Der Inhalt der Speicherzellen SZ0 bis SZ15 des Schieberegisters SR beaufschlagt über Ausgangslei­ tungen AL0 bis AL15 eingangsseitig eine Logikschaltung LG. Wie andeutungsweise dargestellt, kann die gewünschte Logikschaltung LG aus einer Anzahl verschiedener Logikschaltungen, die die Boul′schen Funktionen OR, AND und NAND realisieren, mittels eines über den Kontrollbus CB gesendeten, entsprechenden Auswahlsignals ausgewählt werden.

Ein Zieldatenspeicher ZD weist Zieldatenspeicherabschnitte ZS1, ZS2 usw. auf, in denen Zieldatenabschnitte Z1, Z2 usw. abgelegt sind. Durch entsprechende Adressierung über den Adreßbus AB ist aus dem Zieldatenspeicher ZD ein Zieldaten­ abschnitt, beispielsweise der Zieldatenabschnitt Z1, auslesbar und über den Datenbus DB in einem weiteren Zwischenspeicher ZW ablegbar. Ausgangsseitig ist der weitere Zwischenspeicher ZW mit einem weiteren Eingang der Logikschaltung LG verbunden. Ausgangsseitig an der Logikschaltung LG in Abhängigkeit der eingangsseitig einliegenden Daten und der gewählten logischen Verknüpfung auftretende Ausgangsdaten werden einem Zwischen­ register ZR zugeführt und aus diesem unter Kontrolle einer nicht dargestellten Steuerung über den Datenbus DB dem Ziel­ datenspeicher ZD zugeführt und in diesem unter Überschreiben des zuletzt ausgelesenen Zieldatenabschnitts abgelegt. An­ deutungsweise ist ferner eine Treiberschaltung TR gezeigt, die mit den in dem Zieldatenspeicher ZD abgelegten und zum Druck bestimmten Zieldaten eingangsseitig beaufschlagt wird und ihrerseits gemäß den auszugebenden Druckdaten einen Druckkopf DK ansteuert.

Fig. 2 gibt in schematischer Darstellung einen weiteren über­ blick über eine Anordnung zur Durchführung des erfindungsge­ mäßen Verfahrens. Der Datenbus DB ist auf einen ersten 2 : 1 Multiplexer MUX1, einen zweiten 2 : 1 Multiplexer MUX2, ein 8 Bit-Register REG1 mit nachgeordnetem Abwärtszähler AZ1, ein 8 Bit-Register REG2 mit einem nachgeordneten Abwärtszähler AZ2, ein 16 Bit-Inkrementalregister REG3, eine Kontrollogik CONL, sowie den Zwischenspeicher Z mit nachgeordnetem Demultiplexer DM und den weiteren Zwischenspeicher ZW (vgl. Fig. 1) geführt. An das Schieberegister SR und den weiteren Zwischenspeicher ZW schließt sich wie anhand von Fig. 1 beschrieben die Logik­ schaltung LG mit dem ihr nachgeordneten Zwischenregister SR an, dessen Ausgänge auf den Datenbus DB geführt sind. Dem Multi­ plexer MUX1 schließt sich ein Adressregister ADR1 und dem Mul­ tiplexer MUX2 ein Adressregister ADR2 an. Die Ausgänge der Adressregister ADR1 und ADR2 sind jeweils auf einen Eingang eines Multiplexers MUX3 bzw. MUX4 geführt. An den Multiplexer MUX3 schließt sich ein Addierer ADD an, dessen Ausgang auf die jeweiligen weiteren Eingänge der Multiplexer MUX1 bzw. MUX2 geführt ist. Ein weiterer Eingang des Addierers ADD ist mit einem Ausgang eines weiteren Multiplexers MUX5 verbunden, der eingangsseitig einerseits konstant mit einem dem Zahlenwert 1 entsprechenden Bitmuster und andererseits mit dem Ausgang des Inkrementalregisters REG3 verbunden ist. Der Ausgang des Mul­ tiplexers MUX4 ist auf den Adressbus AB geführt. Die Kon­ trollogik CONL korrespondiert über Austauschleitungen AT mit einem DMA-Kontrollbaustein CONT, der seinerseits an den Kon­ trollbus CB angeschlossen ist. Der DMA-Kontrollbaustein CONT steht so über den Kontrollbus CB mit der übrigen nicht näher dargestellten Steuerung der Aufzeichnungseinrichtung in Verbin­ dung. Der DMA-Kontrollbaustein CONT übernimmt im Zusammenspiel mit der Kontrollogik CONL die weiteren beim direkten Speicher­ zugriff (DMA) notwendigen und aus der Literatur (z. B. "Mikro­ prozessoren und Mikrocomputer", Werner Diel, Würzburg, Vogel- Verlag 1980) bekannten Kontrollfunktionen. So bildet er das lnterface zur Zentralrecheneinheit (CPU), übernimmt die Buskon­ trolle, die Steuerung der Kontroll- und Statusregister sowie die Interruptsteuerung. Beim Auftreten eines Interrupts wird der gerade laufende DMA-Zyklus vollendet und die Buskontrolle anschließend an die Zentralrecheneinheit (CPU) zurückgegeben und ein entsprechendes Statusbit (WAIT) gesetzt, um den un­ terbrochenen DMA-Betrieb anzuzeigen. Die Kontrollogik CONL steuert und überwacht die einzelnen Aktionen während des Verfahrens, wie beispielsweise die im Zusammhang mit der Fig. 1 bereits beschriebene Ansteuerung des Demultiplexers DM und das Laden der einzelnen Register. Sie dient außerdem als OMA-Interface. Die Bausteine sind für die parallele Verarbei­ tung von 2 Bytes (16 Bits) geeignet und die beschriebenen Verbindungen sind als entsprechende Busleitungen zur parallelen Übertragung von jeweils 16 Bits ausgelegt.

Zur Durchführung des Datentransfer-Verfahrens wird zunächst der Multiplexer MUX1 und damit das Adressregister ADR1 über den Datenbus DB mit einer Startadresse eines ersten aus dem Quell­ datenspeicher QD (vgl. Fig. 1) auszulesenden Quelldatenab­ schnitts Q1 geladen. ln gleicher Weise wird der Multiplexer MUX2 bzw. das Adressregister ADR2 mit der Startadresse eines ersten auszulesenden Zieldatenspeicherabschnitts ZS1 geladen. Das Register REG1 wird mit einem Wert geladen, der die Anzahl der zusammenhängenden Zieldatenspeicherabschnitte repräsen­ tiert; damit ist ein zusammenhängender Bereich innerhalb des Zieldatenspeichers definiert, nach dessen Abarbeitung - d. h. der Wert des Abwärtszählers AZ1 ist null - ein durch den Wert des Inkrementalregisters REG3 vorgegebener Sprung (Offset) zu einer neuen Adresse innerhalb des Zieldatenspeichers ZD gegebenenfalls erfolgt. Das Register REG2 erhält einen Wert, der die Anzahl der zu verarbeitenden Quelldatenspeicherab­ schnitte bzw. die Länge der zu verarbeitenden Quelldatenab­ schnitte definiert. Nach Ablauf dieses Registerinhalts (Abwärtszähler AZ2 steht auf null) ist das Verfahren für den gewählten Quelldatenspeicherbereich beendet. Das Verfahren ermöglicht somit ein blockweises Ablegen von in einem fortlau­ fenden (zusammenhängenden) Quelldatenspeicherbereich abgelegten Daten in nicht zusammenhängende Zieldatenspeicherbereiche.

Anhand des in der Fig. 3 dargestellten Ablaufdiagramms werden unter Bezugnahme auf die Fig. 1 die wesentlichen Schritte des Datentransfer-Verfahrens detailliert erläutert. Nachdem zum Start des Datentransfer-Verfahrens wie vorstehend erläutert die Register ADR1, ADR2, REG1, REG2 und REG3 geladen und die ge­ wünschte Logikschaltung LG ausgewählt worden sind, wird in einem ersten Verfahrensschritt der Zwischenspeicher Z mit dem (ersten) Quelldatenabschnitt Q1 geladen, der durch die Adressierung des Quelldatenspeicherabschnitts QS1 gemäß der Startadresse in dem Adressregister ADR1 bestimmt ist.

In einem zweiten Verfahrensschritt wird die aus den Speicher­ zellen SZ16 bis SZ31 gebildete zweite Hälfte des Schiebere­ gisters SR mit dem Quelldatenabschnitt Q1 geladen, indem der Demultiplexer DM die eingangsseitig anliegenden Daten (16 Bit) gemäß dem Auswahlsignal AS auf seine Ausgangsleitungen DL0′ bis DL15′ durchsteuert. Parallel dazu erfolgt das Laden des weite­ ren Zwischenspeichers ZW mit dem (ersten) Zieldatenabschnitt Z1, der in gleicher Weise durch die Startadresse des Zielda­ tenspeicherabschnitts ZS1 gemäß dem Adressregister ADR2 be­ stimmt ist. Während des Ladens des weiteren Zwischenspeichers ZW erfolgt ein Verschieben des Quelldatenspeicherabschnitts Q1 in dem Schieberegister SR gemäß einer gewünschten Speicher­ zellenzahl in Richtung auf die Speicherzelle SZ1 hin. Durch diese Parallelität der Aktionen ergibt sich in vorteilhafter Weise eine erhebliche Zeiteinsparung.

In einem dritten Verfahrensschritt erfolgt eine Verknüpfung derjenigen Quelldaten des Quelldatenabschnitts Q1, die sich in der aus den Speicherzellen SZ0 bis SZ15 gebildeten Hälfte des Schieberegisters SR befinden, gemäß der ausgewählten Logik­ schaltung LG mit dem in dem weiteren Zwischenspeicher ZW abge­ legten Zieldatenabschnitt Z1.

Das Verknüpfungsergebnis der Logikschaltung LG wird in einem vierten Verfahrensschritt in dem Zwischenregister ZR abgelegt und gemäß der von dem Multiplexer MUX4 (Fig. 2) auf den Adress­ bus AB abgegebenen Adressinformation korrekt in den Zieldaten­ speicher ZD in den Zieldatenspeicherabschnitt ZS1 unter Überschreiben des Zieldatenabschnitts Z1 zurückgeschrieben.

In einem fünften Verfahrensschritt werden die Speicherzellen SZ0 bis SZ15 (erste Hälfte) des Schieberegisters SR durch Variation des Auswahlsignals AS über den Demultiplexer DM mit dem Quelldatenabschnitt Q1 beaufschlagt.

Nach nachfolgend näher beschriebener Aktualisierung der Adreß­ register ADR1 und ADR2 in einem sechsten Verfahrensschritt wird in einem erneuten Verfahrensdurchlauf die zweite Hälfte (Speicherzellen SZ15 bis SZ31) des Schieberegisters SR mit dem Quelldatenabschnitt Q2 beaufschlagt (Verfahrensschritt 2), der zuvor aus dem Quelldatenspeicher QD durch die beschriebene Adressierung ausgelesen und in den Zwischenspeicher Z einge­ schrieben (Verfahrensschritt 1) wurde. Das Verfahren wird solange mit den folgenden Quelldatenabschnitten erneut ausgeführt, bis wie nachfolgend beschrieben das Verfahren nach Abarbeitung sämtlicher zu verarbeitender Quelldatenabschnitte beendet wird.

Die Zählerstände der Abwärtszähler AZ1 und AZ2 werden von der Kontrollogik CONL auf Nullstellung überprüft (siehe Fig. 2). Hat der Abwärtszähler AZ1 den Stand Null erreicht, ist der nächste Zieldatenspeicherabschnitt im Zieldatenspeicher ZD nicht direkt auf den letzten Zieldatenspeicherabschnitt fol­ gend, sondern über einen Sprung (Offset) erreichbar. In diesem Fall wird von dem Inkrementalregister REG3 die Weite des auszu­ führenden Sprunges über den Multiplexer MUX5 dem Addierer ADD zugeführt, der über den Multiplexer MUX2 das Adressregister ADR2 entsprechend verändert. Anderenfalls wird der Multiplexer MUX5 mit dem Wert 1 eingangsseitig beaufschlagt, was zur Erhö­ hung des Ausgangswertes des Addierers ADD und zur entsprechen­ den Erhöhung der Adresse für den Zieldatenspeicherabschnitt um 1 führt. Die Adresse des folgenden zu bearbeitenden Quelldaten­ speicherabschnitts wird durch den Ausgangswert des Multiplexers MUX3 in Verbindung mit dem Addierer ADD durch Erhöhung der bisherigen Adresse um eins gebildet. Ist der dem Register REG2 zugeordnete Abwärtszähler AZ2 nach einer entsprechenden Anzahl von Verfahrensdurchläufen bei Null angelangt, ist damit die Länge bzw. Anzahl der abzuarbeitenden Quelldatenabschnitte erreicht.

Mit den auf diese Weise aktualisierten Adressen des folgenden Quelldatenspeicherabschnitts bzw. Zieldatenspeicherabschnitts wird über den Multiplexer MUX4 zunächst der Quelldatenspeicher wie beschrieben ausgelesen und der folgende Quelldatenabschnitt in den Zwischenspeicher ZS1 eingeschrieben. In der Fig. 3 ist dies jeweils angedeutet durch einen auf den ersten Verfahrens­ schritt zurückgeführten Pfeil mit der Anweisung Q_N = Q(_{N + 1}). Das bedeutet, daß anstelle des Quelldatenabschnitts Q1 im Ausführungsbeispiel nunmehr der Quelldatenabschnitt Q2 in der Weise wie zuvor anhand des Quelldatenabschnitts Q1 bzw. des Zieldatenabschnitts Z1 beschrieben, bearbeitet wird. Erfolgt kein Sprung im Zieldatenspeicher, wird das Verfahren in ana­ loger Weise mit dem Zieldatenabschnitt Z2 fortgeführt; an­ dernfalls ist der über einen Sprung (Offset) definierte Zieldatenabschnitt auszulesen.

Durch das Verschieben der Quelldaten in dem Schieberegister SR ist eine einfache Manipulationsmöglichkeit gegeben, die in dem Quelldatenspeicher abgelegten Informationen (beispielsweise über auszudruckende Buchstaben) für den Zieldatenspeicher aufzubereiten, der in der Regel druckkopfspezifisch ausgelegt ist. So können die im Quelldatenspeicher fortlaufend abgelegten Informationen der gewünschten Schriftzeichendichte (cpi) angepaßt werden. Das erfindungsgemäße Datentransfer-Verfahren ermöglicht, in dem Zieldatenspeicher abgelegte Zieldaten durch Verknüpfung mit den im Quelldatenspeicher abgelegten Daten zu modifizieren, wobei der Informationsgehalt der ersteren berück­ sichtigt wird; dies ist besonders dann vorteilhaft, wenn bei­ spielsweise Druckzeichen mit Unter- oder Überlängen in vorhergehende Druckzeilen bzw. Mikrodruckzeilen, beispielsweise eines parallel arbeitenden Thermotransferdruckers, hineinragen oder eine so enge Zeichenanordnung gewählt wurde, daß einzelne Schriftzeichen ineinanderragen.

Mit dem erfindungsgemäßen Datentransfer-Verfahren lassen sich in einfacher Weise bestimmte Bereiche des Zieldatenspeichers mit einer vorgegebenen Datenstruktur - z. B. ausschließlich mit dem Zustand "Null" (RESET) oder mit dem Zustand "Eins" (SET) - versehen. Dazu wird ein bestimmter Quelldatenspeicherabschnitt, der im ersten Fall nur den Zustand "Null" enthält, mittels der Logikschaltung durch logisches AND mit dem jeweiligen Ziel­ datenabschnitt verknüpft.

Claims (3)

1. Datentransfer-Verfahren mit folgenden Verfahrensschritten:

• - ein Quelldatenabschnitt (Q1) wird aus einem Quelldaten­ speicherabschnitt (QS1) eines Quelldatenspeichers (QD) ausgelesen und in ein Schieberegister (SR) eingeschrieben,
• - ein Zieldatenabschnitt (Z1) wird aus einem Zieldatenspei­ cherabschnitt (ZS1) eines Zieldatenspeichers (ZD) ausgelesen und in einem Zwischenspeicher (ZW) abgelegt,
• - in dem Schieberegister (SR) wird eine Verschiebung des Quelldatenabschnitts (Q1) relativ zu dem Zieldatenabschnitt (Z1) vorgenommen, bevor der Quelldatenabschnitt (Q1) zumindest teilweise mit dem Zieldatenabschnitt (Z1) kombi­ niert und in einem Zwischenregister (ZR) abgelegt wird, und
• - der Inhalt des Zwischenregisters (ZR) wird anschließend in den Zieldatenspeicher (ZD) eingeschrieben, dadurch gekennzeichnet, daß
• - der Quelldatenabschnitt (Q1) mit dem Zieldatenabschnitt (Z1) in einer Logikschaltung (LG) logisch verknüpft wird und
• - daß das Verknüpfungsergebnis über das Zwischenregister (ZR) in den Zieldatenspeicherabschnitt (ZS1) zurückgeschrieben wird.

2. Datentransfer-Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

• - eine Anzahl verschiedener Logikschaltungen zur Verfügung gestellt wird und
• - daß jeweils eine Logikschaltung zur logischen Verknüpfung ausgewählt wird.

3. Datentransfer-Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zumindest ein Quelldatenabschnitt von einer frei vorgebbaren Datenstruktur gebildet wird.