DE2718110A1

DE2718110A1 - Datenverarbeitungseinheit

Info

Publication number: DE2718110A1
Application number: DE19772718110
Authority: DE
Inventors: James Damon Atkins; Charles Allen Murphy; Lewis Everett Stotts
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-04-23
Filing date: 1977-04-22
Publication date: 1977-11-10
Also published as: FR2349175B1; JPS52129344A; FR2349175A1; US4037213A

Description

j Anmelderin:

Böblingen, 20. April 1977 km-cn-rz 9 7 1 ft I ID

International Business Machines Corporation, Armonk, N. Y. 10504, USA

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin: RA 975 007

Vertreter:

Patentassessor M. KINDERMANN Sindelfinger Straße 7030 Böblingen

Bezeichnung:

D atenverarbeitungs einheit

709 845/0926

Die Erfindung bezieht sich auf eine Datenverarbeitungseinheit mit einem frei adressierbaren Speicher und mehreren Operandenregistern.

Es sind Datenverarbeitungseinheiten bekannt, bei denen Maschinenbefehle in wenigstens drei unterschiedlichen Längen, beispielsweise von einem, zwei oder drei Halbwörtern zu je zwei Bytes verwendet werden (CB. Germain, "Das Programmierhandbuch der IBM /360", München 1969, Seite 58 ff, und CB, Germain, "Das Programmierhandbuch der IBM /370", München1976, Seite 59 ff). Die Verwendung eines Maschinenbefehls einer bestimmten Länge hängt von der Art der auszuführenden Operation sowie von der Operandenlänge und dem Speicherort der Operanden ab. Es ist deshalb notwendig, für eine bestimmte Funktion unterschiedliche Maschinenbefehle vorzusehen. Beispielsweise existieren bei den bekannten Datenverarbeitungseinheiten mehrere Additionsbefehle, von denen einer benutzt wird, wenn beide Operanden in Mehrzweckregistern enthalten sind, ein weiterer, wenn einer der Operanden in einem Mehrzweckregister und der andere in einer Speicherposition des Hauptspeichers enthalten ist und ein dritter, wenn sich die beiden Operanden in je einer Speicherposition des Hauptspeichers befinden. Dieser Umstand hat zur Folge, daß die bekannten Datenverarbeitungseinheiten umfangreiche Decodierschaltungen für die Maschinenbefehle und eine erhebliche Redundanz in den Tor-Schaltungen zur Steuerung der Datenpfade innerhalb der Verarbeitungsschaltungen aufweisen.

Aufgabe der Erfindung ist es, die bekannten Datenverarbeitungseinheiten dahin gehend zu verbessern, daß ein einheitliches Befehlsformat für beliebige Verarbeitungsvorgänge verwendbar ist, so daß einerseits die Befehlsdecodierschaltungen erheblich vereinfacht und zum anderen Redundanz in den Torschaltungen der Verarbeitungseinheit weitgehend beseitigt wird.

975 007 7098*5/092«

ORIGINAL INSPECTED

Die Merkmale zur Lösung dieser Aufgabe sind aus dem Anspruch 1 ersichtlich. Hiernach ist es mit Hilfe der erfindungsgemäßen Datenverarbeitungseinheit möglich, unterschiedliche Verknüpfungen von Operanden mit unterschiedlicher Länge und unterschiedlichem Speicherort durch ein einheitliches Befehlsformat zu steuern. Dies gilt auch für die Ausführung von geketteten oder Folgeoperationen. Die Erfindung hat ferner eine Vereinfachung der Maschinensteuerung sowie eine Reduzierung der zur Verarbeitung notwendigen Maschinenzyklen zur Folge.

Verschiedene vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind aus den Unteransprüchen ersichtlich. Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen beschrieben.

Ee zeigen:

Fig. 1 eine Darstellung des Befehlsformats, wie es

beim hierin beschriebenen Ausführungsbeispiel verwendet wird,

Fig. 2 die Zusammengehörigkeit der Fign. 2A und 2B,

Fign. 2A und 2B ein vereinfachtes Blockdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Datenverarbeitungseinheit,

Fig, 3 ein Blockschaltbild der zur Operandenadressierung benutzten Schaltungsteile der Datenverarbeitungseinheit von Fig. 2,

Fig, 4 ein Blockschaltbild eines Ausführungsbeispiels einer Decodierschaltung, wie sie in der Datenverarbeitungseinheit von Fig. 2 verwendbar ist,

RA 975 007 709845/0926

ORIGINAL INSPECTED

Fig. 5 ein Blockschaltbild eines weiteren Ausführungsbeispiels einer Decodierschaltung zur Verwendung in der Datenverarbeitungseinheit von Fig. 2,

Fig. 6 ein Blockschaltbild eines AusfUhrungsbei

spiels einer Adressen-Modifizierschaltung, wie sie in der Datenverarbeitungseinheit von Fig. 2 benutzt werden kann,

Fig. 7 ein Blockschaltbild eines Ausführungsbeispiels einer Operanden-Längenmodifizierschaltung zur Verwendung in der Datenverarbeitungseinheit von Fig« 2 und

Fig. 8 das Blockschaltbild eines Ausführungsbeispiels für eine Decodier- und Auswahlschaltung für die Datenlängensteuerung in der Datenverarbeitungseinheit von Fig. 2.

Allgemeine Beschreibung

Die Fig. 1 zeigt das Befehlsformat, das bei der nachfolgend beschriebenen Datenverarbeitungseinheit zur Anwendung kommt. Die Ausdrücke "Byte", "Halbwort", "Wort" und "Doppelwort" werden jeweils zur Beschreibung von Bitgruppen benutzt, die aus 8, 16, 32 und 64 wahlfrei einstellbaren Bits bestehen. Es

können jedoch auch andere Bitgruppenlängen durch entsprechende Anpassungen der beschriebenen Codes und Funktionen verwendet werden. Im dargestellten Format geben die ersten vier Bytes {die vom betreffenden Befehl auszuführende Funktion an. Es kann sich hierbei beispielsweise um eine Addition handeln, die ohne Rücksicht auf den Ort der Operanden in einem Register oder Spei eher ausgeführt wird. Im Gegensatz hierzu verwenden bekannte

: 709845/0926

RA 975 007

Datenverarbeitungseinheiten beispielsweise 12 unterschiedliche Additionsbefehle. Dieser Funktionsabschnitt ist üblicherweise 6 Bits lang und gestattet die Auswahl von bis zu 64 !Funktionen.

Die übrigen zwei Bits des ersten Byte werden zur Angabe der Länge der zu verarbeitenden Datenwörter bei der Ausführung !der betreffenden Funktion benutzt. Diese zwei Bits wählen !üblicherweise Operanden von Byte-, Halbwort- oder Wortlänge jaus, um die vorgegebenen Wortgrenzen einzuhalten. Operanden kit Doppelwortlänge werden üblicherweise nicht benutzt, können laber bei Verwendung der dargestellten Schaltungen in einer großen Datenverarbeitungseinheit mit breiten Datenpfaden ebenalls ausgewählt werden.

Das zweite Byte enthält ein Fünf-Bit-Feld, um ein Mehrzweck-

!register zu bezeichnen, ein einzelnes Bit, um anzugeben, ob {der von diesem Register benutzte Operand Halbwort- oder Vollwortlänge aufweist und zwei Bits zur Angabe, ob das adressierte Register Operandendaten oder eine Speicheradresse des Operanden enthält und ob im letzteren Falle die Adresse zu Inkreroentieren oder zu dekrementieren ist. Hierdurch wird die gleiche Kontrolle über den betreffenden Operanden erhalten, unabhängig davon, ob er im adressierten Register oder in JBinem Speichererbereich enthalten ist.

Jas dritte Byte ist in seinem Format identisch dem zweiten Jyte und dient zur Auswahl des zweiten Operanden in der gleichen Weise wie das zweite Byte zur Auswahl des ersten Operanden dient. Der gleiche Befehl und die gleichen Schaltungen können somit für jede Kombination von Operanden benutzt /erden, unabhängig davon, ob diese in Registern oder an unterschiedlichen Speicherplätzen gespeichert sind. Dies

709845/0926

«A 975 007

1st ein wesentlicher Unterschied zu bekannten Datenverarbeitungseinheiten, die zu diesem Zweck wenigstens drei unterschiedliche Befehlsformate für die gleiche Punktion vorsehen

Das letzte Byte des Befehlsformats von Fig. 1 enthält Informationen zur Steuerung und Beendigung von iterativen Verarbeitungen. Es enthält ein Fünf-Bit-Feld, das die Adresse eines Registers angibt, welches zur Zählung der iterativen Operationen dient. Die nächsten zwei Bits geben an, ob der jeweilige Zählstand im Zähler beizubehalten ist oder ob er zu inkrementieren oder zu dekreroentieren ist, und das letzte Bit des Bytes gibt an, ob zusätzliche Beendigungsbedingungen vorgegeben sind. Dieses letzte Bit bestimmt die Benutzung des adressierten Registers als ein kurzes Register von 8 Bits, das den Zählstand der auszuführenden Iterationen enthält, oder, wenn es als Halbwortregister zu benutzen ist, wo das zweite Byte einen Maskenteil enthält, um ausgewählte 1-Bits der Maschinencode-Einstellungen abzufühlen zur Bestimmung, wann eine Beendigung stattzufinden hat. Ein letztes Bit dieses zweiten Bytes erweitert die Funktion der Maske, um zu bewirken, daß die geforderte Beendigung entweder aufgrund einer Einstellbedingung oder einer Rückstellbedingung in den ausgewählten Maschinen-Bedingungscodes zur Wirkung kommt.

Dieses letzte Byte des Instruktionsformates versetzt die Verarbeitungseinheit in die Lage, lange und verwickelte Operationen auszuführen. Beispiele für die Verwendung der Zählfeldadressierung sind die Addition einer Kette von ersten Operanden zu einer entsprechenden Kette von zweiten Opreanden, wobei die Zahl der auszuführenden Operanden in einem Register eingestellt wird, das durch das dritte Operandenfeld bezeichnet wird. Diese Vielfachoperanden werden von benachbarten Speicherpositionen erhalten und können aus einer aus-

709 845/0926

RA 975 007

ORIGINAL INSPECTED

gewählten Anzahl von Bytes bestehen. Jeder Operand kann ein Konstantwert sein aus einem Register oder einer Speicherposition durch Vermeidung von Dekrement- oder Inkrement-Operationen für den Inhalt des Operanden-Adreßregisters. Wenn es gewünscht wird, können iterative Operandenadressen eingestellt werden, um in der gleichen Richtung oder in entgegengesetzten Richtungen durch die Speicheradressen fortzuschreiten. Diese Variationen der Operanden erfordern keine Änderungen in der Maschinensteuerung und werden lediglich durch die Operationsparameter im Befehl bestimmt.

Die Benutzung eines langen Registers mit Maskierung von einzelnen Bedingungscodes ermöglicht eine Verbesserung bei der Ausführung von komplexen Operationen. Es sei das Beispiel einer Vergleichsoperation betrachtet, bei welcher ein Operand (eine Konstante oder eine Kette von Operandenwerten) mit einer anderen Kette von Operanden zu vergleichen ist. In diesem Falle kann das dritte Operandenregister durch entsprechende Einstellung die Beendigung der Vergleichsoperation steuern. Diese kann aber auch durch eine Gleich-Anzeige oder eine Ungleich-Anzeige im Verlaufe der Operandenvergleiche herbeigeführt werden. Bei mathematischen Operationen zwischen Ketten von Operanden können die Bedingungscodes und Masken eingestellt werden, um die Operationen beim Auftreten eines Null-Resultats, eines von Null abweichenden Resultatwertes, eines positiven oder negativen Resultatwertes oder einer anderen Bedingung zu beenden.

Eine weitere Operation, die mit bekannten Verarbeitungseinheiten mitunter überhaupt nicht ausgeführt werden kann, besteht in der Verschiebung von Operanden variabler Länge über eine Anzahl von Bit-Positionen nach rechts oder links. Zur Ausführung dieser Operation wird der Zähler auf einen Wert eingestellt, welcher der Anzahl der Operationen entspricht, die zur Verarbeitung der vollen Länge der Operanden-

709 845/0926

RA 975 007

ORIGINAL INSPECTED

kette notwendig sind. Daraufhin wird am rechten Ende bei einer Linksverschiebung oder am linken Ende bei einer Rechtsverschiebung begonnen, die Operandenwerte zu verschieben und in ihre ursprünglichen Speicherpositionen wieder einzuspeichern, wobei die herausgeschobenen Bits im zweiten Operan- \ denregister festgehalten werden. Wenn das nächste Operanden- , wort ausgelesen und verschoben wird, werden die zurückgehaltenen Bits in die leeren Bit-Positionen dieses Wortes eingesetzt. Diese Operationen werden wiederholt, bis das letzte Operandenwort verarbeitet worden ist. Die am Schluß · überbleibenden Datenbits können fallen gelassen werden, es sei, denn, es handelt sich um eine Ringverschiebung, bei welcher die letztverschobenen Bits in die leeren Bit-Positionen des ersten Operandenworteseingeschrieben werden. Es ist zu j bejmerken, daß bei solchen Operationen, wo die Operandenwerte j während der Verarbeitung verändert werden, der resultierende : Operand, sofern er in der veränderten Form festzuhalten ist, zu dem Speicherplatz zurückgebracht wird, von welchem der erste Operand geholt worden ist.

Es ist ersichtlich, daß die hierin beschriebene Anordnung es |

ermöglicht, eine große Anzahl von Operationsparametern wahl- j

frei zu benutzen und daß unterschiedliche Funktionen sowie [ Serienoperationen durch einen ein.einen Befehl gesteuert werden können. Hieraus ergibt sich, daß der Umfang des Operationsdecodierers der Verarbeitungseinheit verringert werden

kann bzw. daß zusätzliche Funktionen hinzugefügt werden kön- j

nen, ohne daß eine Erweiterung des Operationsdecodierers i

notwendig ist. j

Schaltungsbeschreibung

Die zur Ausführung der oben angegebenen Operationen erforderliche Schaltungsanordnung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels erläutert. Ein Speicher 11

i09845/J)92e

RA 975 007

enthält eine Anzahl von Speicherpositionen, die zum Einschreiben oder Auslesen von Daten über ein Adreßregister 13 aufgerufen werden können. Daten können in eine Speicherposition eingeschrieben oder aus dieser ausgelesen werden j über ein Speicherdatenregister 12 unter Steuerung einer Adresse in einem Adreßregister 13, das auch Steuerschal- ; tungen enthält zur Auswahl eines Halbwort- oder Vollwort- '■ Adreßregisters für die betreffende Operation sowie zur Festlegung einer Schreib- oder Leseoperation. Das Adreßregister 13 kann über Torschaltungen 14 und 15 mit dem Inhalt eines Befehlsadreßregisters 18 geladen werden oder ¹ über Torschaltungen 19 und 14 mit der Speicherpositions-Adresse eines Operanden aus einem Mehrzweckregister, das aus einer Gruppe von 20 Mehrzweckregistern ausgewählt wird. Eine Zweiweg-Torschaltung 21 dient dazu, die Mehrzweckregister 20 mit dem Inhalt von ausgewählten Speicherpositi- i onen des Speichers 11 zu laden oder den Inhalt dieser Register zum Speicher 11 zu übertragen. Eine Sammelleitung 24

J verbindet die Torschaltungen 14, 15, 19, 21 und 22 und

j dient zur übertragung von Informationen zwischen den ver-

Iechiedenen Schaltungsteilen,

'Eine Torschaltung 28 verbindet das Speicherdatenregister j12 mit eine« Befehlsregister 29. Über diese Torschaltung gelangen die über das Register 18 adressierten neuen Befehle in das Befehlsregister 29, das in vier Byteabschnitte unterteilt ist, von denen jeder mit einem Decodierer 30 bis 33 verbunden ist. Die Ausgänge dieser Decodierer sind an eine Befehlsfolgeschaltung 35 angeschlossen, bei der es sich um eine konventionelle Schaltung zur Steuerung der Datenübertragungstore, entsprechend den vom ersten Byte des Befehls angegebenen Operationen, handelt. Das zweite, dritte und vierte Byte des Befehls sowie die restlichen Bits der Operandehlänge werden über die Befehlsfolgeschaltung 35 entweder der Sammelleitung 24 oder über eine Sammelleitung 38 einer arithmetischen/logischen Einheit 36 zugeführt. Die oben erwähnten WT975"ÖO7

Il

Bedingungscodes werden über eine Sammelleitung 39 von der arithmetischen/logischen Einheit 36 der Befehlsfolgeschaltung 35 zugeleitet für einen Vergleich mit der Maske im letzten Befehlsbyte, um zu bestimmen, ob die Operation zu beenden ist.

Die arithmetische/logische Einheit 36 empfängt die zu verarbeitenden Operanden über die Sammelleitung 24 entweder vom Speicher 11 oder von den Registern 20. Die Operanden passieren Torschaltungen 41 und 42 und gelangen zu nicht dargestellten Eingangs-Pufferregistern in der arithmetischen/logischen Einheit 36. Der Ausgang der arithmetischen/ logischen Einheit 36 führt über eine Ausgangssammelleitung 43 und Torschaltungen 44_f 45 zurück zur Sammelleitung 24 oder zu einer AdreB-Sammelleitung 46. Torschaltungen 48 und 49, die von der Adrefi-Sammelleitung 46 gespeist werden, sind ebenfalls mit den Operandeneingängen der arithmetischen/logischen Einheit 36 verbunden und dienen zur Zuführung von Operanden aus den Registern 20 über eine Torschaltung 51 zur Verarbeitung. Die Modifikation der in den Registern 20 gespeicherten und über das erste und das zweite Byte im Befehl ausgewählten Operandenadressen erfolgt durch Modifizierschaltungen 54 und 55. Diese Schaltungen werden durch den Operanden-Längeneingang vom ersten Byte des Befehls gesteuert sowie durch Code-Bits vom zugeordneten zweiten oder dritten Byte, um die Adresse des nächsten Operanden zu erzeugen und diese über Torschaltungen 58 und 59 und die Sammelleitung 46 zurück in das betreffende Register im Registersatz 20 zu übertragen. Eine Modifizierschaltung 56 empfängt den Zählwert, der durch den dritten Operanden des Befehls in den Registern 20 ausgewählt worden ist, zusammen mit Steuerinformation, um den Zählstand fortzuschreiben und die Operation zu beenden, wenn der Zählstand den Wert Null erreicht. Nach jeder Veränderung wird der Zählstand über eine Tor-Schaltung 60

975 007 709845/092#

der Sammelleitung 46 zugeführt zur Rückspeicherung in das Zählstandsregister im Registersatz 20.

Aus Fig. 3 ist die Steuerung der Register 20 ersichtlich. Die Adresse des ausgewählten Registers gelangt vom Operandendecodierer 30, 31, 32 oder 33 über die Schaltung 35 zur Sammelleitung 24 und über diese in ein Adreßregister 23 zur Adressierung eines der Mehrzweckregister 2O. Die tatsächliche Adresse des niedrigstelligen Bytes im ausgewählten Register wird in einem Puffer 23A gespeichert, während die Länge des ausgewählten Datenwortes, diedurch die Schaltung 35 aus dem Längenfeld des ersten Bytes des Befehls gewonnen wird, über Leitungen 60 in ein Pufferregister 23B eingegeben wird. Des weiteren wird eine Holen/ Speichern-Steuerleltung 61 erregt zur Auswahl der auszuführenden Operation. Die Torschal tungen 62, 63 und 64 werden selektiv erregt über Leitungen 65 von der Befehlsfolgeschaltung 35, um die Registeradresse, die für den !ausgewählten Operanden benötigt wird, in das Pufferregl-

jster 23A zu übertragen. ί

: t

i . ι

Das vom Adreßregister 23 ausgewählte Mehrzweckregister j 20 speichert Daten aus dem Datenregister 62A oder liefert Daten an dieses Register, entsprechend dem Pegel des Si- ' gnals auf der Leitung 61, Die Information aus dem Register i 62A wird durch eine Steuerschaltung 63Ά verteilt auf die ,

ι Operandenadreß-Sammelleitungen 65A, 66 oder 67 für indl- ' rekt adressierte Operanden oder auf Sammelleitungen 69 und j 70 für eine übertragung zur Sammelleitung 24 und damit zu ! den Eingängen der arithmetischen/logischen Einheit 36. Das j Resultat einer Operation der arithmetischen/logischen Ein- ' heit 36 wird zur Steuerschaltung 63A zurückgeführt über j eine Sammelleitung 72 zur Eingabe in das vom Operanden 1 ausgewählte Mehrzweckregister 20. Der Operand 3, der jeweils den fortgeschriebenen Zählstand darstellt, wird von

709845/092$

der Sammelleitung 73 durch die Steuerschaltung zurück in das Register 2O übertragen, das im Mehrzweckregistersatz für die Daten des dritten Operanden vorgesehen ist. i

Den Aufbau der Decodierer 31 und 32 von Fig. 2 zeigt anhand eines Ausführungsbeispiels die Fig. 4. Die zu decodierende . Operanden-Information befindet sich im Befehlsregister 29. ^: Die fünf Registeradressen-Bits werden entweder über eine ! Torschaltung 8O den Bitpositionen 1 bis 5 der Samuellei- j tung 24 oder über eine Torschaltung 81 den Bitpositionen 2 bis 6 der gleichen Sammelleitung zugeführt. Die Auswahl ; der Torschaltungen 80 oder 81 wird durch die Bitpositio- j nen 5 bis 7 des Bytes bestimmt. Die Bitposition 5 enthält ; das Längenbit und wird über eine UND-Schaltung 83 der Tor« schaltung 80 zugeführt* Außerdem wird das Längenbit einem Inverter 84 und einer weiteren UND-Schaltung 85 zugeleitet, j welche die Torschaltung 81 steuert. Die zweiten Eingänge ! der UND-Schaltungen 83 und 85 werden von einer EXCLUSIV-ODER-Schaltung 86 gespeist, deren Eingänge Datenbits von den Bitpositionen 6 und 7 des Bytes im Register 29 zugeführt erhalten und deren Ausgang anzeigt, daß die ausgewählten Registerdaten in den Schaltungen 54 oder 55 modifiziert werden, wie es die Operandenadresse verlangt. Die Ausgangssignale der UND-Schaltungen 83 und 85 werden über die Sammelleitung 24 dem Register 23 zugeführt als Vollwortauswahl- und Halbwortauswahl-Signale.

Die Ausgänge der Bitpositionen 5, 6 und 7 werden In einer Gruppe von UND-Schaltungen 87 bis 90 kombiniert, deren Ausgänge Steuersignale für den betreffenden Operanden erzeugen. Die UND-Schaltung 87 empfängt den invertierten Inhalt der Bitfposition 5 vos Inverter 84 sowie die Bits der Positionen 6 und 7 und liefert ein Ausgangssignal, das anzeigt, daß der betreffende Operand ungültig ist. Die UND-Schaltung 88 empfängt alle Bits 5 bis 7 direkt und liefert ein Ausgangssignal zur Anzeige dafür, daß die Daten im adressierten Regi-

Τ0Γ7 1

ster der für die auszuführende Operation zu benutzende Operand ist. Der Ausgang der UND-Schaltung 88 dient zur Steuerung der Torschaltungen 48 und 49 von Fig. 2, um Operanden vom Register 20 über die Sammelleitung 46 zu den Eingängen der arithmetischen und logischen Einheit 36 zu übertragen, oder, sofern kein Ausgangssignal vorliegt, den Inverter 93 wirksam zu machen, der die Torschaltungen 41 und 42 öffnet, um Operanden vom Speicher über die Sammelleitung 24 der arithmetischen/logischen Einheit 36 zuzuführen. Die UND-Schaltung 89 steuert die Dekrementierung in den Modifizierern 54 oder 55 und liefert ein Ausgangssignal, wenn die Bitposition 6 ein 1-Bit aufweist und der Inverter 91 von der Bitposition 7 kein 1-Bit empfängt. Die UND-Schaltung 90 steuert die Inkrementierung in den Modifizierern 54 und 55 und liefert ein Ausgangssignal, wenn die Bitposition 7 ein 1-Bit aufweist und über einen Inverter 92 ein O-Bit in der Bitposition angezeigt wird.

Die Fig. 5 zeigt ein Ausführungsbeispiel für den Decodierer 23 des dritten Operanden. Sein Aufbau ist ähnlich dem des Decodierers 31 oder 32 von Fig. 4, und es werden demzufolge die gleichen Bezugszeichen benutzt. Die Unterschiede bestehen darin, daß die Ausgänge der UND-Schaltungen 82 und 85 zur Halbwortauswahl und zur Byte-Auswahl dienen anstelle zur Vollwortauswahl und zur Halbwortauswahl wie im Falle des Decodierers 31. Die UND-Schaltung 88 zeigt in Abweichung vom Decodierer 31 einen ungültigen Code an. Die Funktion der UND-Schaltungen 89 und 90 ist insofern abgeändert, als die Ausganssignale dieser UND-Schaltungen eine Dekrementierung des Zähletandes des Operanden 3 oder eine Inkrementierung ι dieses Zählstandes steuert. |

Die Fig. 6 zeigt ein Ausführungsbeispiel des Modifizierers 54 für den ersten Operanden (Fig. 2B), Die bei einer Iteration einer Instruktion zu benutzende Adresse des Operan-

Bh 975 0Ö7 frfrfrfrf

den 1 befindet sich in einem Arbeitsregister im Mehrzweckregistersatz 20 und wird durch das Befehlsbyte für diesen Operanden ausgewählt. Aus dieser Adresse wird die Adresse des nächsten Operanden durch Inkrementierung oder Dekrementierung jeweils um den Wert der Operandenbytelänge erhalten. Wenn eine Operandenadresse auf der Sammelleitung 24 vorliegt, wird entweder das übrige Halbwort oder das Vollwort dieser Adresse durch die Torschaltung 100 oder 101 in einen Zähler 102 eingegeben. Die Adresse wird ferner über eine Torschaltung 104 oder 105 im Speicheradreßregister 13 zugeführt zur Entnahme des adressierten Operanden aus dem Speicher 11.

Der Zähler 102 ist so eingerichtet, daß sein Inhalt unter der Steuerung von Signalen auf Leitungen 108 und 109 dekrementiert oder inkrementiert werden kann. Die Signale auf den Leitungen 108 und 109 werden von den UND-Schaltungen und 90 (Fig. 4) geliefert. Da der Betrag/ um welchen der Zählstand im Zähler 102 geändert wird, von der Länge des zugeordneten Operanden abhängt, dienen Leitungen 110 und 113 der Anzeige der Operandenlänge. Ein Signal auf der Leitung 110 zeigt an, daß die Operandenlänge ein Byte beträgt, ein Signal auf der Leitung 111, daß die Operandenlänge ein halbes Wort beträgt, ein Signal auf 112, daß die Operandenlänge ein volles Wort beträgt und ein Signal auf Leitung 113 zeigt an, daß die Operandenlänge ein Doppelwort beträgt. Das Signalauf diesen Leitungen wird über zugeordnete Torschaltungen 115 bis 118 unter Steuerung einer Zahlen-Leitung 114 von der UND-Schaltung 192 in Fig. 4 zu dem Zähler 102 übertragen und bewirken in diesem eine Veränderung des Zählstandes im den vorgegebenen Betrag. Die Ausgänge der Torschaltungen 115 bis 118 sind zu diesem Zweck mit Eingängen der Bitpositionen 31, 30, 29 und 28 des Zählers 102 verbunden und modifizieren die gespeicherte Adresse um 1, 2, 4 oder 8. Nach einer Veränderung der Adresse im Zähler 102 wird diese unter Steuerung eines Signals auf RA 975 007 ίθ9845/Ο92β

einer Leitung 121 über eine Torschaltung 12Ο der Sammelleitung 46 zugeführt zur Eingabe in das Operand-1-Register im Mehrzweckregistersatz 20. Eine zweite Verbindung zur Sammelleitung 46 besteht vom Modifizierer 55 für den zweiten Operanden.

Die Fig. 7 zeigt ein Ausführungsbeispiel für den Modifizierer 56 des Operanden 3. Der Zählerteil der Daten des Operanden 3 wird über eine Torschaltung 125 dem Zähler 13Ο zugeführt. Die Torschaltung 125 wird durch ein Signal auf einer Leitung 128 geöffnet, das von der UND-Schaltung 85 (Fig. 5) geliefert wird, wenn Byte-Operanden zu verarbeiten sind. Des weiteren wird der gleiche Teil der Daten des Operanden über eine Torschaltung 127 dem Zähler 130 zugeführt, wenn Halbwort-Operanden zu verarbeiten sind (mit entspchenden Maskenbedingungen), was durch ein Signal auf einer Leitung 129 durch die UND-Schaltung 83 von Fig. 5 angezeigt wird. Der in den Zähler 130 eingegebene Zählerteil des Operanden 3 wird dort inkrementiert oder dekrementiert durch ein Signal auf einer Leitung 131 oder 132. Diese Signale werden von den UND-Schaltungen 90 und 89 in Fig. 5 geliefert. Der abgeänderte Zählwert wird aus dem Zähler 130 über eine Torschaltung 133 der Sammelleitung 46 zugeführt unter Bewirkung eines Operanden-Speichern-Signals auf der Steuerleitung 135. Zur gleichen Zeit wird das hochstellige Byte der Daten auf der Sammelleitung 24 unter Bewirkung des Signals auf der Leitung 135 durch eine Torschaltung 136 einem anderen Abschnitt der Sammelleitung 46 zugeführt für eine Rückspeicherung in das Register des Operanden 3 im Mehrzweckregistersatz 20.

Um die von einem Befehl ausgelöste Verarbeitung zu been- ;den, dient eine Vergleichsschaltung 139, die den Inhalt

des Zählers 130 empfängt und ein Ausgangssignal auf ihrer ι
Ausgangsleitung 140 erzeugt, wenn der Zählstand O ist. Zur

Beendigung der Operation, wenn eine voreingestellte Bedin-

RA 975 007 ?09845/092β

gung erfüllt ist, wird das hochstellige Byte des Operanden von der Sammelleitung 24 über eine Torschaltung 126 einem Komparator 141 zugeführt, wobei die Torschaltung 126 durch ein Signal auf der Leitung 129 geöffnet wird. Im Komparator 141 wird der Bedingungscode, der für das Resultat einer Operation kennzeichnend ist und von der arithmetischen/logischen Einheit 39 über Leitungen 142 zugeführt wird, mit dem Bedingungscode im hochstelligen Byte des !dritten Operanden verglichen, und es wird ein Signal auf einer Leitung 143 erzeugt, wenn eine Übereinstimmung fest-

!gestellt wird. Eine ODER-Schaltung 144 vereinigt die Signale jvon den Leitungen 140 und 143, um ein Endanzeigesignal auf einer Leitung 145 zu erzeugen, wenn eine Endbedingung vorliegt.:

[Die Fig. 8 zeigt ein Ausführungsbeispiel des Schaltungsteils im Funktionsdcodierer 30 (Fig. 2A), welcher zur Steuerung der Operandenlänge dient. Das erste Byte im Befehlsregister 29 wird dem Decodierer 30 zugeführt. Die Bits dieses Bytes gelangen zur Befehlsfolge-Steuerschaltung und zur arithmetischen/logischen Einheit 38, um für sich bekannte Steueroperationen auszuführen. Die zwei niedrigstelligen Bits dieses Bytes werden durch 4 UND-Schaltungen 150 bis 153 decodiert zu Signalen auf den Leitungen 110 bis 113. Die UND-Schaltung 150 empfängt von einem Inverter das negierte Bit A aus der Bit-Position 6 und von einem Inverter 156 das negierte Bit B in der Bit-Position 7. Die UND-Schaltung 150 liefert somit ein Ausgangssignal auf der Leitung 110, wenn beide Bits A und B Null sind. Die UND-Schaltung 151 empfängt die negierte Form des Bits A vom Inverter 155 und das Bit B in echter Darstellung von der Bit-Position 7 und liefert ein Ausgangssignal auf der Leitung 111, wenn die Bits A und B die Einstellung 01 aufweisen. Die UND-Schaltung 152 empfängt das Α-Bit direkt und das B-Bit invertiert vom Inverter 156, um ein Ausgangssi-

ir

gnal auf der Leitung 112 zu erzeugen, wenn die Bits A und B die Einstellung 10 aufweisen. Schließlich empfängt die UND-Schaltung 153 sowohl das Bit Ά als auch das Bit B direkt und liefert ein Ausgagssignal auf Leitung 113 Im Falle einer Einstellung der Bits A und B von 11.

Die Operanden-Längensignale werden außerdem zum Registersatz J2O geleitet über die Sammelleitung 24. Eine ODER-Schaltung 158 empfängt die Holen/Spelchern-Steuerslgnale für beide Operanden 1 und 2 und erzeugt auf Ihrer Ausgangsleitung 159 ein Signal, wenn eine dieser Operationen für einen der Ope- !randen auszuführen ist. Eine weitere ODER-Schaltung 160, jempfängt von der UND-Schaltung 88 (FIg* 4) auf zwei Leitungen je ein Steuersignal, das eine Dateneingabe der beiden Operanden in ein Register steuert. Die UND-Schaltung 160 liefert ein Ausgangssignal auf einer Leitung 161. Eine Gruppe von UND-Schaltungen 162 bis 165 empfängt die Signale von den Leitungen 159 und 161 sowie je ein Längenausgangssignal von einer der UND-Schaltungen 150 bis 153, um Operandenlängen-Auswahlsignale über ODER-Schaltungen 171 und 172 auf Leitungen 168 und 169 und direkt auf Leitungen 173 und 174 zu erzeugen. Die Leitungen 168, 169, 173 und 174 sind Teil der Sammelleitung 24 und dienen zur Einstellung des ausgewählten Registers im Registersatz 20 und des Speichers 11 entsprechend der benutzten Operandenlänge. Zur Steuerung des Registers für den dritten Operanden gelangen Signale von der Byte-Auswahlleitung 128 und der Halbwort- Auswahl leitung 129 (Fig. 5) zu UND-Schaltungen 175 und 176, wenn eine Holen- oder Speichern-Operation für den Operanden 3 auszuführen ist, wie es durch ein Signal auf der Leitung 177 angezeigt wird. Die Ausgänge der Torschaltungen 175 und 176 sind über Leitungen 178 und 179 mit den ODER-Schaltungen 171 und 172 verbunden, um die entsprechenden Operandenlängensignale für den Operanden 3 zu erzeugen.

'r77

JLA

Leerseite

Claims

PATENTANSPRÜCHE

Datenverarbeitungseinheit mit einem frei adressierbaren Speicher und mehreren Operandenregistern, dadurch gekennzeichnet, daß ein in Abschnitte unterteiltes Befehlsregister (29) vorgesehen ist, in dem ein erster Abschnitt zur Aufnahme eines funktionsbestimmenden Codes (OP), ein zweiter Abschnitt zur Aufnahme eines die Längenkategorie der Operanden anzeigenden Codes (LNG), ein dritter und vierter Abschnitt zur Aufnahme je einer Adresse (OPER1, OPER2) von Registern, die Adressen zur Auswahl von Operanden/ Resultat-Speicherpositionen enthalten, sowie ein fünfter Abschnitt zur Aufnahme einer Adresse (OPER3) eines weiteren Registers, das operationsbeendende Bedingungen speichert, sowie weitere Abschnitte enthalten sind zur Aufnahme von Informationen (Code 1, 2, 3), die zur Steuerung von Veränderungen des Inhalts der vom dritten, vierten und fünften Abschnitt ausgewählten Register dienen, daß jeder Befehlsregisterabschnitt separate Ausgangsleitungen aufweist, daß wenigstens ein Teil der Befehlsregisterabschnitte mit je einer Decodierschaltung (30 - 33) verbunden ist, von der Ausgangssignale einer Befehlsfolgeschaltung (35) zugeführt werden, und daß dem dritten bis fünften Befehlsregisterabschnitt je eine durch AusgangsSignaIe der Decodierschaltungen gesteuerte und mit den durch die Befehlsregisterabschnitte ausgewählten Registern verbundene Modifizierschaltungen (54 - 56) vorgesehen sind zur Adressenveränderung und Operandenzahlung.
2. Datenverarbeitungseinheit nach Anspruch 1, dadurch gekennzeichnet, daß dem dritten, vierten und fünften Befehlsregisterabschnitt jeweils ein weiterer Abschnitt benachbart ist, welcher zugeordnete Änderungssteuer-Information (Code 1, 2, 3) enthält und daß an die

RA975OO7 7ί-«84·,/

ORIGINAL INSPECTED

drei Abschnittspaare je ein Decodierer (31 bis 34) angeschlossen 1st,
3. Datenverarbeitungseinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Decodierschaltungen (30 bis 33) erste Schaltungsteile (80 bis 86 und 150 bis 153 enthalten zur Erzeugung von Auswahlsignalen hinsichtlich der Operanden-Längenkategorie (Byte, Halbwort, Vollwort, Doppelwort) und zweite Schaltungsteile (38, 87 bis 90) enthalten zur Erzeugung von Gangart-Steuersignalen für die Modifizierschaltungen (54 bis 56) und/oder für eine arithmetische/logische Einheit (36).
4. Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswahlsteuersignal-Ausgänge der Decodierschaltungen (30 bis 33) mit Stellenverschiebeschaltungen (80, 81) am Ausgang der zur Registerauswahl benutzten Befehlsregister-Abschnitte verbunden sind zur Steuerung von Stellenverschiebungen des Inhalts dieser Abschnitte in bezug auf die Abschnittsausgänge.
5. Datenverarbeitungseinheit nach einem der Ansprüche

1 bis 4, dadurch gekennzeichnet, daß die den Operandenauswahl-Abschnitten zugeordneten Modifizierschaltungen (54, 55) je einen Inkrement-/Dekrementzähler (102) mit veränderbarer Schrittgröße enthalten, der mit den über die entsprechenden Befehlsregister-Abschnitte ausgewählten Registern (20) koppelbar ist und vom zweiten Befehlsregisterabschnitt über die zugeordnete Decodierschaltung (30) in Übereinstimmung mit dem Längenkategorien-Code (LNG) selektiv Zählschrittsignale für unterschiedliche Schrittgrößen zugeführt erhält.

RA975OO7 709845/0928

ORIGINAL INSPECTED
6. Datenverarbeitungseinheit nach Anspruch 5, dadurch gekennzeichnet, daß der Zähler (102) mehrere Voreinstelleingänge aufweist, der in Abhängigkeit von einem Operanden-Längencode eine Voreinstellung aller oder nur eines Teils der Zählpositionen gestattet.
7. Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dem fünften Befehlsregisterabschnitt und dem diesen benachbarten Abschnitt mit Anderungsinformationen zugeordnete Modifizierschaltung (56) einen Zähler (130) zur Aufnahme des Längenzählwerts aus dem vom fünften Abschnitt ausgewählten Register enthält, des weiteren einen an diesen Zähler angeschlossenen Nullwert-Vergleicher (139) sowie eine weitere Vergleichsschaltung (141) enthält, welche die in dem benachbarten Abschnitt gespeicherte Änderungsinformation mit von der arithmetischen/logischen Einheit (36) gelieferten Verarbeitungsbedingungen vergleicht, und daß beide Vergleichsschaltungen (139, 141) im übereinstimmungsfalle ein Operationsende-Signal liefern,
8. Datenverarbeitungseinheit nach einem der Ansprüche

5 bis 7, dadurch gekennzeichnet, daß die Zähler (102, 130) Inkrement- und Dekrement-Steuereingänge (1O8, und 131, 132) aufweisen, die von den Decodierschaltungen (30 bis 33) Steuersignale zugeführt erhalten in Abhängigkeit von den die Änderungsinformationen enthaltenden Befehlsregister-Abschnitten.

RA975OO7 709845/092·