DE2309029C2 - Elektronische Digital-Datenverarbeitungs-Anlage mit Mikroprogrammsteuerung - Google Patents

Description

a) daß das Mikrobefehlswort in vier Gruppen (115 bis 118) eingeteilt ist, wobei die erste Gruppe (115) mit den Eingängen des Datenselektors (123, Leitung 143), dem Akkumulator (258, Leitung 119) und den Adreßeingängen der Zwischenspeicher-Gruppe (201, Leitung 120),

die zweite Gruppe (116) mit den Eingängen des Datenselektors (123, Leitung 144), den Adreßeingängen der Zwischenspeicher-Gruppe (201, Leitung 124) und den Eingängen einer Dekodierungsbaugruppe(274, Leitung 127),
die dritte Gruppe (117) mit den Eingängen des Datenselektors (123, Leitung 145) und den Eingängen der Dekodierungsbaugruppe (274, Leitung 130),

die vierte Gruppe (118) mit einer Baugruppe (133, Leitung 132) zur Steuerung der Sprungtechnik und mit Eingängen der Dekodierungsbaugruppe (274, Leitung 134) verbunden ist,

b) die Baugruppe (133) in Abhängigkeit von Taktsignalen (135), von der Rechenlogik-Einheit (264, Leitung 136), vom Zustand des Akkumulators (137) und der vierten Gruppe (118) des Mikrobefehlsworts Steuersignale für den Datenselektor (123), den Adreß-Zähler-Puffei (153) und das Rücksprung-Register (149) erzeugt und

c) die Dekodierungsbaugruppe (274) entsprechend ihren Eingängen Steuersignale (Leitung 275, 276, 277) für die Auswertung der übrigen Gruppen des Mikrobefehlsworts erzeugt.

2. Elektronische Digital-Datenverarbeitungs-Anlage nach Anspruch 1, dadurch gekennzeichnet, daß Eingänge bzw. Ausgänge der Speicher-Gruppe (236) und Rechenlogik-Einheit (264) mit Ausgängen bzw. Eingängen des Akkumulators (258) über getrennte Datensammelwege (sogenannte Bus-Leitungen) verbunden sind.

3. Elektronische Digital-Datenverarbeitungs-Anlage nach Anspruch 2, dadurch gekennzeichnet, daß jeweils direkte und invertierte Eingänge bzw. Ausgänge der Speicher-Gruppe (236) und des Akkumulators (258) über getrennte Doppel-Datensammelwege verbunden sind.

4. Elektronische Digital-Datenverarbeitungs-Anlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Gruppe (115) von Ausgangsleitungen des Pufferspeichers (114) mit den entsprechenden Eingängen des Akkumulators über eine getaktete »ODER«-Verknüpfungsschaltung verbunden ist

5. Elektronische Digitel-Datenverarbeitungs-Anlage nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der Adressierungsleitungen der Speicher-Gruppe (236) ein ganzzahliges Vielfaches der Anzahl der Eingangs- und Ausgangsleitungen der Rechenlogik-Einheit (264) und/oder des Akkumulators (258) ist.

6. Elektronische Digital-Datenverarbeitungs-Anlage nach Anspruch 5, dadurch gekennzeichnet, daß eine Gruppe von Eingängen von Registern der Zwischenspeicher-Gruppe (201) über eine Weiche (221),

z. B. einen Zwei-bit-Daten-Selektor, an die Ausgänge einer Addierer-Baugruppe (217) und des Akkumulators (258) angeschlossen sind.

7. Elektronische Digital-Datenverarbeitungs-Anlage nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Anzahl der mit den entsprechenden Eingängen des Datenselektors (123) verbundenen Ausgangsleitungen der dritten Gruppe (117) kleiner ist als die Zahl der zur Adressierung verwendbaren Eingänge des Mikroprogrammspeichers (101) und die derart überschüssigen Eingänge des Mikroprogrammspeichers (101) mit Steuersignalu führenden Ausgängen der Mikroprogramm-Steuerung (F i g. 2) verbunden sind.

8. Elektronische Digital-Datenverarbeitungs-Anlage nach Anspruch 7, dadurch gekennzeichnet, daß in die mit Steuersignalen beaufschlagten Leitungen Verknüpfungsglieder eingeschaltet sind, deren zweiter Eingang mit einem Ausgang der Rechenlogik-Einheit (264) bzw. deren Überlauf register verbunden ist

Die Erfindung betrifft eine elektronische Digital-Datenverarbeitungs-Anlage nach dem Oberbegriff des Patentanspruchs 1.

An elektronische Digital-Datenverarbeitungs-Anlagen der hier einschlägigen Art werden ganz allgemein die verschiedensten und sich teilweise bezüglich ihrer Realisierbarkeit widersprechenden Anforderungen gestellt. So sollten damit Organisationsprobleme bei Industriebetrieben, in Handelsbetrieben, in Dienstleistungsbetrieben, wie Speditionen usw., in öffentlichen Verwaltungen usw, möglichst aller Betriebsgrößen lösbar sein. Im kaufmännischen Bereich sollen diese Datenverarbeitungsanlagen für teilweise sehr verschiedene Anwendungsbereiche einsetzbar sein, wie Fakturieren, Buchen, Lohnabrechnen oder in etwas technischer ausgerichteten Bereichen, wie z. B. Handwerksbetrieben, für Aufmaßberechnungen, Amortisationspläne, usw.

Dieses heterogene Spektrum von Anwendungsmöglichkeiten setzt voraus, daß die Datenverarbeitungsanlagen mit teilweise sehr verschiedenen Programmen oder Standardprogrammen in Verbindung mit flexiblen Programmerweiterungen ausgestattet werden können, die Arbeitsanweisungen für die Anlage enthalten, eingegebene Werte zu verarbeiten, logische Entscheidungen zu fällen und die Ergebnisse in irgendeiner Weise auszugeben.

Elektronische Digital-Datenverarbeitungs-Anlagen, die den aufgeführten Anforderungen in unterschiedlichem Grade entsprechen, haben sich bereits in der Pra-

xis bewährt und in erheblichem Umfange durchgesetzt Einer weiteren praktischen Anwendung stehen aber oft Schwierigkeiten der Bedienung, der Betriebszuverlässigkeit und vor allem der Programmierung entgegen. Dazu kommt, daß mit der zunehmenden Bedeutung dieses Wirtschaftszweiges der Wettbewerb immer schärfer wird und deswegen die Kostenfrage, d. h. die Frage des technischen Aufwandes, immer mehr an Bedeutung gewonnen hat Diese Problematik ist auch bereits ohne Rücksicht auf den Wettbewerb erforderlich, wenn Datenverarbeitungsanlagen so preisgünstig hergestellt werden sollen, daß sie auch für kleinere Betriebsgrößen in Frage kommen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei einer elektronischen Digital-Datenverarbeitungs-Anlage noch dem Anspruch 1 die Baugruppen und deren Schnittstellen so zusammenzustellen bzw. auszuwählen, daß die Struktur der Mikrobefehlsformate eine bessere Ausnutzung der Kapazität des Mikroprogrammspeichers ermöglicht, alle Befehlswörter ausschließlich die notwendige und hinreichende Länge haben und trotzdem dem Erfordernis der vielfachen Variationsmöglichkeiten genügen.

Diese Aufgabe wird bei der Digital-Datenverarbeitungs-Anlage gemäß dem Oberbegriff von Anspruch 1 bzw. seinen Teilmerkmalen in Verbindung mit den Teilmerkmalen des kennzeichnenden Teils von Anspruch 1 gelöst Weiterbildungen der Erfindung sind Gegenstände der Unteransprüche; es stellen dar:

F i g. 1: Formate und Aufteilungen von Befehlsworten

a) für Mikrobefehle gemäß einem Ausführungsbeispiel der Erfindung,

b) für Mikrobefehle bei üblicher Technik,

c) Zusammensetzung der Makrobefehle

F i g. 2: Das Prinzip-Schaltbild der Mikroprogrammsteuerung

F i g. 3: Das Prinzip-Schaltbild der elektronischen Digital-Verarbeitungs-Anlage

Fig.4: Detail-31ockschaltbilder des Rechnerkerns einschließlich Speicher-Gruppe

a) der Zwischenspeicher-Gruppe

b) der Ein-/Ausgabe- und Speicher-Gruppe,
cj der Rechenlogik- und Akkumulator-Einheit

F i g. 5: Detail-Blockschaltbilder der Steuerung

a) die Zeitzentralen als Generatoren für Folgen von Taktsignalen,

b) das zum Leitwerk des Rechners gehörende Dekodierwerk,

c) die eine Untergruppe des Dekodierwerks bildende Adreß-Erzeugung

F i g. 6: Funktionssignale

In F i g. 1 a) ist das Mikrobefehlswort 1 mit zwölf Stellen 2° bis 2" wiedergegeben, die in Gruppen 2 bis 5 zusammengefaßt sind, wobei die Gruppe 2 die Stellen 2° bis 2³, die Gruppe 3 die Stelle 2⁴, die Gruppe 4 die Stellen 2⁵ bis 2^r und die Gruppe 5 die Stellen 2⁸ bis 2" umfassen. Diese vier Gruppen 2 bis 5 werden je nach der Bedeutung des Mikrobefehlsworts als Datenwort, als Adreßteil oder als Operationsteil verwendet Dementsprechend werden die zu den Stellen des Befehlsworts gehörenden Ausgangsleitungen des zum Unterspeicherwerk gehörenden Mikroprogrammspeichers je nach dem Operationsteil, d. h. genauer der Gruppe 5 des Befehlsworts dem Akkumulator und/oder einer Zwischenspeicher-Gruppe und/oder der Adressierungs-Einheit des Unterspeicherwerks und/oder einem Dekodierwerk verbunden.

Diese unterschiedliche Aufteilung des Mikrobefehlsworts bzw. der den Stellen zugeordneten Ausgangsleitungen des Mikroprogrammspeichers ist in F i g. 1 a) wiedergegeben durch die Balkenfelder 6 und 7 für Transport- und Verknüpfungs-Befehle und die Balkenfelder 8 und 9 für Sprungbefehle, wobei bei dem letzteren, der einen Rücksprungbefehl wiedergibt, die Adresse entfallen kann. Die beiden Befehlsgruppen 6 und 7 bzw. 8 und 9 unterscheiden sich durch den Inhalt der höchsten Stellen 10 bzw. 11 mit einer »0« bzw. 12 und 13 mit einem »L«. Auf diese Weise ergeben sich bei einer einheitlichen Länge des Befehlsworts drei Arten von Mikrobefehlen mit unterschiedlichen Funktionen. In einem besonders zweckmäßigen Fall wird dabei die erste Art mit Daten in der Gruppe 2 für Konstanten-Operationen, die zweite Art mit einer Adresse in den Gruppen 2 und 3 für Registerspeicher und Ein-/Ausgabe-Operationen und die dritte Art mit einem Operationsteil ausschließlich in der Gruppe 5 für Sprungoperationen verwendet

Das vorstehend beschriebene Prinzip der Verschachtelung von Teilen des Mikrobefehlsworts vermittelt den besonderen Vorteil einer außergewöhnlich kleinen Redundanz der Mikrobefehls-Speicherorganisation. Die Redundanz, der Anteil an nicht verwerteten Stellen des Mikrobefehlsworts, ist bekanntlich vor allem aus dem Grund möglichst niedrig anzustreben, weil nur so ein minimaler Aufwand an Speicherstellen und damit verbunden auch an zugehörigen Leitungen erzielbar ist Wenn man berücksichtigt, daß es acht Befehle vom ersten Typ mit einem Anteil von nicht genutzten Stellen des Befehlsworts in Höhe von 8,33%, 56 Befehle vom zweiten Typ und sieben Befehle vom dritten Typ gibt, bei welch beiden die Redundanz »0« ist, sowie einen Befehl vom vierten Typ gibt mit einer Redundanz von 66,7%, dann erkennt man, daß bei der dem Gegenstand des Patentanspruchs 1 zugrundeliegenden mehrfachen Verschachtelung des Mikrobefehls worts eine Redundanz von insgesamt von nur ca. 2% in Kauf genommen werden muß.

Vergleicht man damit die Verhältnisse bei einem Mikrobefehlswert 21 der F i g. 1 b), daß auf der gleichen Kombination von Daten-, Adreß- und Operationsstellen aufgebaut ist und somit 20 Stellen 2° bis 2¹⁹ enthalten muß, dann erkennt man deutlich, daß im Falle der Konstanten-Operation mit dem Befehlswort 22 lediglich das Datenfeld 23 und die Operationsteil-Felder 24, 25 und 26 besetzt, dagegen das Adreßfeld 27 und das überhaupt nicht nutzbare Feld 28 nicht ausgewertet werden. Ähnlich ist es im Falle einer Registeroperation mit dem Befehlswort 29, dessen Adreßteil 30 und dessen Operationsteile 31,32 und 33 genutzt, dessen Datenfeld 34 und Adreß-Restfeld 35 jedoch nicht genutzt werden. Im Falle des Sprungbefehls 36 ist zwar der Adreßteil 37 voll genutzt, von den Operationsteilen sind aber nur diejenigen 38 und 39 genutzt, während das Datenfeld 40 und das zu dem dritten Operationsteil gehörenden Feld 41 nicht verwertet werden. Das Befehlswort 42 des Rücksprungbefehls wird zwar nur in seinem Operationsteilen 43 und 44 also noch weniger genutzt, da es aber unter Umständen nur einmal vorkommt, fällt diese hohe Redundanz nicht sehr stark ins Gewicht. Bei insgesamt 64 Befehlen der ersten Art mit neun nicht genutzten Stellen, 64 Befehlen mit acht nicht genutzten Stellen, acht BefeMen mit acht nicht genutzten und einem Befehl mit sechzehn genutzten Stellen muß somit eine Redundanz von 40%, d. h. ein um 66,7% zu aufwendiger Mikroprogrammspeicher in Kauf genommen werden.

Lediglich der Vollständigkeit halber sei anhand der

F i g. 1 erwähnt, daß bei der Erfindung nach dem Anspruch 1 der Makrobefehl aus mehreren Worten zusammengesetzt sein soll, wobei der Operationsteil (Makro) ein oder zwei Worte und der Operandenteil zwei bis sechs oder acht Worte enthalten kann, von denen wiederum jeweils drei beispielsweise zu größeren Adressen zusammengefaßt sein können. Es ist entsprechend dem Schema 61 der F i g. 1 c) der Makrobefehl »addiere den Inhalt der Feldadresse A zu der Feldadresse B und transportiere das Ergebnis nach Feldadresse A« mit Operationscode »2« und mnemotechnischer Bezeichnung »ADD« aus drei Worten zusammengesetzt. Das Befehlswort 63 mit der mnemotechnischen Bezeichnung »SGT« und dem Operationscode »E« ist aus fünf Worten zusammengesetzt, nämlich innerhalb des Operationsteils aus dem Wort »K« für den Kanal, d. h. die Auswahl des Ein-/Ausgabegeräts und dem aus drei Worten zusammengesetzten Steuerwort »S« bis »S 3«. In ähnlicher Weise lassen sich die Beispiele für den Befehl 64 »Ein-/Ausgabe-Steuerung« mit der mnemotechnischen Bezeichnung »EAS« und dem Operationscode »D« und den Befehl 65 »Index-Befehl« mit der mnemotechnischen Bezeichnung »IND« dem Operationscode »B« und der Index-Adresse »IA« deuten. Das Beispiel für den Befehl 66 »Index-Register laden« mit der mnemotechnischen Bezeichnung »ILD« und dem Operationscode »FD« soll die Verwendung des Operationsteils mit zwei Worten zeigen. Die in F i g. 1 c) wiedergegebenen Beispiele von Makrobefehlen gelten insbesondere für solche Ausführungsformen der Erfindung, bei denen die Speicheradresse die dreifache Länge eines Datenworts oder einer Feldadresse und der Datenbereich die doppelte Länge derselben besitzt.

In F i g. 2 ist der zum Unterspeicherwerk gehörende Mikroprogrammspeicher 101 (MIPSP) mit zwölf Ausgangen über die Ausgangsleitungen 102 bis 113 mit den ebenfalls zwölf Stellen des Pufferspeichers 114 verbunden. Die Ausgänge des Pufferspeichers 114 sind dabei — entsprechend der Aufteilung des Mikrobefehlsworts 1 in F i g. i a) in die Gruppen 2 bis 5 — in die Gruppen 115 bis 118 aufgeteilt Die zu der Gruppe 115 gehörenden Ausgänge des Pufferspeichers 114 werden entweder über die Leitungen 119 mit den Eingängen des Akkumulators oder über die Leitungen 120 mit den Adreß-Eingängen einer Zwischenspeicher-Gruppe oder über die Leitungen 121 und 122 mit einer entsprechenden Anzahl von Eingängen eines als Weiche verwendeten Vierfachzwei-bit-Datenselektors 123 verbunden. Die Leitung 116 führt über die Leitung 124 zu einem Adreß-Eingang des Unterspeicherwerks oder über die Leitungen 125 sowohl über die Leitung 126 zu einem weiteren Eingang des Vierfach-zwei-bit-Datenselektors 123 als auch über die Leitung 127 zu entsprechenden Eingängen einer Dekodierungs-Baugruppe. Die Leitungen 117 führen über die Leitung 128 entweder über die Leitung 129 zu weiteren Eingängen des Vierfach-zwei-bit-Datenselektors 123 oder über die Leitung 130 zu einer Dekodierungs-Baugruppe.

Die Leitung 118 schließlich, die von den Ausgängen der immer zu einem Operationsteil gehörenden Stellen des Pufferspeichers 114 gehören, sind über die Leitung 131 und die Leitung 132 einerseits mit der Baugruppe 133 für die Steuerung der Sprungtechnik und andererseits über die Leitung 134 mit Eingängen einer Dekodierungs-Baugruppe verbunden. Durch die Funktionssignale A, B, C, 135 (vergL auch mit F i g. 6), sowie UE 136 (Rücklauf der Rechenlogik-Einheit), sowie 137 (AKKU = 0) ausgelöst, liefert die Baugruppe 133 entsprechend der Zusammensetzung der Signale auf den Leitungen 132 — Stellen 8 bis 11 des Befehlsworts — Auswahl-Signale 138 für die Adressierung entweder in der unteren oder der oberen Hälfte einer Speichergruppe und Auswahl-Signale 139 für die Adressierung innerhalb des Mikroprogrammspeichers mit Adressen bis 1 k oder zwischen 1 k und 2 k. Außerdem werden aus den Taktsignalen A, B, C entsprechend dem Operationsteil über die Leitungen 140,141 und 142, Ladesignal, Taktsignal und Auswahlsignal abgeleitet.

Die bereits erwähnten Leitungen 122,126,129 führen zu der einen Gruppe von Eingängen 143, 144 und 145 des als Weiche arbeitenden Vierfach-zwei-bit-Datenselektors 123, während die andere Gruppe von Eingängen über die Leitungen 146, 147 und Ϊ48 mit den zugehörigen Ausgängen des Rücksprung-Registers 149 verbunden sind. Die Eingänge 150 des Rücksprung-Registers sind über die Leitung 151 mit den Ausgängen 152 des Adreßzähler-Puffers 153 verbunden, der über die Leitung 154 aus dem Vierfach-zwei-bit-Datenselektor mit den Adressen der Leitungen 122,126,129 geladen wird. Die Ausgänge des Adreßzählers und Puffers sind außerdem über die Leitungen 155,156 und — die ersten acht Bits auf den Stellen 0 bis 7 — über die Leitung 157 mit den Zeilen-Adreßeingängen 158 des Mikroprogrammspeichers 101 und über die Leitung 159 — drei Bits auf den Stellen 8 bis 10 — und dem Dekodierer 160, dessen acht Ausgänge 161 und die Leitungen 162 mit Spalten-Adreßeingängen 163 des Mikroprogrammspeichers 101 verbunden.

Im Falle einer Konstanten-Operation werden die auf den Stellen 0 bis 3 des Pufferspeichers 114 gelesenen Daten über die Leitungen 115 und 119 dem Akkumulator zugeleitet, während die Inhalte der Stellen 5 bis 11 des Pufferspeichers über die Leitungen 117,118 und die Leitungen 130,134 der Dekodierungs-Baugruppe zugeleitet werden, die entsprechend dem Bit-Muster weitere Funktionssignale für Transport- und Verknüpfungs- Befehle für die Rechenlogik und Akkumulator-Einheit, sowie die Speicher- und Ein-/Ausgabe-Gruppe ableitet Im Falle einer Register-Speicher- oder Ein-/Ausgabe-Operation werden die Inhalte der zu den Stellen 0 bis 4 des Pufferspeichers 114 gehörenden Stellen über die Leitungen 120 und 124 den Adreß-Eingängen 164 der Zwischenspeicher-Gruppe und die Inhalte der Stellen 5 bis 11 des Pufferspeichers 114 über die Leitungen 117, 118 bzw. die Leitungen 129,126 den Eingängen 144,145 des als Weiche dienenden Vierfach-zwei-bit-Datenselektors als Adresse zugeleitet. Im Falle einer Sprungoperation schließlich werden die Inhalte der Stellen C bis 7 des Pufferspeichers über die Leitungen i i5, ί 16 117 den Eingängen 143 bis 145 des Vierfach-zwei-bit-Datenselektors als Adresse und die Inhalte der Stellen ί bis 11 über die Leitungen 118 und 132 der Baugruppe für die Steuerungs-Sprungtechnik zugeleitet Dementsprechend werden bei einem Befehl der Gruppe Konstanten-Operationen entsprechend dem Operationscode — Stellen 5 bis 11 des Befehlsworts — die Datenin halte der Stellen 0 bis 3 dem Rechnerkern mit Speicher gruppe zugeleitet, bei einem Register-Speicher-Ein /Ausgabe-Befehl die Inhalte der Stellen 0 bis 4 al: Adresse den Adreß-Eingängen der Zwischenspeicher Gruppe gemäß der Vorschrift des Operationsteils de Stellen 5 bis 11 zugeleitet und schließlich gemäß den Befehlsinhalt der Stellen 8 bis 11 des Operationsteils dii Adressen in den Stellen 0 bis 7 des Vierfach-zwei-bit Datenselektors 123 und deren Inhalte über die Leituni 154 in den Adreß-Zähler und -Puffer 143 geladen, wöbe

also jeweils der Zählerstand, d. h. die Adresse des gerade abgearbeiteten Befehls des Mikroprogrammspeichers 101 abgelegt wird. Im Falle eines Sprungbefehls wird dann die im Adreß-Zähler und -Puffer 143 enthaltene Adresse in das Rücksprung-Register 149 übernommen, von wo sie im Falle eines Rücksprung-Befehls über den Vierfach-zwei-bit-Datenselektor 123 wieder in den Adreß-Zähler und -Puffer 143 geladen wird. In an sich bekannter Weise werden dabei, d. h. jeweils beim Erreichen einer Adresse des Mikroprogramms mittels der Funktionssignale die Speicher-Inhalte in den Pufferspeicher 114 — mit Hilfe des Funktionssignals »Takt« im Mikroprogrammspeicher — übernommen.

In F i g. 3, die das Prinzipschaltbild des Rechenwerks zusammen mit dem Hauptspeicherwerk zeigt, ist die gelegentlich als Registerbiock bezeichnete Zwischenspeicher-Gruppe 201 mit ihren Adreß-Eingängen 202 über den Zähler 203 mit den auf den vom Mikroprogrammspeicher und seinen zugehörigen Baugruppen (Fig.2) kommenden Leitungen 204 ankommenden Signalen beaufschlagt. Die Inhalte der über die Adreß-Eingänge 202 adressierten Speicherstellen der Zwischenspeicher-Gruppen 201 werden über die Ausgänge 205 ausgelesen und über die Leitungen 206 geladen. Die Ausgänge 205 sind dabei über die Leitungen 206 und einerseits 207 entweder über die Leitungen 208 mit einem Adreßregister 209 für die Ein-/Ausgabe-Gruppe 210 oder über die Leitung 211 mit der Sammelleitung 212 verbunden und andererseits über die Leitung 213 entweder über die Leitung 214 mit dem Adreßregister 215 oder über die Leitung 216 mit dem Vier-bit-Volladdierer 217. Der Ausgang des Vier-bit-Volladierers 217 führt über das als Flip-Flop ausgebildete Schnellregister 218 und die Leitung 219 zu dem einen Eingang 220 des als Weiche dienenden Vierfach-zwei-bit-Datenselektors 221, dessen andere Eingänge 222 über die Leitung 223 von Signalen auf der Sammelleitung 224 beaufschlagt werden. Die Ausgänge 225 des Adreßregisters 209 führen über die Leitungen 226 zu den Adreß-Eingängen 227 der Ein-/Ausgabe-Gruppe 210, deren Daten-Ausgänge 228 über die Leitung 229 mit der Signalleitung 221 und deren Daten-Eingänge 230 über die Leitung 231 mit der Sammelleitung 224 verbunden sind. Die Ein-/ Ausgabe-Gruppe 210 besitzt zusätzliche Ausgänge 232, die über die Leitungen 233 mit Daten-Eingängen von Ausgabe-Geräten, und zusätzlichen Daten-Eingänge 234, die über die Leitungen 235 mit Daten-Ausgängen von Eingabe-Geräten verbunden sind, worüber im einzelnen noch in Verbindung mit F i g. 4 b) zu sprechen sein wird.

In ähnlicher Weise wie die Ein-/Ausgabe-Gruppe 210 wird die Speicher-Gruppe 236 an ihren Adreß-Eingängen 237 über die Leitungen 238 von den Ausgängen 239 des Adreß-Registers 215 beaufschlagt; die Daten-Ausgänge 240 der Speicher-Gruppe 236 sind Ober die Leitungen 241 mit der Signalleitung 212 und die Daten-Eingänge 242 über die Leitungen 243 mit der Signalleitung 224 verbunden.

An die Sammelleitung 212 sind über die Leitungen 244 und die Leitungen 245 einerseits die Daten-Eingänge 246 der Weiche 247 und andererseits über die Leitungen 248 die Daten-Eingänge 249 des Puffer-Registers

250 angeschlossen, wobei die zweiten Daten-Eingänge

251 der Weiche 247 über die Leitungen 252,253 und 254, sowie die Leitungen 255 mit den zu den Stellen 0 bis 3 des Befehlsworts gehörenden Signalen des Mikroprogrammspeichers und seiner zugehörigen Baugruppen beaufschlagt werden. Die Ausgänge 256 der Weiche 247 sind mit den Eingängen 257 des Akkumulators 258 verbunden, dessen Daten-Ausgänge 259 über die Leitungen 260 zu der Sammelleitung 224 führen. Die Daten-Ausgänge 261 des Puffer-Registers 250 liegen über die Leitungen 262 an den einen Daten-Eingängen 263 der Rechenlogik-Einheit 264, deren andere Eingänge 265 über die Leitung 266 von Daten-Signalen der Sammelleitung 224 beaufschlagt werden. Die Daten-Ausgänge 267 der Rechenlogik-Einheit sind über die Leitungen 268 an die Sammelleitung 212 angeschlossen. Zu der Rechenlogik-Einheit gehört das Rücklaufregister 269, das an sich bekannterweise mit dieser zusammenarbeitet.
Wie bereis oben in Verbindung mit F i g. 2 erwähnt, werden die Signale der Stellen 5 bis 11 des Befehlsworts außer — wie im Falle eines Sprungbefehls — zur Adressierung bzw. als Operationsteil auch, nämlich im Falle der Transport- und Verknüpfungsbefehle gemeinsam als Operationsteil ausgewertet. Zu diesem Zweck sind die zugehörigen Ausgangsleitungen des Pufferspeichers in F i g. 2 in F i g. 3 durch die Leitungsenden 270 und 271 bezeichnet, die gruppenweise an die Eingänge 272, 273 der Dekodierungs-Baugruppe 274 angeschlossen. Die Dekodierungs-Baugruppe 274 leitet aus den an ihren Eingängen 272 und 273 anliegenden Signalen bzw. dem daraus gebildeten Bit-Muster Funktionssignale entsprechend der Bedeutung des betreffenden Befehlsworts ab. Dabei sind bei jedem der Operationscodes gemäß dem Operationsteil mit den Stellen 8 bis 10 (die Stelle 11 hat bei allen Transport- und Verknüpfungs-Befehlen den Inhalt 0) beispielsweise die Funktionen

SPA abspeichern des AKKU-Inhalts

LDA laden des AKKUs

ADD binäre Addition

ADU binäre Addition mit Übertrag

UND logisch - UND

EXO exklusiv ODER

mehrere der durch den weiteren Operations- bzw. Steuerteil der Stellen 5 bis 7 des Befehlsworts definierten Steuerfunktionen

KO Konstanten-Operation

REG Register-Operation

SR Speicher-Operation, Adresse unverändert

SR +1 Speicher-Operation, Adresse +1

SR — 1 Speicher-Operation, Adresse — 1

EA Ein-/Ausgabe-Operation

möglich. An den Ausgängen der Dekodier-Baugruppe 274 treten die Funktionssigr.ale

logisch UND
exklusiv ODER
Addition
Übertrag addiert

auf, sowie Signale, die zu Speicher-Befehlen oder Ein-/ Ausgabe-Befehlen, Register-Befehlen und Konstanten-Operationen gehören, sowie Signale für Kombinationen der Funktionen

abspeichern des AKKU-Inhalts
es laden des AKKUs und
binare Addition

mit einer der Steuer-Kennzeichnungen

9 10

Konstante am Ausgang 267 der Rechenlogik-Einheit 264 abgenom-

Register men und über die Leitungen 268,244,245 und die Sam-

Speicher melleitung 212, sowie die Weiche 247 und die Verbin-

Ein-/Ausgabe. dungsleitung 256 im Akkumulator 256 abgespeichert.

5 Wenn die Inhalte von zwei Speicherzellen miteinander

Die zu diesen Gruppen gehörenden Leitungs-Grup- verknüpft werden sollen, dann ist es mit der im Prinzip

pen sind in F i g. 3 mit 275,276,277 bezeichnet. in F i g. 3 wiedergegebenen Einrichtung derart in einfa-

Im Falle des Beispiels »LDAREG« werden auf den eher Weise möglich, indem die Adressen der betreffen-

Leitungen der Gruppe 204 Signale entsprechend derje- den Zellen der Speicher-Gruppe 236 fortlaufend, d. h.

nigen Adresse über den Zähler 203 auf den Eingang 202 io um eins erhöht oder erniedrigt gewählt werden, so daß

der Zwischenspeicher-Gruppe 201 geleitet, deren Da- in diesem Falle die Inhalte des Adreßregisters 215 bzw.

teninhalt über die Ausgänge 205 und die Leitungen 206, seiner Abschnitte durch den Vier-bit-Volladdierer 217,

207,211 auf die Signalleitung 212 und von da über die auf dessen Eingangs-' -tuung 216 die zugehörigen Si-

Leitungen 244, 245 auf einen Eingang 246 der Weiche gnale ja gleichzeitig ankommen und das Schnellregister

247 und von deren Ausgang 256 auf den Eingang 257 des 15 218 auf den als Weiche dienenden Vierfach-zwei-bit-

Akkumulators 258 geleitet. Dabei wird also der Akku- Datenselektor 221 und von hier über die Leitung 206 —

mulator mit dem Inhalt der adressierten Zellen der Zwi- aber nunmehr um eins erhöht bzw. um eins erniedrigt —

schenspeicher-Gruppe geladen. Umgekehrt werden bei in die Zelle mit der Adresse RX der Zwischenspeicher-

dem Befehl SPAREG durch die zugehörigen Funktions- Gruppe 201 zurückgeschrieben und dann wieder ausge-

signale im Leitungszuge liegende Verknüpfungsglieder 20 lesen und in dem Adreßregister 215 abgespeichert wird,

so aufgetaktet, daß das am Ausgang 259 des Akkumula- Auf diese Art können, wie man ohne weiteres erkennt,

tors 258 liegende Signal über die Leitung 260, die Sam- sehr leicht die Inhalte von hintereinanderliegenden ZeI-

melleitung 224, die Leitung 223, dem Eingang 222, der len miteinander verknüpft werden. Dabei ist lediglich zu

Weiche 221 und von da über die Leitung 206 auf diejeni- beachten, daß die Adreßteile, fails die im Adreßregister

gen Zellen der Zwischenspeicher-Gruppe 201 abgespei- 25 215 gespeicherte Adresse aus den Inhalten meHrtrei

chert werden können, deren Adresse über die Leitungs- Zellen der Zwischenspeicher-Gruppe 201 zusammenge-

gruppe 204, den Zähler 203 und die Eingangs-Leitung setzt ist in ausreichend voneinander entfernten Ab-

202 durch entsprechende Signale des Makrobefehls- schnitten der Speicher-Gruppe 236 untergebracht sind,

worts bzw. der zugehörigen Zellen des Pufferspeichers d. h. daß beispielsweise die Teile der Adresse um eine

114 in F ig. 2 eingestellt wird. 30 Blocklänge verschieden sind.

Bei Speicher- und unter Umständen bei Ein-/Ausga- Ähnliche Abläufe wie die beschriebenen, gelten auch be-Befehlen wird die Adresse z. B. der zu lesenden Spei- für Operationen mit der Ein-/Ausgabe-Gruppe 210, Iecherzellen im Adreßregister 215 abgelegt, in dem der diglich mit dem Unterschied, daß diese Gruppe in der Inhalt der durch den Adreßteil des Befehlsworts ange- Regel eine kleinere Adresse aufweisen dürfte, deren sprochenen Zellen der Zwischenspeicher-Gruppe 201 35 Länge der Zahl der Kanäle entspricht, die an die Leitunüber die Leitung 206 in diesem Adreßregister geladen gen 233 mit Dateneingängen von Ausgabe-Geräten und wird. Die Adreß-Erzeugung kann dabei in mehreren die Leitungen 235 mit Datenausgängen von Eingabe-Schritten erfolgen, z. B. wenn die Adresse 12 bit lang ist Geräten verbunden sind. Anhand der vorstehenden Be- und die Länge der in der Zwischenspeicher-Gruppe 201 Schreibung von Operationen lassen sich auch ohne weidurch die Adresse am Eingang 202 ausgewählten Worte 40 teres alle anderen möglichen Operationen erkennen 4 bit umfaßt, in drei Schritten nacheinander, wobei drei und verstehen, wie beispielsweise der Datenfluß über Befehle vor dem eigentlichen Ausführungs-Befehl abzu- die Leitungen 254,253 und 252 bei Konstanten-Operaarbeiten sind, nämlich zuerst die Abspeicherung des In- tionen oder die anderen logischen Verknüpfungs-Opehalts der unter der Adresse RX der Zwischenspeicher- rationen.

Gruppe 201 angesprochenen Zelle, dann der Zähler mit 45 Die Interpretation der Makrobefehle läßt sich bei

einer um eins erhöhten Adresse RX +1 und schließlich dem Ausführungsbeispiel der F i g. 3 in folgender Weise

der Inhalt der Zelle mit der um zwei erhöhten Adresse durchführen:

RX + 2. Wenn also der Inhalt einer bestimmten Zelle Im Mikroprogrammspeicher ist u. a. eine Routine der Speichergruppe 236 durch den Befehl ADDSR zu »Makrobefehl lesen« abgespeichert, die aus einer grödem Inhalt des Akkumulators 258 addiert werden soll, 50 ßeren Zahl von Einzel-Mikrobefehlen zusammengedöiiii wird zunächst die Adresse der zu lesenden Zelle setzt ist Unter diesen Einzelbefehlen befindet sich auch der Speichergruppe 236 im Adreßregister 215 abgelegt eine Teilroutine, zu deren der Inhalt derjenigen Zelle indem sie entweder ganz oder teilweise, also auch z. B. der Zwischenspeicher-Gruppe gelesen, d. h. in den Akin zwei Schritten, aus einer entsprechenden Zahl von kumulator abgespeichert wird, die gemäß einer behintereinanderiiegenden Zellen der Zwischenspeicher- 55 stimmten Vereinbarung grundsätzlich oder bestimmten Gruppe 201 mit der Anfangsadresse RX und dem Bedingungen die Makroprogramm-Adresse enthält Im Adreßeingang 237 der Speicher-Gruppe 236 zugeleitet ersten Feld des unter dieser Adresse — im Abschnitt der wird, dann werden durch die zugehörigen Funktionssi- Speichergruppe 236 für Makroprogramm — abgestellgnale die Inhalte der so adressierten Zellen der Spei- ten Makro-Befehlsworts ist der Operationsteil enthalcher-Gruppe 236 über die Leitung 241, die Sammellei- 50 ten. Bei der erwähnten Teilroutine wird zunächst der im tung 212 und die Leitungen 244,248 in das Puffer-Regi- ersten Feld des Makrobefehlsworts stehende Inhalt ster 250 geladen und schließlich wird der Inhalt des d.h. also der Operationscode, in eine gemäß einer weite-Puffer-Registers über dessen Eingang 261, die Leitung ren Vereinbarung oder programmtechnischen Festle-262 und den Eingang 263 der Rechenlogik-Einheit mit gung gegebenenfalls hierfür dauernd reservierte Zelle der aus dem Akkumulator 258 über die Leitung 260, die 65 der Zwischenspeicher-Gruppe 201 abgelegt; dies-erSammelleitung 264, die Leitung 266 und den anderen folgt in an sich bereits beschriebener Weise durch La-Eingang 265 der Rechenlogik-Einheit in dieser durch den des Akkumulators und Speichern des AKKU-Ineine binäre Addition verknüpft Das Ergebnis wird dann halts in die betreffende Registerzelle, letzteres also

durch einen Registerbefehl der Zwischenspeicher-Gruppe. Zur Interpretation des Makrobefehls wird dann an einer späteren Stelle der Routine »Makrobefehl lesen« der Inhalt der für den Operationscode reservierten Zelle der Zwischenspeicher-Gruppe in den Akkumulator gelesen, so daß, wenn der Makrobefehl beispielsweise lautet »addieren des Inhalts von Feld B vorzeichengerecht auf den Inhalt von Feld A« und dieser Makrobefehl den Operationscode 2 hat, im Akkumulator dann der Operationscode 2 steht. Durch Addieren der Konstante 14 zum Inhalt des Akkumulators wird der Inhalt des Akkumulators 0. In diesem Fall ist dann der nachfolgende Mikrobefehl SAN, d.h. »Sprung wenn AKKU = 0«, mit derjenigen Sprungadresse verbunden, auf der die Befehlsroutine »addieren« im Mikroprogrammspeicher abgelegt ist. Vor der Teiiroutine, innerhalb der der Operationsteil als Addier-, Subtrahier- oder anderer Befehl interpretiert wird, sind in der Routine »Makrobefehl lesen« andere Teilroutinen abgewickelt, bei denen das Makrobefehlswort hinsichtlich seines Aufbaus aus einer oder mehreren Feldadressen, Längenangaben, Adressen für Kanal oder Steuerung usw. enthalten sind und diese Wort-Bestandteile des Makrobefehls in vereinbarungsgemäß festgelegten Zellen der Zwischenspeicher-Gruppe abgelegt werden.

Die einzelnen Mikrobefehlsroutinen können auf diese Weise — unabhängig von den Adressen der angesprochenen Zellen der Speicher-Gruppe 236 oder der Ein-/ Ausgabe-Gruppe 210 — immer in gleicher Weise, d. h.

geschrieben oder aus einem dieser beiden Registerblökke 301, 302 über die Ausgangsleitungen 325, 326, 327 gelesen. Die Wahl zwischen den beiden Speicherblökken 301, 302 wird dabei durch den Betriebszustand des Flip-Flop-Bauelements 312 entschieden, d. h. je nachdem, ob die Leitung 314 oder die Leitung 313 das freigebende Steuersignal führt. Das t»uf der Leitung 311 ankommende Signal und die zu ihm gehörende Stelle des Mikrobefehlsworts bewirken also eine Adreß-Erweite-

10 rung.

Die Weiche 321 wird durch das Funktionssignal SELT »Umschaltung des Registerblock-Eingangs« auf der Steuerleitung 328 von dem auf der vom Akkumulator (vgl. Fig.3) kommenden Eingangsleitung 329 auf die vom Vierfach-Flip-Flop-Bauelement 320 kommende Eingangsleitung 331 umgeschaltet und umgekehrt. Dabei wird also einer der beiden Speicherblöcke 301, 302 mit einer Information entweder von der Eingangsleitung 329 oder von der Eingangsleitung 331 geladen. Im letzteren Falle ist die Information, also auf der Eingangsleitung 331, gleich der aus dem betreffenden Speicherblock 301 oder 302 über die Leitungen 325, 326 oder 327, sowie die Leitungen 332, 333, 334 ausgelesenen Information, jedoch durch den Vier-bit-Volladdierer 335 um eins erhöht oder erniedrigt oder gleich und vom Ausgang 336 des Vier-bit-Volladdierers 335 über die Leitung 337 auf den Eingang 338 des mit gleicher Stellenzahl aufgebauten Vierfach-Ffi^Flop-Bauelements 330 weitergeleitet. Dabei wird durdh das Signal

mit einem entsprechend verminderten Aufwand an Mi- 30 auf der Leitung 339 entsprechend dem Inhalt der Stelle krobefehlen bzw. Mikrobefehls-Adressen durchgeführt 6 des Mikrobefehlsworts einerseits und durch das Auswerden. Wenn man also von einem derart fortschrittli- gangssignal 340 des Flip-Flop-Bauelements 341 bechen Betrieb ausgeht und somit sowohl Daten, als auch stimmt, ob die Veränderung der Information auf der Adressen einer Zwischenspeicher-Gruppe, als auch Leitung 334 zum Ausgang 336 hin stellenweise um eins Adressen einer Speicher-Gruppe und von Ein-/Ausga- 35 erhöht, erniedrigt oder dieser gleich ist. Das Ausgangssibegeräten und schließlich die Dateninhalte der Zellen gnal 340 des Flip-Flop-Bauelements 341, das zwei Informations-Eingänge und einen Takt- Eingang besitzt, wird

an den Setz- bzw. Rücksetz-Eingängen 342, 343 durch die Funktionssignale TUE »Übertrag dazuaddiert« bzw. TSUE »Übertrag Flip-Flop der Adreß-Arithmetik setzen« so geschaltet bzw. getaktet, daß das Ausgangssignal 340 zusammen mit dem Signal auf der Leitung 339 die beschriebene unterschiedliche Wirkung des Vierbit-Volladierers 335 hervorruft. Die Taktung erfolgt dabei sowohl bei dem Vierfach-Flip-Flop-Bauelement 330, als auch bei dem Flip-Flop-Bauelement 341 durch das Takt- und Funktionssignal TRU auf der Taktleitung 344. Die Informationen auf den von den Ausgängen der Speicherblöcke 301, 302 kommenden Leitungen 327,

mit diesen Adressen abwechselnd hintereinander und teilweise gleichzeitig verarbeiten will, dann zeigt sich der große Vorteil der Verschachtelung des Mikrobefehlsworts in besonderem Maße.

In F i g. 4 a) ist die Zwischenspeicher-Gruppe (201 in F i g. 3) aus zwei Speicherblöcken 301, 302, in diesem Ausführungs-Beispiel mit einer Kapazität von 16 χ 16 Worten ä 4 bit aufgebaut und wird durch die vom Puffer-Speicher (114 in Fig.2) des Mikroprogrammspeichers (101 in F i g. 2) über die Leitungen 303 ankommenden und zu den Stellen 0 bis 3 des Mikrobefehlsworts gehörenden Signale über die Leitung 304 der binäre Umkehrzähler 305 angesteuert, der an seinem Ausgang

über die Adreßleitungen 306,307 und 308 die Adreßein- 50 332, 333 werden über die Eingänge 345, 346, 347 der gänge 309, 310 dieser Speicherblöcke 301, 302 beauf- Vierfach-Flip-Flop-Bauelemente 348, 349, 350 in diese schlagt Die Umschaltung zwischen den Speicherblök- geladen, vor. v/o sie über die Ausgangsleitungen 351-, ken 301 und 302 erfolgt dabei durch das auf die Leitung 352,353, sowie die UND-Glieder 354,355,356 auf die zu 311 ankommende und zu der Stelle 4 des Befehlsworts den Adreß-Eingängen der Speichergruppe (236 in gehörende Signal über das Flip-Flop-Bauelement 312, 55 Fig.3) führende Sammelleitung 357 (SRADR) weiterdessen Ausgangssignal über die Leitungen 313 und 314 gegeben werden, wenn auf der zweiten Eingangsleitung jeweils ein Paar von UND-Gliedern 315,316 bzw. 317, der UND-Glieder 354,355, 356 ein diese öffnendes Si-318 beaufschlagen. Von den genannten Paaren von gnal anliegt Da die Speicherblöcke 301,302 jeweils an UND-GIiedern315,316bzw.317,3t8wird jeweils eines, ihrem Ausgang nur ein Wort abgeben, werden hinternämlich 315, 317 durch das auf der Steuerleitung 319 60 einander die Vierfach-Flip-Flop-Bauelemente 348, 349, ankommende Funktionssignal »schreiben in den Regi- 350 mit den auf den Eingängen 345, 346,347 anstehenden Informationen der Zellen mit den Adressen RX, RX +1 und RX — 1 stehenden Inhalte geladen, indem auf die Takteingänge 359,360,361 die Funktionssignale

Sleuerleitungen 319 oder 320 ankommenden Funktions- 65 TA 1, TA 2 und TA 3 gegeben werden, die, wie weiter signal wird also entweder die Information aus der Wei- unten noch erläutert werden wird, innerhalb des Zyklus - - - — - ■ — »Speicher-Adreß-Aufbereitung« in einem vorgegebe

nen zeitlichen Abstand einander folgen, wobei innerhalb

sterblock« und das andere 316, 318 durch das auf der Steuerleitung 320 ankommende Funktionssignal »lesen auf dem Registerblock« freigeben. Je nachdem auf den

ehe 321 über die Registerblock-Eingangsleitungen 322, 323. 324 in einen der beiden Speicherblöcke 301,

13 14

des zwischen ihnen liegenden Zeitintervalls jeweils ein- Punktionssignalen mit der Baugruppe 419 angedeutet mal der Inhalt einer ZeUe der Speicherblöcke 301,302 Die Interface-Baugruppe 404 gibt an die betreffenden gelesen und in eines ter Vierfach-Flip-Flop-Bauelemen- Ausgabe-Einheiten das Taktsignal UTEA »Übernahme te 348,349,350 geladen wird. In ähnlicher Weise wird Takt Ein-/Ausgabe-Einheiten« ab und erhält von dort das Vierfach-Flip-Flop-Bauelement 362 über die Lei- 5 das Startsignal STEA »Start Ehv/Ausgabe-Einheiten«. tung 363 aus einem der Speicherblöcke 301,302 geladen Die Informationsweiche 413 der Teilgruppe 402 für und die gespeicherte Information über die Ausgangslei- die Eingabe-Einheiten schaltet ihren Ausgang 414 durch tung 364, das UND-Glied 365, sowie die Leitung 366 die Funktionssignalgruppe UET »Übernahme Takt« — (EAADR) den Adreßeingängen der Ein-/Ausgabe- Funktionsleitung 420 — auf einen der drei Informations-Gruppe (210 in F i g. 3) zugeleitet Die aus einem der io Eingänge 421,422,423 um, von denen die beiden erstebeiden Speicherblöcke 301, 302 ausgelesene Informa- ren mit den Informations-Ausgängen 424,425 des Infortion wird außerdem noch über die Sammelleitung 367 mations-Puffers 426 verbunden sind. Der dritte Inforanderen in F i g. 4 a) nicht wiedergegebenen Baugrup- mations-Eingang 423 ist an den Ausgang 427 der Statuspen zugeführt Von einer dieser Baugruppen, nämlich Baugruppe 428 angeschlossen, durch die der Informadem Akkumulator 258 in F i g. 3, kommt die Sammellei- ts tions-Zustand der Eingabe-Geräte abgefragt wird. Die tung 368 zurück, deren Information jeweils komplemen- Informations-Eingänge 429, 430 des Informations-Puftär zu der Information auf der Leitung 367 ist fers 426 sind mit den Informations-Leitungen 431 und

In F i g. 4 a) ist weiterhin angedeutet, daß die auf den 432 verbunden, die beispielsweise an die Ausgänge einer weiteren Leitungen 369 und 370 ankommenden Infor- nicht gezeichneten alphanumerischen Tastatur angemationen der Stellen 5 bis 11 des Mikrobefehlsworts 20 schlossen sein können. Dabei können die Informationsiiber die Gruppenleitung 371, 372 der Dekodierungs- Eingänge so aufgeteilt sein, daß für Zehnertasten nur Baugruppe 373 zugeleitet werden und diese sowohl die der eine beispielsweise mit 4 bit Umfang und für Alpha-Funktionssignale UND, EXO, ADD, ADU in der Grup- tasten beide zusammen mit 8 bit Umfang, entsprechend pe 374, die Funktionssignale SPA, LAD, ADD in der der Zahl der jeweils verfügbaren Zeichen, eingeteilt Gruppe 375 und die Funktionssignale K, REG, SR, EA in 25 sind. Zu der 'ieilgruppe 402 Eingabe-Einheiten gehört der Gruppe 376, als auch die Funktionssignale STA auch die Fehlererkennungs-Baugruppe 433, sowie die (Start EA-Gruppe) auf der Leitung 377 und STSR Steuerungs-Baugruppe 434, deren Informations-Ein-(Start-Speicher) auf der Leitung 378 liefert Aus diesen gänge 435 über die Leitung 436 von der vom Akkumula-Funktionssignalen werden, wie ebenfalls weiter unten tor kommenden Sammelleitung 408 gespeist und deren noch zu erläutern sein wird, die weiteren Funktionssi- 30 Informations-Ausgänge 437 Steuerungs-Funktionssignale LOAD »laden der Registerblock-Adresse« am gnale abgeben.

Stelleingang 379 des binären Umkehrzählers 305 und Der Informations-Puffer 426, die Status-Baugruppe

das schon erwähnte Funktionssignal WE »schreiben in 428, die Fehlererkennungs-Baugruppe 433, sowie die

den Registerblock« am Takteingang 380 abgeleitet die Steuerungs-Baugruppe 434 werden die Taktleitungen

in bekannter Weise das Vorwärtszählen bzw. die Über- 35 438 durch Taktsignale Tf + E, Ti₀, Talpha. Tstat und

nähme der auf der Leitung 304 ankommenden Informa- Tste aufgetaktet die von der Kanal- und Selektor-Er-

tion bewirken. Diese Information wird außerdem über kennungs-Baugruppe 439 abgegeben werden, die ihrer-

die Übertragungs-Leitung 381 der zum Akkumulator seits über die Adreß-Eingänge 440 von der auf der

gehörenden Weiche (258,247 in F i g. 3) zugeführt Adreßleitung 416 ankommenden Signalen beaufschlagt

In Fig.4 b), in der die Ein-/Ausgabe-Gruppe (210 in 40 sind. Die Kanal- und Selektor-Erkennungs-Baugruppe

Fi £.y\ mit der Teilgruppe 401 für die Ausgabe-Einhei- 439 liefert außerdem an ihrem Takt-Ausgang 441 das

ten und der Teilgruppe 402 für die Eingabe-Einheiten, Signal UET, das oben erwähnt worden ist

sowie die Speichergruppe 403 in etwas weitergehender Zusammen mit den auf der Adreßleitung 416 ankom-

Auflösung wiedergegeben sind, sind die Interface-Bau- menden Signalen, die auch an den Adreß-Eingängen 442

gruppe 404 über deren Ausgangsleitung 405 und deren 45 der Adreß-Dekodierungs-Einheit 443 anliegen, kommen

Eingangsleitung 406 zwischen der zum Akkumulator entsprechende Signale auf den AdreDleitungen 444 und

(258 in Fig. 3) führenden Sammelleitung 407 und der 445 an, die zu den Adreß-Eingängen 446,447 der Adreß-

vom Akkumulator kommenden Sammelleitung 408 an- Dekodierungs-Einheit 443 gehören. Die Adreß-Deko-

geschlossen. Das gleiche gilt für die Informationsweiche dierungs-Einheit wertet 4 Bits der an Jen Adreß-Ein-

409 und deren Ausgangsleitung 410 bzw. den Schreib-/ 50 gangen 442, 446, 447 ankommenden Signale gesondert

Lese-Speicher 411 und dessen Eingangsleitung 412. Von aus, so daß die Adreß-Ausgangs-Gruppe 448 mit sech-

der Teilgruppe 402 für die Eingabe-Einheiten ist ent- zehn dekodierten Signalen neben der Adreß-Ausgangs-

sprechend die Informationsweiche 413 über deren Aus- Gruppe 449 mit den restlichen 6 bit entsteht Davon

gangsleitung 414 an die Sammelleitung 407 zum Akku- werden die letzteren zu der an sich üblichen Adressie-

mulator angeschlossen. 55 rung von Speicher-Bausteinen benutzt, von denen ins-

Die Interface-Baugruppe 404 der Teilgruppe 401 für gesamt acht in der Programmspeicher-Gruppe 450, wei-

die Ausgabe-Einheiten ist mit ihren Adreß-Eingängen tere sieben in der Programmspeicher-Gruppe 451 und

415 an die von einem Adreßregister (209 in F i g. 3) korn- einer in der Datenspeicher-Gruppe 452 eingebaut sind

mende Adreßleitung 416 und mit ihrem Ausgang 417 Durch die dekodierten Signale der Adreß-Eingangs

mit der Befehls-Dekodierungs-Baugruppe 418 verbun- 60 gruppe 448 werden die Speicher-Bausteine einzelr

den. Diese liefert Funktionssignale für die einzelnen adressiert.

Teileinheiten des nicht wiedergegebenen Schreibwerks, Die Informations-Eingänge 453 der Programmspei

wozu die Funktionssignale für die Alpha-Ausgabe, Ta- cher-Gruppe 450, 454, der Programmspeicher-Grupp«

bulations- und Leerschritt-Steuerung, Farbband-Um- 451 und 455, der Datenspeicher-Gruppe 452 sind an die

schaltung, Tastatursperre und direktes Ausschreiben, 65 Informations-Eingänge 456, 457, 458 der Informations

sowie Zeilenschaltung und Zeilenzähler gehören. Ent- weiche 409 angeschlossen, die ihre Ausgangsleitung 41(

sprechende Befehls-Dekodierungs-Baugruppen für an- entsprechend der Funktionssignal-Gruppe UET an ih

dere Ausgabe-Einheiten sind mit den dafür geeigneten ren Steuer-Eingang 459 schaltet. Die Funktion der In

formationsweiche ist außerdem über die Wahlleitung 460 mit Programmwahltasten verbunden, durch deren Betätigung der Ablauf von Programm-Abschnitten bestimmt wird.

Die Programmspeicher-Grupnen können an sich in beliebiger und an sich bekannter Weise aus Speicher-Bausteinen aufgebaut sein. Besonders zweckmäßig sind für diesen Fall solche, die unter der Bezeichnung PROM, d.h. Programmable read only memory, bzw. programmierbare Lesespeicher, im Handel sind, während im Falle des Datenspeichers, der ein Schreib-/Lese-Speicher sein muß, ähnliche Halbleiter-Speicher zu empfehlen sind, die die Bezeichnung RAM, d. h. Random access memory oder Schreib-/Lese-Speicher haben. Falls anstelle von solchen Halbleiter-Speicher-Bausteinen herkömmliche Kernspeicher-Gruppen Verwendung finden, sind diese in entsprechender Weise zu Gruppen zusammengefaßt und gruppenweise durch Adressen bzw. Gruppen-Wahlleitungen adressierbar.

In F i g. 4 c) ist die Rechenlogik- und Akkumulator-Einheit (247,250,258,264 und 269 in F i g. 3) ähnlich wie bei den anderen Gruppen der F i g. 4 a) und 4 b) mit mehr schaltungstechnischen Einzelheiten wiedergegeben. Der Akkumulator 501 ist sowohl mit seinem direkten Eingang 502, als auch mit seinem komplementären Eingang 503 an die in entsprechender Weise direkten bzw. komplementären signalführenden Sammelleitung 504 bzw. 505 angeschlossen. In gleicher Weise sind der direkte Ausgang 506 und der komplementäre Ausgang 507 an die direkte Signal- (508) und komplementäre Signal- (509) Sammelleitung über die Leitungen 510 bzw. 511 angeschlossen. Der direkte und der komplementäre Eingang 502, 503 sind durch das Negationsglied 512 überbrückt.

An die zum komplementären Eingang 503 des Akkumulators 501 führenden Leitungen 513 ist das als Weiche 514 wirkende Verknüpfungsglied »verdrahtetes ODER« angeschlossen, dessen einer Eingang 516 über die Leitung 517 mit der Information der ersten vier Stellen des Mikrobefehlsworts »MISPINF« und dessen zweiter Eingang 518 über das Entkopplungsglied 519 und die Leitung 520 durch das Taktsignal »TKON« beaufschlagt wird. Dies bedeutet, daß die Weiche 514 freigegeben und die Mikrospeicher-Information »0...3« dann auf den komplementären Eingang 503 des Akkumulators weitergeleitet wird, wenn das Taktsignal »TKON als Ergebnis der Dekodierung des Operationsteils der Stellen »5_. 11« für einen Konstanten-Befehl von der Dekodierungs-Baugruppe (274 in F i g. 3) abgegeben wird.

Die komplementäre Signal-Sammelleitung 505 liegt über die Verbindungsleitung 521 außerdem an einem Eingang 522 des Pufferregisters 523, dessen Ausgang 524 über die Leitung 525 mit dem einen Eingang 526 der Rechenlogik-Einheit »ALE« 527 liegt. Der andere Eingang 528 dieser Rechenlogik-Einheit 527 ist über die Zuführungsleitung 529 an die komplementäre Signal-Sammelleitung 509, die das komplementäre Ausgangssignal des Akkumulators 501 führt, angeschlossen. Das am Ausgang 520 der Rechenlogik-Einheit 527 auftretende Ergebnis-Signal wird über das Verknüpfungsglied 531 »verdrahtetes ODER« und die Leitung 532 auf die komplementi. e Signal-Sammelleitung aufgetaktet. Dies erfolgt durch das Taktsignal TADD an der Taktleitung 533, die zu dem anderen Eingang 534 des Verknüpfungsglieds 531 führt.

Dieses Taktsignal TADD gibt in Verbindung mit dem anderen Taktsignal T₊ an der zweiten Taktleitung 535 über das UND-Glied 536 und dessen Ergebnis-Signal am Ausgang 537 zusammen mit dem Taktsignal TAK-KU auf der Signalleitung 538 und das Verknüpfungsglied 539 und schließlich über den Takteingang 540 die bistabile Kippstufe (Flip-Flop-Bauelement) 541 frei, so daß das am Übertrag-Ausgang 542 gegebenenfalls auftretende Übertrag-Signal über die Leitung 543 an seinem Informations-Eingang 544 direkt und an seinem Informations-Eingang 547 und das UND-Glied 548 auf

to den Übertrag-Eingang 549 der Rechenlogik 527 übertragen wird. Das UND-Glied 548 wird durch das an dessen Eingang 550 über die Leitung 551 ankommende Taktsignal TUE freigetaktet, d. h. also, wenn die Dekodierungs-Baugruppe (274 in Fig.3) aus dem Operais tionsteil (Signale der Leitungsgruppen 270 und 27i in F i g. 3), d. h. bei einem Mikrobefehl »addieren mit Übertrag« das Taktsignal TUE abgibt.

Die eigentliche Funktion der Rechenlogik-Einheit 527, die, wie der Name ausdrücken soll, sowohl arithmetische, als auch logische Funktionen einschließt, nämlich addieren, addieren mit Übertrag, logisch UND und logisch EXKLUSIV ODER, wird über die Wahlleitungen 552 bis 555 durch Wahlsignale, die an den Wahleingängen 556 bis 559 ankommen, bestimmt Diese Signale entstehen durch Verknüpfung der Taktsignale T₊, Τχ, Τ und L an den Eingangsleitungen 560 bis 563 der Verknüpfungsgruppe 564. Die Erläuterungen weiterer Einzelheiten der Funktion der Rechenlogik-Einheit 527 erübrigen sich, da diese bereits zum allgemeinen Stand der Technik gehört und hierfür sogar vollständige integrierte Halbleiter-Bausteine zur Verfügung stehen (vergl. F i g. 7 und Erläuterungen hierzu).

Das Pufferregister 523 wird durch das Taktsignal TPU auf der Taktleitung 565 aktiviert, d. h. dabei wird die über die Verbindungsleitung 521 am einen Eingang 522 ankommende Signal in einem Pufferregister 523 gespeichert, wobei sie dann an dessen Ausgang 524 zur Übernahme in die Rechenlogik-Einheit 527 bereit steht. Bis auf die Taktleitungen und die Leitung 547 handelt es sich in F i g. 4 c) bei den dort ankommenden Leitungen um Informationsleitungen, die je nach dem Ausbau der Baugruppen zweckmäßigerweise vierfach oder achtfach und somit für die Übertragung für 4 bit- oder 8 bit-Informationen eingerichtet sind. Dementsprechend liegen an den vier Eingängen 566 des NAN D-Verknüpfungsglieds 567 vier Einzelinformationen an, die, wenn alle den Wert L oder 1 bzw. H = HIGH nach der neueren Sprachregelung haben, an dessen Ausgang 568 und der zugehörigen Leitung 569 ein Informations-Signal (1 bit) »AKKU = 0« auftreten lassen. Dieses Signal wird, wie bereits oben in Verbindung mit der Erläuterung der Sprungtechnik des Mikroprogrammspeichers erwähnt, bei Sprungbefehlen mit der Bedingung »AKKU = 0« benötigt.

In F i g. 5 sind, wie bereits erwähnt, Detail-Block-Schaltbilder der Steuerung, und zwar in F i g. 5 a) für den Taktgenerator oder gelegentlich Zeitzentrale genannt, in F i g. 5 b) für die Dekodierung und in F i g. 5 c) für die Adreß-Erzeugung wiedergegeben. In F i g. 5 a) sind die Zeitzentrale »Rechnerkern« 601 einerseits und die Zeitzentrale 602 »Mikroprogrammspeicher«, »Datenspeicher/Programmspeicher« 603 und »Ehv/Ausgabe-Gruppe« 604 andererseits über die Leitungen 605, 606, d. h. Start Mikroprogrammspeicher bzw. Start-

Steuerwerk bzw. die Übernahme-Taktleitungen 607, 608, d.h. Übernahme-Taktspeicher bzw. Übernahmetakt Ein-/Ausgabe verbunden. Außerdem werden die Zeitzentralen 603, 604 für Daten-ZProgrammspeicher

17 18

bzw. Ein-/Ausgabe-Gruppen über die Startleitungen benenfalls über weitere Entkopplungs- oder Verknüp-609, 610 vom Deködicrer 611 gestartet, der über die fungs-Glieder als Taktsignal für »Addition des Ober-Leitung 612 von der Zeitzentrale »Rechnerkern« 601 trags« verwendet und das Ausgangssignal des NAND-aus beaufschlagt wird. Die Zeitzentrale »Rechnerkern« Glieds 640 mit dem Funktionssignal INFUEEA/SR auf 601 besteht, wie die anderen Zeitzentralen «02 bis 604, 5 der Leitung 645, das schon im Zusammenhang mit aus Flip-Flop-Taktgeneratoren, die, wie noch anhand Fig.5 a) erwähnt ist, werden sowohl das Ausgangssivon F i g. 6 erläutert werden wird, in bestimmter Weise gnal des NAND-Glieds 640 über das UND-Glied 646 zu untereinander und mit anderen Signalen verknüpft wer- dem Taktsignal TPU »Überaahme-Takt in Puffer«, als den und somit Impulse verschiedener Dauer und ver- auch das Funktionssignal SPA auf der Leitung 647 und schiedener Anfangszeiten abgeben (A 1 bis A 3 und D 1 to das UND-Glied 648 zu dem Taktsignal TAKKU »Überbis D 3) auf den Ausgangsleitungen 613. Die Taktsignale nähme in AKKU« verknüpft

INFUEEA/SR »Obernahmetakt EhWAusgabe oder An den Ausgängen 649 des Zwei-2-bit-Dekodierers Speicher« auf der Taktleitung 614 und FEMSRA »Fer- 622 treten — bei entsprechend dem Mikrocode vereintigmeldung Speicher Adressen-Erzeugung« auf der barter und vorliegender Kombination der Signale von Taktleitung615 bestimmen ebenfalls die Art der Abga- is den Stellen »5 ... 7« des Mikrobefehlsworts — die be von Start- und Übernahme-Taktsignalen und deren Funktionssignale K, REG und EA auf, die also zu MikroVerarbeitung. Die Zeitzentrale 602 »Mikroprogramm« befehlen gehören, bei denen eine Konstante, der Inhalt liefert auf ihrer Ausgangsleitung 616 das Taktsignal einer Stelle der Zwischenspeicher-Gruppe bzw. die In-TMISPU »Mikrospeicher-Information« in das Mikro- formation eines Ein-/Ausgabe-Geräts verarbeitet wird. speicher-Pufferregister«, das also zu Beginn eines jeden 20 Entsprechend treten Funktionssignale an den Ausgän-Lesevorgangs von Mikrobefehlen auftritt Jede der gen 650 auf, die zu Speicherbefehlen gehören, und zwar Hauptbaugruppen hat so ihren eigenen Zyklus von je nachdem, ob die im Mikrobefehl angegebene Adresse Start-, Takt- und Übernahme-Signalen und veranlaßt unverändert oder um eins erhöht oder um eins erniedbei der funktionstechnisch nachfolgenden Hauptbau- rigt für das Lesen einer Zelle der Zwischenspeichergruppe die dieser zugeordnete Folge von Start-, Takt- 25 Gruppe verwendet wird. Da in allen drei Fällen eine und Übernahme-Signalen. Bezüglich weiterer Einzel- Speicher-Operation ausgelöst wird, werden diese drei heiten kann, da diese inzwischen zum ständigen Rüst- Funktionssignale an den Ausgängen 650 in dem Verzeug des Durchschnitts-Fachmanns gehören, auf das knüpfungs-Glied 625 zu dem Funktionssignal SR auf einschlägige Schrifttum verwiesen werden. dessen Ausgang 651 kombiniert und sowohl über die

In F i g. 5 b) sind die wesentlichen Baugruppen der 30 Leitung 652 dem Verknüpfungs-Netzwerk 623 zugeleibereits mehrfach erwähnten Dekodierungs-Baugruppe tet, als auch über die Leitung 653 anderen Baugruppen (z. B. 274 in F i g. 3) als zwei ZWEI-2-bit-Binär-Dekodie- zugeführt In entsprechender Weise wird auch das rer 621 und 622, das Verknüpfungs-Netzwerk 623, die Funktionssignal EA von der Leitung 654 über die Lei-Verknüpfungsglieder-Gruppe 624 und das Verknüp- tung 655 für andere Baugruppen abgezweigt
fungsglied 625 wiedergegeben. An den Eingängen 626 35 Außer durch die bereits erwähnten Funktionssignale bis 629 des Zwei-2-bit-Binär-Dekodierers 621 sind die der Gruppen LAD, SPA, ADD, und K, REG, EA, SR Leitungen 630 für die Signale der Stellen »8... 11« des wird das Verknüpfungs-Netzwerk 623 auch durch die Mikrobefehlsworts, d. h. des Operationsteils ange- Taktsignale A 1, A 2, A 3 und D 1, D 2, D 3 der Signalschlossen, an den Eingängen 631 bis 633 die Leitungen Gruppe 656 beaufschlagt Das Verknüpfungs-Netzwerk 634 für die Signale der Stellen »5.... 7«, also der zweiten 40 623 verknüpft nun, wie der Name ausdrücken soll, diese Gruppe des Mikrobefehlsworts. Der Eingang 645 des Funktionssignale untereinander und außerdem mit den 2 χ 2-bit-Dekodierers 622 ist mit dem Eingang 626 des Taktsignalen in vielfältiger Art so daß an seinen Ausanderen 2 χ 2-bit-Dekodierers 621 verbunden. Das auf gangs-Gruppen 657,658,659 und 660 die für die Verardiesem Eingang ankommende Signal der Stelle 11 be- beitung der Information zwischen und innerhalb der stimmt dabei definitionsgemäß, wenn es als »L« oder 45 Baugruppen gemäß den bereits beschriebenen Figuren »1« bzw. »H« (nach der neueren Festlegung) gegeben 3,4 a) und 4 c) erforderlichen kombinierten Funktionsist, die Sperrung dieser Dekodier-Baugruppe von und Taktsignalen zur Verfügung stehen. So umfaßt die F i g. 5 b), weil dann ein Sprungfeld, und nicht ein Trans- Ausgangs-Gruppe 657 Funktionssignale, die zu dem port- oder Verknüpfungsbefehl vorliegt Im anderen Teilzyklus »laden der Adressse« innerhalb der Zwi-Falle — Inhalt der Stelle »11« des Mikrobefehlsworts 50 schenspeicher-Gruppe (201) in F i g. 3) gehören und die »gleich Null« — treten die durch die Festlegung des Eingangs-Gruppe 658 Funktionssignale, die entweder Mikrobefehls-Codes bestimmten Funktionssignale mit das direkte Schreiben der Information in die adressierte ADU, ADD, EXO und UND entsprechend den vier Ar- Stelle der Zwischenspeicher-Gruppe oder das Lesen ten der logischen Verknüpfungsbefehle bzw. die Funk- aus ihr (WE bzw. ME) betreffen. Die Ausgangs-Gruppe tionssignale 647 LAD und SPA entsprechend den Trans- 55 659 umfaßt dagegen Funktionssignale für die Adreßport-Befehlen, sowie das gemeinsame Funktionssignal Aufbereitung, d. h. für das Laden der Bestandteile der ADD an den Ausgängen 638, 639 auf. Beispielsweise Adresse in das Adreßregister (215 in Fig.3) aus zwei sind die Inhalte der Stellen »8... 10« des Mikrobefehls- oder mehreren Stellen der Zwischenspeicher-Gruppe, worts für den Transportbefehl SPA »000«, während sie Dann schließen sich daran die Funktionssignale der für den logischen Mikrobefehl EXO »L 0 0« sein mögen. 60 vierten Ausgangsgruppe an, die die Übernahme der aus Diese Festlegung ist natürlich völlig willkürlich. dem Speicher gelesenen Information in den AKKU

Die Funktionssignale 636 werden in dem NAND- bzw. das Schreiben des AKKU-Inhalts in den Speicher

Glied 640 verknüpft, dessen Ausgang über das Nega- oder die Übernahme dieser Information in die Rechen-

tions-Glied 641 und die Funktions-Signalleitung 642 zu- logik-Einheit auftakten. Die beschriebene Auswahl von

sammen mit den Funktionssignalen LAD und SPA dem 65 kombinierten Funktionssignalen, für die mit den Kurz-

Verknüpfungs-Netzwerk 623 zugeführt werden. Das bezeichnungen 661 in F i g. 5 b) auch die Zugehörigkeit

Funktionssignal ADU auf der Ausgangsleitung 642 der in den Ausgangsgruppen 657 bis 660 enthaltenen

wird, wie durch die Taktleitung 644 angedeutet ist, gege- Funktions- und Takt-Signale zu den Mikrospeicher-Be-

I 19 20

< ί fehlen bzw. den entsprechenden Kombinationen aus tions-Signal EA und SR den Leitungen 698 zu den Start-■fs Transport-Funktionen (SPA, LAD), Verarbeitungs- Funktions-Signalen STEA und STSR auf den Leitungen fs Funktionen (ADD) und Register- bzw. Speicherzellen 699 verarbeitet Diese wiederum sind hinsichdich ihrer |ί (K, REG, EA, SR) angegeben ist, vermittelt eiae deutli- weiteren Verwendung in F i g. 5 mit 609 und 610 er-Pf ehe Vorstellung davon, in welcher Vielfalt und gleichzei- 5 wähnt

J^ tig Zweckmäßigkeit die Verschachtelung der Stellen- Die iin Zusammenhang mit Fig.5c) beschriebene κ Gruppen des Mikrobefehlsworts und die Verarbeitung Adreß-Erzeugung, die durch das Start-Signal STAAD

Ά: der Information zwischen den EuWAusgabe- und Spei- am Eingang 665 des Flip-Flop-Bauelements 666 ausge-

|4 cher-Gruppen einerseits und der Verarbeitungs-Grup- löst und durch das Fertigmeldungs-Signal FEMSRA an |; pe Akkumulator, Pufferregister und Rechenlcgik über io dessen Ausgang 667 gemeldet wird, ist, wie man ohne

P die Zwischenspeicher-Gruppe möglich ist Dadurch weiteres erkennt nicht auf die Zusammensetzung von

;' wird der gemäß der Aufgabenstellung angestrebte tech- drei Bestandteilen beschränkt wie sie in dem besonde-

; nische Fortschritt nicht nur durch die offensichtlich er- ren Ausführungs-Beispiel in Verbindung mit den Takt-

K. kennbaren Vorteile infolge von Einsparungen an Spei- Signalen der Gruppe 682 beschrieben ist sondern

If cher-Elemente und Leitungen erreicht, sondern auch 15 zweckmäßig auch bei der Zusammensetzung aus zwei

Is durch eine Anpassungsfähigkeit der Funktion einer ge- Bestandteilen z. B. von je 8 bit zu einer 16-bit-Adresse

i$ maß der Erfindung aufgebauten Digital-Daten-Verar- oder in anderer Weise geeignet

jg beitungs-Anlage an die verschiedensten Aufgaben der Sowohl in dem Verknüpfungs-Netzwerk 623, als auch

•ff reinen kommerziellen oder technischen Dateirverarbei- zum Teil in dem Verknüpfungs-Netzwerk 681 erfolgt

|6 tung und der Datenerfassung, wenn wenigstens eine ge- 20 die Verknüpfung in an sich bekannter Weise durch

1) wisse Datenvorverarbeitung in Form einer Erstellung gleichzeitige Beaufschlagung von üblichen Verknüp-

|. von Prüfziffern oder einer Konzentration von Informa- fungs-Gliedern, wie z. B. UND-Glieder, ODER-Glieder,

|| tionen oder Daten erforderlich ist NAND-Glieder oder verdrahtete ODER-Glieder. In

pi In F i g. 5 c) ist in etwas weitergehender Auflösung beiden Fällen ist ein Teil der dabei verwendeten Signal-

'.': das Prinzip-Blöckschaltbild für die bereits erwähnte 25 Spannungen zeitlich gegeneinander versetzt während

ι, Adreß-Aufbereitung wiedergegeben, deren Kernstück der andere Teil von logischen Bedingungen bestimmt

;, das 8-bit-Schieberegister 671 mit Parallelausgabe der wird, die in Form von Funktionssignalen, z. B. 637 bzw.

fi um die Taktzeit versetzten, über die Eingangsleitung 649 in F i g. 5 b) an entsprechenden Eingängen anliegen.

p: 672 eingegebenen Taktinformation nacheinander auf Damit kommen diejenigen Folgen von Funktions-,

fc den Leitungen 673 bis 680 ist Diese zeitlich aufeinander 30 Start- und Takt-Signalen zustande, die für die aufeinan-

If folgenden Ausgangs-Taktimpulse werden über das Ver- derfolgende Abwicklung der logischen Verknüpfungen

ψ knüpfungs-Netzwerk 681 zu den Taktsignalen TA 1, entsprechend den verschachtelten Teilen des Mikrobe-

v¹: TA 2 und TA 3 der Gruppe 682 für die Übernahme der fehlsworts und deren Mehrzweck-Verwendung erfor-

!: ■ aus den Zellen der Zwischenspeicher-Gruppe hinterein- derlich sind.

(,. ander gelesenen Inhalte in das Adreß-Register (215 in 35 Ein wesentlicher Teil der Funktions-, Start- und Takt- X.y F i g. 3) und das Taktsignal WE für das Schreiben der Signale, wie sie in Verbindung insbesondere mit f₍ zugehörigen Informationen in das Adreß-Register auf F i g. 5 a) bis c) erwähnt sind, ist in F i g. 6 wiedergeget der Ausgangsleitung 683 verarbeitet. Die Taktsignale ben. In deren oberen Teil zeigt das mit a) und b)bezeich- ! TAl, TA 2, TA 3 der Gruppe 682 werden über das nete Paar 801 von Rechtecksignalen den zeitlichen Veri:.< UND-Glied 684 zu dem Taktsignal TRU an dessen Aus- 40 lauf und deren gegenseitiges Verhältnis von zwei Aus-I■'■: gang 685 kombiniert, das für die Übernahme des Über- gangs-Spannungen eines als Mutter-Taktgenerator (in ; trags der Adreß-Rechniing dient der Zeitzentrale Rechnerkern 601 der F i g. 5) verwen-Weiterhin werden das zeitlich letzte der Ausgangs- deten 2-bit-Schieberegisters. Diese Ausgangs-Spannun-Taktsignale am Ausgang 680 über die Leitung 686 vom gen werden ebenfalls in dieser Zeitzentrale logisch mit weiteren Ausgang 687 des 8-bit-Schieberegisters 671 45 ODER (A) und UND (B), wobei die Ausgangs-Spanbeaufschlagten Flip-Flop-Bauelement 688 über die Lei- nung (B) komplementär verknüpft wird, in anderer Weitung 689 abgegebene Signal, sowie das auf den ersten se mit UND, wobei die Ausgangs-Spannung (A) kom-Parallel-Ausgang 6/3 des 8-bit-Schieberegistere 671 ab- plementär verwendet wird (C) verknüpft und diese Ausgegebene Taktsignal über das Flip-Flop-Bauelement gangs-Spannung (A) wird unverändert als Signal-Span-690 zu dem Funktionssignal ME (lesen aus der Zwi- 50 nung (D) verwendet. Diese durch logische Verknüpfung schenspeicher-Gruppe) auf der Leitung 691 und dem der Ausgangs-Spannungen 801 entstehenden Signal-Taktsignal SELT (Umschaltung des Eingangs der Zwi- Spannungen sind im oberen Teil der F i g. 6 in der Grupschenspeicher-Gruppe bzw. der zugeordneten Weiche pe 802 wiedergegeben. Die Signal-Spannungen »A 1« (221 in Fig.3) auf der Leitung 692 abgearbeitet. Die 803, »A2« 804, »A3« 805 und »D 1« 806, »D2« 807, beiden bereits genannten Signale auf den Leitungen 689 55 »D 3« 808 sind in F i g. 5 b) in Verbindung mit dem Ver- bzw. am Ausgang 673 des 8-bit-Schieberegisters 671 knüpfungs-Netzwerk 633 erwähnt. Ähnlich wie dort ist werden zusammen mit dem auf der weiteren Eingangs- durch die Kurzbezeichnung 809,810,811,812,813,814, leitung 693 ankommenden Signal entsprechend dem In- angedeutet, für welche Kombinationen zu Funktions-Sihalt der Stelle »5« des Mikrobefehlsworts in der Ver- gnalen diese Signal-Spannungen verwendet werden, knüpfungs-Einheit 694 zu den Taktsignalen TUE (addie- 60 Beispielsweise soll durch die Kurzbezeichnungen 814 ren des Übertrags) auf der Leitung 695 bzw. TRUE erklärt werden, daß die Signal-Spannung A 1 für das (Übertrag-Flip-Flop des Adreß-Addierers setzen) auf Laden der Adresse der adressierten Stelle der Zwider Leitung 696 verknüpft. Das erwähnte Signal auf der schenspeicher-Gruppe (201 in F i g. 3) in den Zähler (305 Eingangsleitung 693 entspricht dabei der Bedingung, ob in F i g. 4 a) über dessen Eingang (379 in F i g. 4 a) erfolgt ein Übertrag vorhanden ist oder nicht. Das zeitlich letz- 65 und in Verbindung mit Konstanten-Befehlen benötigt te der Ausgangs-Signale auf der Leitung 680 des 8-bit- wird, zu denen auch die Takt-Signale TKON und die Schieberegisters 671 wird in der Verknüpfungs-Einheit Funktions-Signale LADK und ADK »AKKU laden mit 697 mit dem in Fig.5b) erwähnten Ausgangs-Funk- Konstanten« und »Konstante addieren zum Inhalt des

21

AKKU« gehören, die das Takt-Signal TKON »Auftakten Konstanten-Information« auslösen. In ähnlicher Weise wird die Signal-Spannung A 3 804, wie die Kurzbezeichnung 810 andeutet, als Start-Signal für die Adreß-Erzeugung (STAAD) und für die Funktions-Signale Schreiben und Lesen in bzw. aus der Zwischenspeicher-Gruppe usw. verwendet. Die entsprechenden Verwendungen der anderen Signal-Spannungen für die Verknüpfungs-Funktionen ergibt sich ohne weiteres aus einem Vergleich der Signal-Spannungen im oberen Teil der F i g. 6 mit der Beschreibung in Verbindung mit den Blockschaltbildern der F i g. 2 bis 5.

Im unteren Teil der F i g. 6 sind Signal-Spannungen wiedergegeben, die bei dem Teilzyklus »Adreß-Erzeugung« (vergl. z. B. die obige Beschreibung in Verbindung mit F i g. 4 a) und F i g. 5 c), die ebenfalls von einem Taktgenerator abgeleitet werden, dessen Ausgangs-Spannung mit 831 bezeichnet ist und die von dem Start-Signal 832 des Start-Flip-Flop-Bauelements (666 in F i g. 5 c) ausgelöst wird. Die zeitlich ersten dadurch ausgelösten Funktions-Signale, nämlich das Funktionssignal 833 ME »lesen aus der Zelle der Zwischenspeicher-Gruppe« und Takt-Signal für den Übertrag TUE bzw. TSUE 834 (entsprechend aus der Verknüpfung in der Verknüpfungs-Einheit 694 der F i g. 5 c) bewirken also die mit diesen Bezeichnungen angedeuteten Informations-Verarbeitungen. Zum zeitlich nächsten Zeitabschnitt gehören die Takt-Signale »TA 1« 835 und TRU 836, die in Verbindung mit dem Verknüpfungs-Netzwerk 681 als dessen Ausgangs-Spannungen 682 und mittelbar auch 685 in Fig.5c) beschrieben sind. Daran schließt sich das Paar 837 von Signal-Spannungen, nämlich das Takt-Signal 838 für die Umschaltung des Zwischenspeicher-Gruppe-Eingangs SELT in Verbindung mit dem Funktions-Signal WE 839 »schreiben in die adressierte Zelle der Zwischenspeicher-Gruppe«.

In entsprechender Weise, lediglich um den Zeitabstand zwischen dem Takt-Signal »TA 1« 835 und dem Taktsignal »TA 2« 840 verschoben, wiederholen sich die in Verbindung mit dem ersten Teil der Speicher-Adresse beschriebenen Funktionen für den zweiten Teil als Folge des Takt-Signals »TA 2« 840 und in wiederum entsprechender Weise für den dritten Teil in Verbindung mit dem Takt-Signal »TA 3« 841. Den Abschluß der Signal-Folge der Adreß-Erzeugung bilden das Lösch-Taktsignal 842, das Signal STSR bzw. STEA 843 für den Start des Speichers oder des Ein-/Ausgabe-Geräts (609, 610 in F i g. 5 a) und das Signal FEMSPA 844 (Fertigmeldung der Speicher-Adreß-Aufbereitung). An die eben beschriebenen Signal-Folgen für die Speicher-Adreß-Erzeugung schließen sich dann entweder Funktions-Signale des oberen Teils der F i g. 6 an oder andere Funktions-Signale, die dem übrigen Teil der Beschreibung ohne weiteres entnommen werden können.

55

Hierzu 8 Blatt Zeichnungen

eo

65

Claims (2)

Patentansprüche:

1. Elektronische Digital-Datenverarbeitungs-Anlage mit einer Rechenlogik-Einheit (264), einem Akkumulator (258), einer Zwischenspeicher-Gruppe (201), einer Ein-/Ausgabe-Gruppe (210), einer Speicher-Gruppe (236)

und mit einer Mikroprogrammsteuerung (Fig.

2, Unterspeicherwerk),
die einen Mikroprogrammspeicher (101),
einen Pufferspeicher (114) zur Pufferung des ausgelesenen Mikrobefehlsworts,
einen Datenselektor (123) zur Auswahl der Adresse des nächsten Mikrobefehlswortes,
einen Adreß-Zähler-Puff er (153)
und ein Rücksprung-Register (14) umfaßt, gekennzeichnet durch die Kombination folgender Merkmale: