DE2837709C2 - Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Behandeln von Teilwörtern in Rechnersystemen gemäß dem Oberbegriff des Patentanspruchs.

Mit einer Speichereinrichtung mit Matrixauswahlschaltung kann nur auf ein vollständiges Speicherwort, das jeweils unter einer Adresse erreichbar ist, zugegriffen werden (DE-OS 14 74 480). Es ist nicht möglich, eine kleinere Informationseinheit — etwa ein Byte — allein aus einem Speicherplatz auszulesen oder in ihn einzuschreiben, d. h. eine Teilwortbehandlung ist nicht möglich. Es gibt aber Anwendungen, bei denen eine solche Teilwortbehandlung sehr nützlich wäre.

Die Speichereinrichtungen von Rechenanlagen sind in aller Regel in festen Wortlängen organisiert, d. h. die Zahl der Speicherstellen oder Bits, die mit einem einmaligen Zugriff erreicht werden können, weist einen vorgegebenen Wert auf. Wird eine Rechenanlage als Prozeßrechner zum Steuern einer Fernmeldevermittlungsanlage eingesetzt, so muß sie z.B. sowohl aus 16 Bit bestehende Adressen als auch lediglich vier Bits aufweisende Wählziffern verarbeiten, während die einzelnen Speicherwörter des Datenspeichers eine einheitliche Wortlänge von 16 Bits aufweisen (DE-OS 27 21 235). Unterschiedliche Datenlängen können aber auch dann auftreten, wenn die Nachrichten innerhalb der Rechnersteuerung Byte-orientiert verarbeitet werden, d. h. in einer Wortlänge von 8 Bits, während die Rechenanlage mit einer höheren Programmiersprache mit einer Datenstruktur von z. B. 32 Bits arbeitet. Es kommt dabei öfters vor, daß lediglich ein Byte, d. h. ein Teilwort, innerhalb eines 32 Bit-breiten Datenwortes geändert werden muß.

Bei dem vorstehend erwähnten Prozeßrechner wird ein (aus 4 Bits bestehendes)Teilwort in einen gewünschten Teilbereich einer (16 Bits aufnehmenden) Speicherstelle eingeschrieben, indem es zuerst mit Hilfe sogenannter Expansions- und Konzentrationseinheiten versetzt wird, die über Kontroll- und Steuereinheiten gesteuert werden. Dazu muß ein vollständiges Datenwort, das das zu ändernde Teilwort enthält, aus einem Arbeitsspeicher ausgelesen und z. B. über die Konzentrationseinheit und eine arithmetische Einheit an den Eingang der Expansionseinheit verbracht werden. Die Expansionseinheit gibt an ihrem Ausgang das 16-Bit-Datenwort ab, von dem drei Teilwörter unverändert sind,

to während das vierte Teilwort dem in den Speicher einzuschreibenden neuen Teilwort entspricht Die Steuereinheit erzeugt an ihren Ausgängen Schreibimpulse, die das Einschreiben der Teilworte sowohl in die Teilbereiche des Arbeitsspeichers oder eines Pufferspeichers als

auch in die Teilbereiche der Speicherstellen des Datenspeichers freigeben. Die bekannte Art der Teilwortbehandlung ist somit »-echt umständlich und erfordert einen beachtlichen Schaltungsaufwand. Außerdem besteht keine Möglichkeit, die zu behandelnden Teilwörter auf Fehler zu überprüfen.

Der Erfindung liegt die Aufgabe zugrunde, mit möglichst geringem Aufwand eine sicher und schnell arbeitende Schaltungsanordnung der eingangs genannten Art zu schaffen.

Erfindungsgemäß wird diese Aufgabe durch die Schaltungsanordnung zum Behandeln von Teilwörtern gemäß dem Patentanspruch gelöst.

Da mit dieser Schaltungsanordnung einzelne Teilwörter behandelt werden können, müssen bei einer Anderung nicht auch die nicht zu ändernden Teilwörter des entsprechenden Datenwortes ausgelesen und anschließend wieder in den Speicher eingeschrieben werden. Dadurch genügt es, die zu ändernden Teilwörter mit dem neuen Teilwort zu überschreiben. Ein Auslesen ist gar nicht mehr erforderlich, und das ergibt eine wertvolle Einsparung von Rechnerzeit. Ein anderer Vorteil der Erfindung liegt darin, daß das zu jedem Teilwort gebildete und mit in den Datenspeicher eingeschriebene Paritätsbit beim Auslesen des Teilworts überprüft werden kann, so daß eine Fehlerüberwachung für die einzelnen Teilwörte;· erfolgt Dadurch erhöht sich die Sicherheit der gesamten Rechnersteuerung.

Im folgenden wird anhand der Zeichnung ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsan-Ordnung zur Behandlung von Teilwörtern erläutert.

Die aus der Figur ersichtliche Schaltungsanordnung bildet einen Teil eines Rechnersystems und weist eine zentrale Rechen- und Steuereinheit CPU auf, die je nach der Komplexität der zu steuernden Anlage auch aus

so einem oder mehreren Mikroprozessoren, die untereinander durch 8-Bit-Datenbusse verbunden sind, gebildet sein kann. Die Rechen- und Steuereinheit CPU ist mit einem Datenausgang DA, einem Dateneingang DE, einem Steuerausgang SA und einem Adressenausgang AA versehen. Sie ist durch Mehrfach-Datenleitungen oder -Busse DLG und DLK mit einem Datenspeicher DS sowie über Mehrfach-Adressen- und Steuerleitungen AL bzw. STL mit dem Datenspeicher und einer Speichersteuerung 557" verbunden. In dem dargestellten Ausführungsbeispiel bestehen die Datenleitungen DLG und DLK aus jeweils 32 Einzelleitungen, d.h. sie ermöglichen die Parallelübertragung eines 32-Bit-breiten Datenwortes, während die Adressenleitung AL beispielsweise fünfzehn und die Stcuerleitung 577- drei Einzelleitungen aufweist.

Die zentrale Rechen- und Steuereinheit CPU ist über eine, z. B. aus acht Einzelleitungen bestehende, Instruktions-Mehrfachleitung IL mit einem in der Zeichnung

If nicht dargestellten Befehlsspeicher verbunden und erp hält von diesem die auszuführenden Befehle.
H Die Speichersteuerung SSrenthält vier Steuerblöcke |§ SB 1 bis SB 4, die in die Datenleitungen DLG und DLK If eingefügt sind, und zwar derart, daß je ein Steuerblock ?£ einer Gruppe von acht gehenden und t;.ht kommenden [S Daten-Einzelleitungen zugeordnet ist Die einzelnen ;-- Steuerblöcke SB 1 bis SB 4 werden durch Steuersignale :.;■ der zentralen Rechen- und Steuereinheit aktiviert und fj, geben in aktiviertem Zustand die jeweils zugeordneten ?a acht kommenden oder gehenden Einzel-Datenleitungen |i frei, so daß ein Teilwort in den gewünschten Teilbereich If derjenigen Speicherzeile des Datenspeichers DS, die P über die Adressenleitung AL gerade adressiert ist, ein- !rf geschrieben oder aus ihm ausgelesen werden kann.

i| Die Steuerblöcke SBi bis SB 4 enthalten darüber hinaus jeweils eine Prüfschaltung PS, die zu jedem in {{ den Datenspeicher DS einzuspeichernden Teilwort ein |! Paritätsbit bildet und dieses mit in den Speicher einr-| schreibt Zu diesem Zweck ist zwischen jedem Steuer-

; block und dem Datenspeicher DS in beiden Richtungen :ζ jeweils eine zusätzliche Einzelleitung vorgesehen, d. h. : jeder Speicherblock SB 1 bis SBA ist mit dem Datenh speicher DS durch je zwei (für beide Richtungen) 9fach-Leitungen verbunden. Beim Auslesen eines Teilworts aus dem Datenspeicher bildet die Prüfschaltung erneut das Paritätsbit und vergleicht es mit dem ausgeiesenen Paritätsbit Damit wird eine Datensicherung bei den Teil Wörtern und nicht wie herkömmlich bei den gesamten Datenwörtern durchgeführt

Durch die einzeln aktivierbaren Steuerblöcke der Speichersteuerung SST können — im Ausführungsbeispiel 1 Byte lange — Teilwörter in den Datenspeicher DS eingeschrieben und ausgelesen und damit auch abgeändert werden, ohne daß vorher ein Lesezyklus durchgeführt werden muß, um das ganze, 32 Bit breite Datenwort aus dem Datenspeicher auszulesen. Eine aus vier Steuerblöckin bestehende Speichersteuerung SST ermöglicht somit einen byteorientierten und paritätsgesicherten Zugriff zu einem 32-Bit-breiten Datenspei- « ■'■': eher.

Steht im Operationscode ein Datenzugriff zu einem 32-Bit-breiten Datenwort, so werden alle vier Speichersteuerungen gleichzeitig aktiviert.

Eine byteorientierte Organisation des Datenspeicher-Zugriffs ist auch deshalb von Vorteil, weil die die Speicherelemente aufnehmenden Leiterplatten nur eine begrenzte Anzahl von Steckerpunkten aufweisen. Aus Gründen der Leitungszuführung zwischen der Speichersteuerung und dem Datenspeicher können bei einer erfindungsgemäß ausgeführten elektronischen Steuerung einer Fernsprechnebenstellenanlage bis zu acht Speicherplatten mit je 32 K-Bytes an die Speichersteuerung angeschlossen werden. Mit vier solcher Speichersteuerungen läßt sich somit eine maximale Speicherkapazität von einem Megabyte (■= 8 · 32 K · 4) realisieren.

Außerdem können die Speicherplatten im Rechnersystem günstig angeordnet werden. Dadurch, daß sie im gleichmäßigen räumlichen Abstand um die zentrale Rechen- und Steuereinheit verteilt werden, lassen sich die Leitungslängen und damit die Zugriffszeit zu den Speicherplatten kurz halten.

Hierzu 1 Blatt Zeichnungen f>5

Claims (1)

1. Patentansprüche:

   Schaltungsanordnung zum Behandeln von Teilwörtern in Rechnersystemen, insbesondere in Mikrocomputersteuerungen für Fernmeldevermittlungsanlagen, mit einer zentralen Rechen- und Steuereinheit, mit einem in fester Wortlänge organisierten Datenspeicher, der durch Datenleitungen mit der Rechen- und Steuereinheit verbunden ist und in dem unter einer Adresse auf je ein Speicherwort zugegriffen wird, sowie mit einer das Ein- und Auslesen von Daten unterschiedlicher Länge in bzw. aus dem Datenspeicher durchführenden Speichersteuerung, dadurch gekennzeichnet, daß die Datenleitungen (DLC, DLK) in Gruppen von parallelen Einzelleitungen unterteilt sind, deren Anzahl jeweils der Bitzahl eines Teilwortes entspricht; daß jeder dieser Gruppen ein eigener Steuerblock (SB 1, .., SB 4) in der Speichersteuerung (SST) zugeordnet ist, so daß bei Aktivierung eines Steuerblocks durch ein Steuersignal der zentralen Rechen- und Steuereinheit (CPU) ein Teilwort in einen Speicherplatz eingeschrieben oder ausgelesen wird, und daß jeder Steuerblock (SB 1, ..„ SBA) durch eine zusätzliche Datenleitung mit dem Datenspeicher (DS) verbunden ist, über die ein Paritätsbit für das jeweilige Teilwort übertragbar ist.