JPH08184648A - 半導体試験装置用テストパターンの高速転送装置 - Google Patents

半導体試験装置用テストパターンの高速転送装置

Info

Publication number
JPH08184648A
JPH08184648A JP6338918A JP33891894A JPH08184648A JP H08184648 A JPH08184648 A JP H08184648A JP 6338918 A JP6338918 A JP 6338918A JP 33891894 A JP33891894 A JP 33891894A JP H08184648 A JPH08184648 A JP H08184648A
Authority
JP
Japan
Prior art keywords
memory
data
ews
pattern
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6338918A
Other languages
English (en)
Inventor
Yoshiaki Kato
義昭 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP6338918A priority Critical patent/JPH08184648A/ja
Priority to PCT/JP1995/002692 priority patent/WO1996020409A1/ja
Priority to DE19581540T priority patent/DE19581540C2/de
Priority to US08/700,451 priority patent/US5796753A/en
Publication of JPH08184648A publication Critical patent/JPH08184648A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Abstract

(57)【要約】 【目的】 本発明は、半導体試験装置において、テスト
パターンの転送経路を簡略化してデータの転送時間を早
くして、半導体試験のスループットを向上させる。 【構成】 ＥＷＳ１２のテストパターン１００を、第１
にＩ／Ｆ１３ａを経由して直接バッファメモリ１４のＩ
／Ｆ１４ａとでデータ転送をインタフェースし、第２に
テスタコントローラ１３とでデータ転送をインタフェー
スする、Ｉ／Ｆ１３ａをテスタコントローラ１３に設け
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体試験装置におい
て、半導体試験用テストパターンをホストコンピュータ
からパターンメモリへ高速転送する装置に関する。
【０００２】
【従来の技術】半導体試験装置ではＬＳＩの試験項目が
変わる毎に、半導体試験用のテストパターンが入ってい
るワークステーションのディスクドライブから読み出
し、大量のテストパターンをパターンメモリに転送して
おこなう。従来の半導体試験装置における、ワークステ
ーションのディスクドライブからバッファメモリのパタ
ーンメモリへテストパターンを転送する方法について、
図３と、図４と、図５とを参照して説明する。
【０００３】本装置のシステム構成は、図３に示すよう
に、ワークステーションであるＥＷＳ１２と、テスタコ
ントローラ１３とバッファメモリ１４とで構成してい
て、３者は距離を隔てて設置され、この間をインターフ
ェースするバスケーブルにより接続している。ワークス
テーションのＥＷＳ１２（Engineering Work Station）
は、テストするパターンの作成やデバッグを行うホスト
コンピュータとして主に使用され、生成したテストパタ
ーンを格納する大容量の記憶媒体であるディスクドライ
ブ１１を有している。テスタコントローラ１３は、半導
体試験装置自身を管理する制御用プロセッサである。パ
ターンメモリ１４ｂ は、ＥＷＳ１２側で生成したＬＳ
Ｉテスト用のテストパターン１００を格納する高速メモ
リであり、被試験デバイスに試験パターンを印加する。
３者間のインタフェース回路部であるＩ／Ｆ１２ｃ、Ｉ
／Ｆ１３ｃ、Ｉ／Ｆ１３ｄ、Ｉ／Ｆ１４ａは、データ転
送されるバス間の形式の違いやスピードの違いに対応す
るインターフェースである。ＥＷＳ１２には一時バッフ
ァ用メモリＡ１２ｂを有し、テスタコントローラ１３に
は一時バッファ用メモリＢ１３ｂを有している。
【０００４】ワークステーションのＥＷＳ１２のディス
クドライブ１１から半導体試験用のテストパターン１０
０はバッファメモリ１４のパターンメモリ１４ｂへ以下
の経路を通って転送される。 経路Ａ１５： ディスクドライブ１１に格納されている
テストパターン１００はインタフェースのＩ／Ｆ１２ａ
を介してＥＷＳ１２のメモリＡ１２ｂに転送される。 経路Ｃ４２： メモリＡ１２ｂからインタフェースのＩ
／Ｆ１２ｃとインタフェースのＩ／Ｆ１３ｃを介してテ
スタコントローラ１３のメモリＢ１３ｂにテストパター
ン１００が転送される。 経路Ｄ４３： メモリＢ１３ｂからインタフェースのＩ
／Ｆ１３ｄとインタフェースのＩ／Ｆ１４ａを介してバ
ッファメモリ１４のパターンメモリ１４ｂにテストパタ
ーン１００が転送される。
【０００５】経路Ａ１５によるデータ転送は、インタフ
ェースのＩ／Ｆ１２ａを経由してディスクドライブ１１
からメモリＡ１２ｂへの読み出しをおこなう。経路Ｃ４
２によるＥＷＳ１２のメモリＡ１２ｂから、テスタコン
トローラ１３のメモリＢ１３ｂへの読み出しと書き込み
のアクセスによるデータ転送をする場合は下記のと
の２通りがある。 ＥＷＳ１２のプログラムＩ／Ｏによるプログラムで
のデータ転送 ＤＭＡ（Direct Memory Access) ハードウェアを使
ったＥＷＳ１２とテスタコントローラ１３間のデータ転
送
【０００６】との場合についてのハードウェア構成
を図４により説明する。の場合のプログラムＩ／Ｏに
よるデータ転送は、マップレジスタＡ１３ｆが使用され
る。マップレジスタＡ１３ｆには、ＥＷＳ１２のＣＰＵ
Ａ１２ｄから見たテスタコントローラ１３のメモリＢ１
３ｂに対するオフセット値が保持されている。ＥＷＳ１
２のＣＰＵＡ１２ｄからテスタコントローラ１３のメモ
リＢ１３ｂをアクセスする場合、ＥＷＳ１２側から入っ
てくるアドレスにこのオフセットが加算されアドレスバ
スＢに送出され、メモリＡ１２ｂのデータがメモリＢ１
３ｂに転送される。
【０００７】の場合のダイレクトメモリアクセスによ
るデータ転送は、ＤＭＡアドレスカウンタＡ１２ｅとＤ
ＭＡアドレスカウンタＢ１３ｅとが使用される。ＤＭＡ
アドレスカウンタＡ１２ｅはＥＷＳ１２のメモリＡ１２
ｂの読み出しと書き込みのアクセスに使用される。ＣＰ
ＵＡ１２ｄはダイレクトメモリアクセスを行うまえにメ
モリＡ１２ｂの先頭アドレスをデータバスＡを経由して
ＤＭＡアドレスカウンタＡ１２ｅに格納するとともに、
転送するデータのワード数を設定する。ＣＰＵＡ１２ｄ
がダイレクトメモリアクセスのスタートをかけるとＤＭ
ＡアドレスカウンタＡ１２ｅはＤＭＡ転送を１回終了す
るごとにアドレスバスＡに対して１回当たりのワード数
に相当するアドレス値をインクリメントし、設定された
転送ワード数が終了するまで、この操作を続ける。転送
ワード数が終了するとＣＰＵＡ１２ｄに割り込みをか
け、終了通知を行うことによりＤＭＡ転送によるデータ
転送が完了する。
【０００８】ＤＭＡアドレスカウンタＢ１３ｅはテスタ
コントローラ１３のメモリＢ１３ｂの読み出しと書き込
みのアクセスに使用される。ＥＷＳ１２のＣＰＵＡ１２
ｄはＤＭＡ転送を行う前にＤＭＡアドレスカウンタＢ１
３ｅへメモリＢ１３ｂの先頭アドレスをデータバスＡを
経由して格納する。ＥＷＳ１２のＣＰＵＡ１２ｄがダイ
レクトメモリアクセスのスタートをかけると、ＤＭＡア
ドレスカウンタＡ１２ｅと同期し、ＤＭＡ転送を１回終
了するごとにアドレスバスＢに対して１回当たりのワー
ド数に相当するアドレス値をインクリメントし、データ
を転送する。ＤＭＡアドレスカウンタＡ１２ｅと異なる
点は、データサイズの設定が無く、ＤＭＡアドレスカウ
ンタＡ１２ｅからの制御信号によりＤＭＡ転送によるデ
ータ転送が完了する。
【０００９】図３に示す経路Ｄ４３によるテスタコント
ローラ１３のメモリＢ１３ｂからバッファメモリ１４の
パターンメモリ１４ｂ間への読み出しと書き込みのアク
セスをする場合は下記のとの２通りがある。 テスタコントローラ１３のプログラムＩ／Ｏによる
プログラムでのデータ転送。 ＤＭＡ（Direct Memory Access) ハードウェアを使
ってテスタコントローラ１３とバッファメモリ１４間で
のデータの転送。
【００１０】との場合についてのハードウェア構成
を図５により説明する。の場合は、マップレジスタＢ
１３ｊが図４のマップレジスタＡ１３ｆと同様の動作を
することによりプログラムＩ／Ｏによるデータ転送を行
う。の場合は、ＤＭＡアドレスカウンタＣ１３ｇとＤ
ＭＡアドレスカウンタＤ１３ｈが、それぞれ図４のＤＭ
ＡアドレスカウンタＡ１２ｅとＤＭＡアドレスカウンタ
Ｂ１３ｅと同様の方法でＤＭＡによるデータ転送を行
う。
【００１１】
【問題が解決しようとする課題】上記説明のように、デ
ィスクドライブ１１のテストパターン１００はＥＷＳ１
２のメモリＡ１２ｂに読み込まれて、テスタコントロー
ラ１３のメモリＢ１３ｂに転送されてからバッファメモ
リ１４のパターンメモリ１４ｂにデータ転送される。テ
ストパターンのサイズが小さい場合はＬＳＩのテスト時
間に比較してデータの転送時間が短いためメモリＢ１３
ｂへの書き込みと読み出しのアクセス時間の影響が少な
い。しかし、近年ＬＳＩの高集積化にともないテストパ
ターンが大きくなり、この転送時間におけるメモリＢ１
３ｂへの書き込みと読み出しのアクセス時間がＬＳＩの
テスト時間に対して占める割合は大きくなり、スループ
ットが低下する問題があった。そこで、本発明が解決し
ようとする課題は、半導体試験装置におけるテストパタ
ーンの転送経路を簡略化してデータの転送時間を早くし
て、半導体試験のスループットを向上させることを目的
とする。
【００１２】
【課題を解決する為の手段】上記課題を解決するため
に、本発明の構成では、ＥＷＳ１２のテストパターン１
００を、第１にＩ／Ｆ１３ａを経由して直接バッファメ
モリ１４のＩ／Ｆ１４ａとでデータ転送をインタフェー
スし、第２にテスタコントローラ１３とでデータ転送を
インタフェースする、Ｉ／Ｆ１３ａをテスタコントロー
ラ１３に設ける構成手段にする。これにより、ワークス
テーションのＥＷＳ１２と制御用のテスタコントローラ
１３とバッファメモリ１４を有し、ＥＷＳ１２側にテス
タコントローラ１３とインタフェースするＩ／Ｆ１２ｃ
を有し、バッファメモリ１４側にテスタコントローラ１
３とインタフェースするＩ／Ｆ１４ａを有して、ワーク
ステーションのＥＷＳ１２のディスクドライブ１１に格
納されているテストパターン１００とバッファメモリ１
４との間で、メモリＡのデータをメモリＢに一時的に転
送することなく直接パターンメモリ１４ｂにデータ転送
可能となり、高速なる半導体試験装置用テストパターン
の転送装置を実現する。
【００１３】このＩ／Ｆ１３ａとしては、同時アクセス
時の制御とデータの流れの制御を行うアービタ１３ｋ
と、マルチプレクサのＭＵＸＡ１３ｎとＭＵＸＢ１３ｐ
とを設け、ＥＷＳ１２のメモリＡのデータをテスタコン
トローラ１３のメモリＢ１３ｂに転送し、さらにメモリ
Ｂのデータをバッファメモリ１４のパターンメモリ１４
ｂに転送するＤＭＡアドレスカウンタＢ１３ｅ／ＤＭＡ
アドレスカウンタＣ１３ｇ／ＤＭＡアドレスカウンタＤ
１３ｈとマップレジスタＡ１３ｆ／マップレジスタＢ１
３ｊを設け、ＥＷＳ１２のメモリＡのデータをバッファ
メモリ１４のパターンメモリ１４ｂに直接転送を行うた
めにＤＭＡアドレスカウンタＥ１３ｒとマップレジスタ
Ｃ１３ｍを設ける構成手段がある。
【００１４】本発明による経路Ｂ１６によるＥＷＳ１２
のメモリＡ１２ｂのテストパターン１００をバッファメ
モリ１４のパターンメモリ１４ｂへの高速転送はつぎの
ように行われる。すなわちマップレジスタＣ１３ｍはプ
ログラムＩ／Ｏによるデータ転送をする場合に、ＥＷＳ
１２のプログラムＩ／ＯからみたときのアドレスバスＣ
に対するアドレスオフセットが設定されることによりプ
ログラム転送がおこなわれる。また経路Ｂ１６によるＤ
ＭＡ転送は、ＤＭＡアドレスカウンタＥ１３ｒがバッフ
ァメモリ１４のパターンメモリ１４ｂのアクセスに使用
され、ＭＵＸＡ１３ｎは（ａ）が選択され、ＭＵＸＢ１
３ｐは（ａ）が選択されることにより、テストパターン
のデータがテスタコントローラ１３のメモリＢ（１３
ｂ）に転送されることなく直接バッファメモリ１４のパ
ターンメモリ（１４ｂ）に転送されるので、高速のデー
タ転送が実現できる。アービタ１３ｋとマルチプレクサ
のＭＵＸＡ１３ｎとＭＵＸＢ１３ｐは、データ転送経路
の経路Ｂ１６と経路Ｃ４２と経路Ｄ４３との同時アクセ
ス時の制御とデータの流れの制御をおこなわせる役目を
するのでＥＷＳ１２とテスタコントローラ１３とバッフ
ァメモリ１４とが互いに影響することなくデータ転送を
実現している。
【００１５】
【実施例】
（実施例１）本発明の実施例について、図１と図２を参
照して説明する。図１に本発明によるデータ転送の経路
Ｂ１６と、経路Ｃ４２と、経路Ｄ４３との関係を示す全
体構成を示す。従来技術の構成と異なるのはインタフェ
ースのＩ／Ｆ１３ａであり、従来技術のインタフェース
のＩ／Ｆ１３ｃとＩ／Ｆ１３ｄの機能を包含している。
【００１６】インタフェースのＩ／Ｆ１３ａにより下記
の〜のデータ転送がおこなえるようにした。ここ
で、〜は従来技術の経路Ｃ４２と経路Ｄ４３による
データ転送で、とが本発明により追加された経路Ｂ
１６による高速のデータ転送である。 ＥＷＳ１２のプログラムＩ／Ｏによるプログラムで
のデータ転送 ＤＭＡ（Direct Memory Access) ハードウェアを使
ってＥＷＳ１２とテスタコントローラ１３間のデータ転
送を行う。 テスタコントローラ１３のプログラムＩ／Ｏによる
プログラムでのデータ転送。 ＤＭＡ（Direct Memory Access) ハードウェアを使
ったテスタコントローラ１３とバッファメモリ１４間で
のデータの転送。 ＥＷＳ１２とパターンメモリ１４ｂ間のプログラム
Ｉ／Ｏによるプログラムでのデータ転送。 ＥＷＳ１２とパターンメモリ１４ｂ間のＤＭＡ転送
によるデータ転送。
【００１７】本発明によるインタフェースのＩ／Ｆ１３
ａの構成について図２により説明する。インタフェース
のＩ／Ｆ１３ａの構成では、従来の構成と同じＤＭＡア
ドレスカウンタＢ１３ｅ／ＤＭＡアドレスカウンタＣ１
３ｇ／ＤＭＡアドレスカウンタＤ１３ｈとマップレジス
タＡ１３ｆ／マップレジスタＢ１３ｊと、新規に追加し
たアービタ１３ｋとＤＭＡアドレスカウンタＥ１３ｒと
マップレジスタＣ１３ｍとマルチプレクサのＭＵＸＡ１
３ｎとＭＵＸＢ１３ｐとで構成する手段にする。アービ
タ１３ｋとマルチプレクサのＭＵＸＡ１３ｎとＭＵＸＢ
１３ｐとは上記〜に示すデータ転送のプライオリテ
ィによる同時アクセス時の制御とアドレスやデータの流
れの制御を行う。ＤＭＡアドレスカウンタＥ１３ｒはＥ
ＷＳ１２のメモリＡ１２ｂとバッファメモリ１４間のＤ
ＭＡ転送に使用され、ＤＭＡアドレスカウンタＢ１３ｅ
と同一の機能を有している。
【００１８】マップレジスタＣ１３ｍはＥＷＳ１２のプ
ログラムＩ／Ｏからみた場合のアドレスバスＣに対する
アドレスオフセットが設定されてのプログラムＩ／Ｏ
によるデータ転送に使用される。ＭＵＸＡ１３ｎはアド
レスのマルチプレクスを行い、とによるデータ転送
を行うときは（ａ）が選択され、〜によるデータ転
送を行うときは（ｂ）が選択される。ＭＵＸＢ１３ｐは
データのマルチプレクスを行い、とによるデータ転
送を行うときは（ａ）が選択され、〜によるデータ
転送を行うときは（ｂ）が選択される。
【００１９】〜によるデータ転送をおこなう場合、
マルチプレクサのＭＵＸＡ１３ｎとＭＵＸＢ１３ｐとは
それぞれ（ｂ）が選択される。また、〜によるデー
タ転送をおこなうための構成としては、従来のＤＭＡア
ドレスカウンタＢ１３ｅ／ＤＭＡアドレスカウンタＣ１
３ｇ／ＤＭＡアドレスカウンタＤ１３ｈとマップレジス
タＡ１３ｆ／マップレジスタＢ１３ｊが使用され、それ
ぞれ従来の技術で説明した動作をする。とによるデ
ータ転送をおこなう場合、マルチプレクサのＭＵＸＡ１
３ｎとＭＵＸＢ１３ｐとはそれぞれ（ａ）が選択され
る。また、とによるデータ転送をおこなうための構
成としては、ＤＭＡアドレスカウンタＥ１３ｒとマップ
レジスタＣ１３ｍが使用される。
【００２０】本発明による上記との転送について説
明する。ＥＷＳ１２のメモリＡ１２ｂに読み込まれたテ
ストパターン１００をバッファメモリ１４のパターンメ
モリ１４ｂへ転送する図１の経路Ｂ１６は、とによ
るデータ転送で行われる。すなわちのプログラムＩ／
Ｏの場合は、ＥＷＳ１２のメモリＡ１２ｂのアドレスに
マップレジスタＣ１３ｍのオフセットが付加されて、Ｍ
ＵＸＡ１３ｎは（ａ）が選択され、ＭＵＸＢ１３ｐは
（ａ）が選択されて、バッファメモリ１４のパターンメ
モリ１４ｂにテストパターン１００が高速転送される。
またのＤＭＡ転送の場合は、ＤＭＡアドレスカウンタ
Ａ１２ｅがＥＷＳ１２のメモリＡ１２ｂのアクセスに使
用され、ＤＭＡアドレスカウンタＥ１３ｒがバッファメ
モリ１４のパターンメモリ１４ｂのアクセスに使用さ
れ、ＭＵＸＡ１３ｎは（ａ）が選択され、ＭＵＸＢ１３
ｐは（ａ）が選択されて、テストパターンのデータが高
速に転送される。
【００２１】上記実施例の説明では転送データとしてテ
ストパターン１００の場合で説明したが、他のデータで
も転送の対象として扱うことができる。また、データの
転送先をバッファメモリのパターンメモリ１４ｂとした
が、他の情報記録媒体でも良く、同様にして実施でき
る。
【００２２】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に示するような効果を奏する。つま
り、従来の半導体試験装置では、をホストコンピュータ
のＥＷＳのメモリにあるテストパターンを転送する場合
に、一旦テストプロセッサのメモリに転送してから、さ
らにバッファメモリのパターンメモリに転送していた。
その為に、ＬＳＩのテストパターンが大きい場合は試験
時間に対する転送時間のしめる割合が大きくなってき
た。このため、本発明では、従来の転送経路のほかに、
テストプロセサのメモリにアクセスすること無く、ホス
トコンピュータのＥＷＳのメモリからバッファメモリの
パターンメモリに直接転送できる経路を設けた。テスト
パターンのデータを直接転送させるために、アドレスカ
ウンタとマップレジスタを追加し、さらに従来の転送経
路と、追加した転送経路のプライオリティによる同時ア
クセス時の制御とアドレスとデータの制御をする為にア
ービタとマルチプレクサとを設けたことによりパターン
データの高速転送を実現できた。
【００２３】これにより、半導体試験装置におけるテス
トパターンの転送経路を簡略化してデータの転送時間を
早くして、半導体試験のスループットの向上効果が得ら
れる。
【００２４】
【図面の簡単な説明】
【図１】本発明のデータ転送経路を示す構成図である。
【図２】本発明のデータ転送のインタフェースの具体例
を示す系統図である。
【図３】従来のデータ転送の経路を示す構成図である。
【図４】従来のデータ転送のインタフェースの具体例を
示す部分系統図である。
【図５】従来のデータ転送のインタフェースの具体例を
示す部分系統図である。
【符号の説明】
１１ ディスクドライブ １２ ＥＷＳ（Engineering Work Statio
n） １２ｂ メモリＡ １２ａ、１２ｃ、１４ａ、１３ａ、１３ｃ、１３ｄ Ｉ
／Ｆ １２ｄ ＣＰＵＡ １２ｅ ＤＭＡアドレスカウンタＡ １３ コントローラ １３ｂ メモリＢ １３ｋ アービタ １３ｎ ＭＵＸＡ １３ｐ ＭＵＸＢ １３ｈ ＤＭＡアドレスカウンタＤ １３ｊ マップレジスタＢ １３ｒ ＤＭＡアドレスカウンタＥ １３ｆ マップレジスタＡ １３ｅ ＤＭＡアドレスカウンタＢ １３ｇ ＤＭＡアドレスカウンタＣ １４ バッファメモリ １４ｂ パターンメモリ １５ 経路Ａ １６ 経路Ｂ ４２ 経路Ｃ ４３ 経路Ｄ １００ テストパターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ワークステーションのＥＷＳ（１２）と
    制御用のテスタコントローラ（１３）とバッファメモリ
    （１４）を有し、ＥＷＳ（１２）側にテスタコントロー
    ラ（１３）とインタフェースするＩ／Ｆ（１２ｃ）を有
    し、バッファメモリ（１４）側にテスタコントローラ
    （１３）とインタフェースするＩ／Ｆ（１４ａ）を有し
    て、ワークステーションのＥＷＳ（１２）のディスクド
    ライブ（１１）に格納されているテストパターン（１０
    ０）とバッファメモリ（１４）との間で、半導体試験装
    置用テストパターンの転送装置において、 ＥＷＳ（１２）のテストパターン（１００）を、第１に
    Ｉ／Ｆ（１３ａ）を経由して直接バッファメモリ（１
    ４）のＩ／Ｆ（１４ａ）とでデータ転送をインタフェー
    スし、第２にテスタコントローラ（１３）とでデータ転
    送をインタフェースする、Ｉ／Ｆ（１３ａ）をテスタコ
    ントローラ（１３）に設け、 以上を具備していることを特徴とした半導体試験装置用
    テストパターンの高速転送装置。
  2. 【請求項２】 請求項１記載のＩ／Ｆ（１３ａ）とし
    て、 同時アクセス時の制御とデータの流れの制御を行うアー
    ビタ（１３ｋ）と、マルチプレクサのＭＵＸＡ（１３
    ｎ）とＭＵＸＢ（１３ｐ）とを設け、 ＥＷＳ（１２）のメモリＡのデータをテスタコントロー
    ラ（１３）のメモリＢ（１３ｂ）に転送し、さらにメモ
    リＢのデータをバッファメモリ（１４）のパターンメモ
    リ（１４ｂ）に転送するＤＭＡアドレスカウンタＢ（１
    ３ｅ）／ＤＭＡアドレスカウンタＣ（１３ｇ）／ＤＭＡ
    アドレスカウンタＤ（１３ｈ）とマップレジスタＡ（１
    ３ｆ）／マップレジスタＢ（１３ｊ）を設け、 ＥＷＳ（１２）のメモリＡのデータをバッファメモリ
    （１４）のパターンメモリ（１４ｂ）に直接転送を行う
    ためにＤＭＡアドレスカウンタＥ（１３ｒ）とマップレ
    ジスタＣ（１３ｍ）を設け、 以上を具備していることを特徴とした半導体試験装置用
    テストパターンの高速転送装置。
JP6338918A 1994-12-28 1994-12-28 半導体試験装置用テストパターンの高速転送装置 Pending JPH08184648A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6338918A JPH08184648A (ja) 1994-12-28 1994-12-28 半導体試験装置用テストパターンの高速転送装置
PCT/JP1995/002692 WO1996020409A1 (fr) 1994-12-28 1995-12-26 Dispositif de transfert grande vitesse de gabarits d'essai pour l'essai des semi-conducteurs
DE19581540T DE19581540C2 (de) 1994-12-28 1995-12-26 Hochgeschwindigkeits- Testmusterübertragungsvorrichtung für eine Halbleitertestvorrichtung
US08/700,451 US5796753A (en) 1994-12-28 1995-12-26 High speed test pattern transfer apparatus for semiconductor test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6338918A JPH08184648A (ja) 1994-12-28 1994-12-28 半導体試験装置用テストパターンの高速転送装置

Publications (1)

Publication Number Publication Date
JPH08184648A true JPH08184648A (ja) 1996-07-16

Family

ID=18322562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6338918A Pending JPH08184648A (ja) 1994-12-28 1994-12-28 半導体試験装置用テストパターンの高速転送装置

Country Status (4)

Country Link
US (1) US5796753A (ja)
JP (1) JPH08184648A (ja)
DE (1) DE19581540C2 (ja)
WO (1) WO1996020409A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007285737A (ja) * 2006-04-13 2007-11-01 Yokogawa Electric Corp 半導体検査装置
JP2009080074A (ja) * 2007-09-27 2009-04-16 Yokogawa Electric Corp 半導体検査装置
US8706439B2 (en) 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951705A (en) * 1997-10-31 1999-09-14 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
JP2000046916A (ja) * 1998-07-30 2000-02-18 Ando Electric Co Ltd パタンデータ転送回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030973B2 (ja) * 1980-01-18 1985-07-19 日本電気株式会社 高速パタ−ン発生器
JPS6159558A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd Ｄｍａ診断方式
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
US4875210A (en) * 1988-01-06 1989-10-17 Teradyne, Inc. Automatic circuit tester control system
US5265102A (en) * 1989-06-16 1993-11-23 Advantest Corporation Test pattern generator
JPH0462486A (ja) * 1990-06-29 1992-02-27 Hitachi Electron Eng Co Ltd Ｉｃテストシステム
JPH05126915A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体試験装置
US5243274A (en) * 1992-08-07 1993-09-07 Westinghouse Electric Corp. Asic tester
US5524208A (en) * 1994-06-09 1996-06-04 Dell Usa, L.P. Method and apparatus for performing cache snoop testing using DMA cycles in a computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007285737A (ja) * 2006-04-13 2007-11-01 Yokogawa Electric Corp 半導体検査装置
JP2009080074A (ja) * 2007-09-27 2009-04-16 Yokogawa Electric Corp 半導体検査装置
US8706439B2 (en) 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method

Also Published As

Publication number Publication date
DE19581540C2 (de) 2003-08-14
DE19581540T1 (de) 1997-12-11
US5796753A (en) 1998-08-18
WO1996020409A1 (fr) 1996-07-04

Similar Documents

Publication Publication Date Title
US7664909B2 (en) Method and apparatus for a shared I/O serial ATA controller
EP1646925B1 (en) Apparatus and method for direct memory access in a hub-based memory system
JP2007094994A (ja) Ｒａｉｄシステム及びそのリビルド／コピーバック処理方法
JPH0422016B2 (ja)
CN107329704A (zh) 一种缓存镜像方法及控制器
US7702789B2 (en) Apparatus, system, and method for reassigning a client
JPH08184648A (ja) 半導体試験装置用テストパターンの高速転送装置
US5875458A (en) Disk storage device
JPH0863394A (ja) 記憶装置システムおよび記憶装置の制御方法
US20060277326A1 (en) Data transfer system and method
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JPH03656B2 (ja)
JPH02171843A (ja) インターフェース装置
JP2004164171A (ja) パス冗長化装置及び方法
JP3615250B2 (ja) ディスクアレイ装置
JPH11250031A (ja) プログラマブルロジックおよび情報処理装置
JPH02266450A (ja) 主記憶装置の試験方式
JPH05242695A (ja) 半導体試験装置
JPH05257831A (ja) 入出力処理装置
JPS58189719A (ja) デ−タ転送制御方式
KR20030051996A (ko) 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법
JPH05334012A (ja) 大容量化ディスク制御装置
JP2000132527A (ja) プロセッサ間通信制御装置
JPH0474254A (ja) マイクロプロセッサ診断方式
JPS63149748A (ja) 記憶装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120