DE2847479A1

DE2847479A1 - Schablonenfamilien-schnittstelleneinrichtung

Info

Publication number: DE2847479A1
Application number: DE19782847479
Authority: DE
Inventors: Ram Gupta
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1977-11-21
Filing date: 1978-11-02
Publication date: 1979-05-23
Also published as: GB2008820B; FR2409550A1; JPS5476039A; US4159519A; DE2847479C2; FR2409550B1; JPS6120014B2; GB2008820A

Description

Beschreibung

Bei Datenprozessoren wird unter einem Leitungs- oder Pipeline-System eine Einrichtung verstanden, die rechnerische und kombinatorische Fähigkeiten hat und in mehrere sequentielle Stufen unterteilt ist, von denen jede jeweils mit einer unabhängigen Datengruppe aktiv sein kann. Daten fließen von einer Pipeline-Stufe, bei der an ihnen gearbeitet wird, zur anderen, wo sie weiterverarbeitet oder behandelt werden. Um den Pipeline-Durchsatz zu erhöhen, werden neue Daten den ersten Stufen zugeführt, während alte Daten noch in den letzteren Stufen bearbeitet werden. Maximaler Durchsatz, bei dem sämtliche Stufen dauernd beschäftigt sind, ist ein bei Pipeline-Systemen über eine längere Zeit hin selten erreichtes Ziel.

Häufig ist das Pipeline-System mikroprogrammierbar, so daß jede Stufe auf Mikrobefehle anspricht. Beispielsweise kann eine Arithmetik-Element-Stufe auf Mikrobefehle ansprechen, die arithmetische Operationen, wie etwa Addieren, Dividieren, Multiplizieren, etc. erfordern, sowie auch auf andere Steuerbefehle ansprechen, die verlangen, daß Bool'sehe Operationen ausgeführt werden sollen. Eine einfache Speicherstufe kann von einem Steuer-Mikrobefehl aufgefordert werden, aus einer speziellen Adresse auszulesen und auf eine spezielle Sammelleitung (Bus), Register oder Stufe auszugeben, oder Daten unter einer speziellen Adresse zu speichern. Wenn bei einem mikroprogrammierbaren Pipeline-System nach maximalem Durchsatz gestrebt wird, wird die Versorgung der verschiedenartigen Stufen mit den richtigen Steuer-Mikrobefehlen in der richtigen sequentiellen Ordnung recht kompliziert, wie z.B. aus dem Aufsatz "The Microprogramming of Pipelined

909821/05G5

Processors", von P.M. Kogge, veröffentlicht in THE FOURTH ANNUAL SYMPOSIUM ON COMPUTER ARCHITECTURE auf Seiten 63 bis 69 erläutert ist.

Weitere Probleme bei der Steuerung von Pipeline-Stufen mit Mikroprogramm treten auf, wenn innerhalb und unter den Stufen ein Rückkopplungsfluß erlaubt ist. Der Rückkopplungsfluß ermöglicht, daß Daten in einem vollständigen Durchfluß durch die Pipeline voll verarbeitet werden und beseitigt die Notwendigkeit doppelter Stufen in der Pipeline, die nur für einen verhältnismäßig kleinen Prozentsatz von durch die Pipeline strömenden Daten erforderlich sein könnten.

Eine den Durchfluß einer speziellen Datengruppe durch die Pipeline steuernde Gruppe von Mikrobefehlen ist eine Schablone. Der gesamte Durchfluß von Daten durch die Pipeline wird dann durch eine Folge von Schablonen gesteuert. Die Schablonen müssen gespeichert werden und den Pipeline-Stufen in solcher Weise zugeführt werden, daß Kollisionen vermieden werden. Dies wird besonders wichtig und zunehmend schwierig in Situationen, bei denen Pipeline-Rückkopplung beteiligt ist.

Somit muß eine Steuereinrichtung zum Auslösen und zum schrittweisen Weiterbefördern von Schablonen imstande sein, die Schablonen sequentiell in einer Weise auszulösen, daß ein hoher Pipeline-Durchsatz ohne Kollisionen stattfinden kann. In dem Aufsatz "Effective Control for Pipelined Computers", von E.S. Davidson et al, veröffentlicht in Proc. Compcon, Spring 1975, Seiten 181-184 ist eine mikroprogrammierte Pipeline-Steuereinrichtung beschrieben, die mit Schieberegistern arbeitet. Jedoch wird eine mit Schieberegistern arbeitende Steuereinrichtung zunehmend aufwendiger mit mehrfachen Schablonen-Pipeline-Einrichtungen, und die Hinzufügung neuer Schablonen erfordert

909821/0505

Änderungen in der Schaltungslogik innerhalb der Schablonensteuereinrichtung .

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Einrichtung zur wirksamen Steuerung und sequentiellen Auslösung von Schablonen zu schaffen, die für eine mikroprogrammierte Pipeline-Datenverarbeitungseinrichtung geeignet ist. Ferner soll die Erfindung ein verbessertes Schablonen-Steuersystem schaffen, das neue Schablonen annehmen kann, ohne daß schaltungsmäßige Modifikationen ausgeführt werden müßten.

Dazu schafft die Erfindung eine Schablonenfamilien-Schnittstelleneinrichtung zur sequentiellen Eingabe von Schablonen in eine mikroprogrammierte Pipeline-Datenverarbeitungseinrichtung zu deren Steuerung innerhalb der Schablonenfamilien-Schnittstelleneinrichtung, die eine adressierbare SchnittstellenmikroSpeicher-Einrichtung zum Speichern von Schablonen und zur Weitergabe derselben an die Pipeldne-Einrichtung aufweist. In Schablonen-"Familien" gruppierte Parameter der nächsten zu verwendenden Schablone und Familien-Parameter der gerade laufenden Schablone werden zusammen verwendet, um das Auslösen der nächsten Schablone zu steuern und Konflikte in irgendeiner Stufe der Pipeline-Einrichtung zu vermeiden. Die Verwendung des Schablonenfnmilien-Parameters tritt hauptsächlich in zwei programmierbaren Lesespeichern (PROM) auf, die im wesentlichen durch die Familienparameter und die Ausgangssteuersignale adressiert werden, welche die Schablonensequenz beeinflussen.

Die Konfiguration der Einrichtung sowie Einzelheiten ihres Betriebsablaufs sind vorstehend in vereinfachter Form angegeben worden. Weitere Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung anhand der beigefügten Zeichnungen im einzelnen hervor. Die Erfindung arbeitet

909821/0505

insbesondere mit einer Einrichtung, die unter der Bezeichnung "Schablonen-Mikrospeicher" in einer gleichlaufenden Patentanmeldung der Anmelderin vom heutigen Tage erläutert ist, ist

jedoch auf die Verwendung dieser Einrichtung nicht beschränkt. Im einzelnen zeigen:

Fig. 1 ein Blockdiagramm einer mikroprogrammierten Pipeline-Verarbeitungseinrichtung, die für die Erfindung von Bedeutung ist;

Fig. 2 ein Beispiel einer zweiwertigen Schablone (DYAD-Schablone) zur Verwend-ung gemäß der Erfindung;

Fig. 3 ein Beispiel einer dreiwertigen Schablone (TRIAD-Schablone) zur Verwendung im Rahmen der Erfindung;

Fig. 4 ein Beispiel einer anderen dreiwertigen Schablone zur Verwendung im Rahmen der Erfindung;

Fig. 5 ein Blockschaltbild von Speicher- und Logik-Elementen, die zur Schrittsteuerung und zur Schnittstellenbildung von Schablonen gemäß Fig. 3 und 4 in der Pipeline-Einrichtung gemäß Fig. 1 verwendet werden;

Fig. 6 ein Beispiel der Schablonen-Familie 2, die in der Einrichtung gemäß Fig. 5 verwendbar sind;

Fig. 7 ein Beispiel der Schablonen-Familie 3, die in der Einrichtung gemäß Fig. 5 verwendbar ist;

Fig. 8 ein Beispiel der Schablonen-Familie 4, die in der Einrichtung gemäß Fig. 5 verwendbar ist;

Fig. 9 ein Beispiel der Schablonen-Familie 8, die in der Einrichtung gemäß Fig. 5 verwendbar ist;

Fig. 10 ein Beispiel der Schablonen-Familie 1, die in der Einrichtung gemäß Fig. 5 verwendbar ist;

und
Fig. 11 eine Darstellung der Schrittsteuerung und der Schnittstellenbildung von Schablone unter Steuerung der Einrichtung aus Fig. 5.

Tabelle 1 eine Auflistung der Programmierung des PROM2, der in der Einrichtung aus Fig. 5 verwendet wird;

Tabelle 2 eine Auflistung der Programmierung von PROM1 aus der Einrichtung aus Fig. 5;
und

Tabelle 3 eine Auflistung der Schablonen-Parameter, die von der Einrichtung aus Fig. 5 entsprechend dem Muster aus Fig. 11 schrittgesteuert und durch die Schnittstelle gegeben werden.

909821/050 5

Die Pipeline-Schablonen-Familien-Struktur gemäß der Erfindung steuert und verarbeitet den Datenfluß durch mehrere mikroprogrammierbare Stufen (Fig.1). Daten werden in Stufe 1 über den Dateneingabekanal 11 eingegeben und werden danach durch Stufen 2,3 und 4 zum Datenausgabekanal 13 weitergeleitet. Ein Rückkopplungspfad 21 ermöglicht die Rückführung der Daten zur Stufe 1. Jede Stufe 1 bis 4 besitzt ein zugehöriges Ausgabe-Ablageregister zur Erleichterung des Datenflussßs zur nachfolgenden Stufe oder zum Datenausgabekanal 13. Jede Stufe 1 bis 4 weist ferner einen Steuereingang 17 zur Aufnahme mikrokodierter Befehle n1 bis n4 aus einer Steuereinheit 19 auf.

In der Patentanmeldung P 27 18 849.4 (B 389) sind die Stufen 1 bis 4 gemäß der Erfindung realisiert als der Speicher, das Eingabe-Ausrichtnetzwerk, das Verarbeitungsund Ausgabenetzwerk eines parallelen Prozessors. Die Erfindung kann entweder mit einem parallelen oder einem seriellen Prozessor arbeiten, solange jedenfalls jede Stufe mikroprogrammierbar ist und alle Stufen zusammen im Hinblick auf den Datenfluß und die Verarbeitung der Daten als eine(Pipeline-) Leitung arbeiten.

Jede Pipeline-Stufe 1-4 spricht auf die ihrem Steuereingang 17 zugeführten mikrokodierten Befehle an. Beispielsweise kann der mikrokodierte Befehl n1 verlangen, daß die Stufe 1 Daten aus dem Dateneingabekanal 11 speichert oder Daten zur Stufe 2 überträgt. Die Adresse der zu speichernden oder zu übertragenden Daten muß nicht mit dem Kode-Befehl n1 geliefert werden, weil 4i^e Adresse einfach von einer nichtdargestellten anderen Quelle geliefert werden kann.

Daten strömen durch Stufen 1 bis 4 in der Pipeline-Einrichtung gemäß Fig. 1 untej: Steuerung einer Schablone

909821/0S05

— β —

von der Art, wie sie in Fig. 2 dargestellt ist. Danach besetzt eine Schablone DYAT (2,3) die Zykluszeit 1-3 und 7 für Stufe 1, Zeit 2-3 für Stufe 2, Zeit 4-5 für Stufe 3 und Zeit 4-6 fürStufe 4. Die dargestellte Schablone DYAT (2,3) steuert die folgenden Operationen in der Pipeline-Einrichtung nach Fig. 1:

a) Hole (fetch) einen Operanden A aus dem Speicher Stufe 1) während Zykluszeit 1;

b) Hole (fetch) einen Operanden B aus dem Speicher (Stufe 1) und richte (input*align) den Eingangsoperanden A (Stufe 2) während Zykluszeit 2;

c) richte (input align) Operanden B im Eingang aus (Stufe 2) während Zykluszeit 3;

d) führe (perform) den ersten Zyklus. (Stufe 3) der Addition von Operanden A und B während Zykluszeit 4 aus;

e) führe den Endzyklus (Stufe 3) der Addieroperation während Zykluszeit 5 aus (für die hier vorgenommene Darstellung sind Addieroperationen mit zwei Zyklen dargestellt);

f) führe die Ausgangsausrichtung (output align) (Stufe 4) während Zykluszeit 6 aus;

und

g) speichere (store) das Ergebnis Z (Z=A + B) in den Speicher (Stufe 1) während Zykluszeit 7.

Man beachte, daß die hier erläuterte Schablone DYAD (2,3) durch eine vordere Diagonale 23 und eine hintere Diagonale 25 begrenzt ist. Wie noch weiter erläutert wird, ist die vordere Diagonale 23 einem Schablonen-Familientyp 2 (Fig.7) zugeordnet, und die rückwärtige Diagonale 25 ist einem Schablonen-Familientyp 3 (Fig.8) zugeordnet, so daß der Schablonen-Deskriptor DYAD (2,3) lautet. In ähnlicher Weise kann eine Schablone TRIAD (3,4) so ausgeführt sein, daß sie die Aufgabe S= (P + Q) . R ausführt (Fig.3). Ferner kann eine Schablone TRIAD (4,8) so ausgelegt werden, daß sie die Aufgabe T = (E + F) .G ausführt (Fig.4).

909821/050 5

— Q _

2847*79

Schablonen werden in einem adressierbaren Mikrospeicher 27 gespeichert, damit sie automatisch und sequentiell den Stufen 1 bis 4 der Pipeline-Einrichtung aus Fig. 1 zugeführt werden können (Fig.5). Verschiedene Ausführungsformen für den Schablonen-Mikrospeicher 27 sind in der erwähnten gleichlaufenden Patentanmeldung "Schablonen-Mikrospeicher" beschrieben. Danach erzeugt der Schablonenspeicher 27 Steuerbits für alle Stufen der Pipeline-Einrichtung aus Fig. 1, wenn die Adresse des Mikroworts für Stufe 1 gegeben ist.

Der Schablonenspeicher 27 wird durch Adressenregister adressiert, das die Adresse zum sequentiellen Adressieren des Schablonen-Mikrospeichers 27 speichert.

Das Steuerregister 31 speichert die Steuerbits n1 bis n4 zwischen, ehe sie auf die Pipeline-Stufen 1-4 gegeben werden. Das Steuerregister 31 speichert außerdem die vier Bits EBFIN¹ (Abkürzung für Effective Back Family in) und die 5 Bits FSIN¹ (Abkürzung für Family State In) zwischen. Diese 9 Bits EBFIN¹ und FSIN¹ werden an einen programmierbaren Lesespeicher PROM 2 ausgegeben. Der PROM 2 wird durch die 5 Bits FS (Abkürzung für Family State) adressiert, die im wesentlichen die 5 Bits von FSIN¹ sind, nachdem sie durch das Steuerregister 31 zur nachfolgenden Schablonenausführung zwischengespeichert worden sind.

Der PR0M2 arbeitet unter Steuerung von 4 Steuerbits FC (Abkürzung für Family Control). Die FC-Bits werden in dem Schablonen-Mikrospeicher 27 mit den n1 Steuerbits für die Pipeline-Stufe 1 gespeichert. Die 4 FC-Bits werden aus dem Schablonen-Mikrospeicher 27 über eine NOR-Schaltung 3 einem Chip Select Input CS2 auf den PROM2 zugeführt, um dessen Steuerung zu bewirken. Die FC-Bits werden auch dem

909821/0505

PROM 2 Erweitej.ungseingang X zugeführt. Im Betrieb sind dann FSIN¹ gleich (c(PSIN) · CS2) oder (OrFC), wobei (0:FC) angibt, daß das höchststellige Bit eine 0 ist und daß die übrigen Bits gleich den FC-Bits sind, und wobei c (FSIN) die im PR0M2 bei Adresse FS gespeicherten Daten sind. In ähnlicher Weise gleicht EBFIN¹ dem Ausdruck (c(EBFIN) · CS2) oder (FC). Die FSIN-Bits und EBFIN-Bits werden in den PROM2 an den Adressen eingegeben, die durch die FS-Bits bezeichnet sind, und dem Adresseneingang AD2 des PR0M2 zugeführt werden (Tabelle 1). Man bemerke, daß sämtliche FC-Bits gleich logischen Nullen sein müssen, um PROM2 über CS2 zu aktivieren.

Die vier EBF-Bits, die im wesentlichen die vier EBFIN¹ Bits sind, nachdem sie von dem Steuerregister 31 zwischengespeichert worden sind, werden dem Adresseneingang AD1 von PROM 1 zugeführt. PROM 1 besitzt eine einzige Ausgangsleitung 35, die zum Adressenregister 29 führt. Wenn die Ausgangsleitung 3 5 ein Signal vom logischen Wert 1 führt, nimmt das Adressenregister eine Startadresse (SA) aus einem Eingaberegister 37 auf. Die Startadresse SA ist die Adresse in dem Schablonenmikrospeicher 27, bei dem eine Schablone ausgelöst wird. Danach wird während laufender Schablone das Adressenregister 29 bei jedem Zyklus positiv weitergestellt. Wie beispielsweise Fig. 2 zeigt, beginnt eine Schablone DYAD (2,3) bei Adresse 80 und wird danach inkrementiert.

Das Eingaberegister 37 speichert daher vorübergehend die Startadresse SA sequentiell für jede auszuführende Schablone. Ferner ist in dem Eingaberegister 37 ein einziges Bit NT vorübergehend gespeichert, das dann, wenn es ein Signal vom logischen Wert 1 führt, anzeigt, daß die nächste Schablone gegenwärtig im Eingaberegister 37 cjespeichert ist

909821/0505

28A7A79

und zur Übertragung zum Adressenregister 29 bereit ist. Das nächste Schablonenbit NT wird dem Chip Select-Eingang CS1 von PR0M1 zugeführt, um dessen Steuerung zu bewirken. Schließlich speichert das Eingaberegister 37 ebenfalls vorübergehend vier Bits, die die vordere Familie FF (Abkürzung für Front Family) der nächsten Schablone (NT), die darin gespeichert ist, bezeichnen und führt diese dem Adresseneingang AD1 des PROM1 zu. Die vier Bits der vorderen Familie FF werden mit den vier Bits betreffend die wirksame hintere Familie EBF verknüpft und ergeben den gesamten Adresseneingang für AD1. Die Output Load¹ Bits, die dem Adressenregister 29 zugeführt werden, sind gleich LOAD· CS1, wobei LOAD der an diejenige Adresse gespeicherte logische Wert ist, der durch die kombinierten vorderen Familien FF-Bits und die wirksame letzte Familien EBF-Bits (Tabelle 2) bezeichnet ist.

Die Verlängerung des Eingangs X des PROM 1 wird in der Weise nicht benutzt ,daß ein festes Signal vom logischen Wert 0 diesem Eingang zugeführt wird.

Verschiedene Schablonen-Familien-Strukturen können wie in Fig. 6 bis 10 dargestellt, ausgeführt werden, die die Familien 2,3,4,8 und 1 im einzelnen erläutern. In jeder dieser Figuren zeigt ein "x" in dem Stufen-Zeit-Block an, daß die Schablone jenen Block nicht besetzt.

Im Betrieb kann die Schablonensequenz beschleunigt verarbeitet werden, vergleiche Fig. 11. Fig. 11 weist eine Familien-Sequenz die DYAD(2,3), TRIAD (3,4), TRIAD (4,8), TRIAD (3,4) und TRIAD (4,8) auf. Für eine derartige Sequenz kann eine Tabelle aus Betriebsparametern aufgebaut werden. Tabelle 3 gibt die zyklusweisen Einzelheiten der fünf Betrxebsparameter Adresse A, Vorder-Familie FF, wirksame letzte Familie EB 1, Familien-Status FS und Familien-Steuerung FC wieder.

909821/0505

Dem Fachmann ist klar, daß die Erfindung auf die Einzelheiten der oben beschriebenen Ausführungsbeispiele der Erfindung nicht beschränkt sein kann. Verschiedene Abänderungen sind im Rahmen der Erfindung. Beispielsweise kann das Steuerregister auf Wunsch weggelassen werden, und die Steuermikrowörter n1 bis n4 können direkt der mikroprogranimierten Datenverarbeitungs-Pipeline-Einrichtung zugeführt werden. Den PROM in der Funktion gleichwertige Speichereinrichtungen können an.ihrer Stelle benutzt werden und andere Speicher- und Logikfunktionen äquivalent den dargestellten können eingesetzt werden. Zusätzliche Schablonenfamilien können entsprechend dem vorstehend erläuterten Verfahren und der zugehörigen Einrichtung geschaffen werden.

Insgesamt wurde eine Schablonen-Familien-Schnittstellen-Einrichtung in einer mirkoprogrammierten Pipeline-Datenverarbeitungseinrichtung beschrieben, welche mehrere Schablonen der Pipeline-Einrichtung zu deren Steuerung zuführt, wobei jede Schablone aus einer Gruppe von Mikrobefehlen zur Steuerung jeder Stufe in der Pipeline-Einrichtung besteht. Die Schabonen sind in einer Schablonen-Mikrospeichereinrichtung gespeichert, die von einem Adressenregister adressiert wird und in ein Steuerregister ausliest. Parameter, die in Schablonen-"Familien" gruppiert sind, für die nächste zu benutzende Schablone und Familienparameter der gerade laufenden Schablone werden gemeinsam benutzt, um die Auslösung der nächsten Schablone zu steuern und jeden möglichen Konflikt in irgendeiner Stufe der Pipeline-Einrichtung zu vermeiden.

909821/0505

I ^³ · ₊

Leerseite

Claims

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Burroughs Place, Detroit, Michigan 48232, V. St. A.

Schablonenfamilien-Schnittstelleneinrichtung

Patentansprüche

MJ Schablonen-Schnittstellen-Einrichtung zur sequentiellen Bereitstellung von Schablonen für eine mikroprogrammierte Pipeline-Datenverarbeitungseinrichtung mit einer Schablonen-Mikrospeichereinrichtung (27) zum adressierbaren Speichern mehrerer Schablonen, wobei jede Schablone zugehörige Steuerinformation enthält, mit einer Adressiereinrichtung (29) zum Adressieren der Schablonen-Mikrospeicher-Einrichtung (27), so daß einzelne Schablonen und die ihr individuell zugeordneten Steuerinformationen ausgelesen werden können, mit einer Eingabe-Einrichtung (37), in der eine Schablonen-Startadresse und die zur gespeicherten Schablone gehörende Steuerinformation vorübergehend gespeichert sind, und mit einer Steuereinrichtung (31), die auf die der zuletzt aus der

HZ/gs

909821/0 505

2847A7I

Schablonen-Mikrospeicher-Einrichtung ausgelesenen Schablone zugehörigen Steuerinformation sowie auf die in der Eingabe-Einrichtung (37) vorübergehend gespeicherte Steuerinformation anspricht und die Schablonen-Startadresse, die vorübergehend in der Eingabe-Einrichtung (37) gespeichert ist, der Adressen-Einrichtung (29) zuführt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressiereinrichtung ein inkrementierbares und mit Adressen ladbares Adressenregister (29) ist.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinrichtung einen programmierbaren Lesespeicher (PR0M1) aufweist, der ein Ladesignal· der Adressiereinrichtung zuführt und die übertragung der Schabionen-Startadresse aus der Eingabeeinrichtung zum Adressenregister bewirkt.

909821 /0505