DE2227761B2 - Speichersystem - Google Patents
SpeichersystemInfo
- Publication number
- DE2227761B2 DE2227761B2 DE19722227761 DE2227761A DE2227761B2 DE 2227761 B2 DE2227761 B2 DE 2227761B2 DE 19722227761 DE19722227761 DE 19722227761 DE 2227761 A DE2227761 A DE 2227761A DE 2227761 B2 DE2227761 B2 DE 2227761B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- register
- elementary
- elementary operation
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Description
Verzweigungsoperation — zum gleichen Zeitpunkt ein
bestimmter alternativer EIementaropera*ionsbefehl zur Verfugung gestellt wird.
Die Erfindung löst diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruchs.
Die Erfindung hat den Vorteil, daß im Falle einer bedingten Verzweigung der aus mehreren alternativ
möglichen Befehlen ausgewähite Befeh! sofort nach seiner Ermittlung ausgeführt werden kann, ohne daß
wie bisher eine Verzögerung durch einen sich an die Ermittlungsoperatior. anschließenden Speicherlesezyklus
auftritt.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung erläutert, die
schematisch den Mikroprogramm-Speicher einer Datenverarbeitungsanlage mit zugehörigem Steuerteil
zeigt.
Der Elementaroperations- oder Mikroprogramm-Speicher 10 enthält Wortspeicherzellen 12. ein
Speicherdatenregister MDR. einen Adressendecodierer 14 und ein Speicheradressenregister MAR. Die Wortspeicherzellen
12 bilden im vorliegenden Fall beispielsweise Speicherzellen für acht Speicherwörter 1 bis 8.
Die in den einzelnen Speicherzellen des Speichers 10 gespeicherten Speicherwörter enthalten jeweils vier
Elementaroperations- oder Mikrobefehlswörter a bis d Die Anzahl (vier) von Mikrobefehlswörlern in iedem
Speicherwort ist hier ebenfalls beispielsweise angegeben.
Der Adressendecodierer 14 dient dazu, irgendeine gewünschte der acht Wortspeicherzellen 1 bis 8 zu
wählen oder anzusteuern, um den Inhalt der gewählten
Wortspeicherzelle zum Speicherdatenregister MDR zu übertragen. Das Speicherdatenregister MDR hat vier
Teile 4 bis D zum Empfangen und Speichern der vier Mikrobefehlswörter eines angesteuerten Speicherwortes.
Der Mikroprogramm-Speicher 10 ist vorzugsweise ein Halbleiter-Festwertspeicher (Auslese- oder Permanentspeicher)
mit Speicherzellen für Hunderte von Mikrobefehlswörtern und einer Zugriffszeit in der
Größenordnung von lOONanosekunden.
Das Speicheradressenregister MAR ist in zwei Teile aufgeteilt: für hochstellige Adressenbits A\ und für
niedrigstellige Adressenbits A2. Der Ausgangsteil für die
Bits A\ des Speicheradressenregisters MAR ist über ein UND-Glied 16 (das eine Anordnung von mehreren
UND-Gliedern darstellt) mit dem Eingang des Adressendecodierers 14 gekoppelt, um irgendeine bestimmte
der acht Wortspeicherzellen anzusteuern. Der Teil des Speicheradressenregisters MAR für die Bits A2 ist über
ein UND-Glied 18 (das ebenfalls eine Anordnung von mehreren UND-Gliedern darstellt) mit einem zweiten
Decodierer 20 gekoppelt. Der Decodierer 20 hat vier Ausgänge, deren jeder ein entsprechendes UND-Glied
/4 'bis D'(deren jedes ebenfalls je eine Anordnung von
mehreren UND-Gliedern darstellt) auf tastet. Die UND-Glieder A'bis D'empfangen außerdem Eingangssignale von den entsprechenden Teilen A bis D des
Speicherdatenregisters MDR. Die Ausgänge der UND-Glieder A'bis D'sind über ein ODER-Glied 22 auf ein
Mikrobefehlsregister EOR geschaltet. Das Mikrobefehlsregister EOR hat einen Teil für hochstellige
Adressenbits A\ eines nächsten aus dem Speicher 10 herauszuholenden Mikrobefehlswortes, einen Teil für
niedrigstellige Bits A2 der nächsten Adresse und einen
Teil für einen Elementaroperationscode OP.
Die Bits A\ des Mikrobefehlsregisters EOR gelangen über Leitungen 24 zum entsprechenden Teil des
Soeicheradressenregisters MAR. Die Bits A2 des
Mikrobefehlsregisters gelangen über Leitungen 26 zu einem Schaltwerk 30 für die Mikrobefehlsdurchführung.
Die niedrigstelligen Bits der nächsten Adresse, dip im
Schaltwerk modifiziert werden können, gelangen über Leitungen 26 zum Schaltwerk 30 und werden mit oder
ohne Modifizierung über Leitungen 32 zum Teil der Bits A2 des Speicheradressenregisters MAR übertragen. Ein
Schaltwerk 34 für die Makrobeiehlsdurchführung enthält Mittel für die Übertragung der Adresse eines
ersten Mikrobefehlswortes über ein UND-Glied 36 zum Speicheradressenregister MAR. Die Schaltwerke 30
und 34 sind bekannte Einheiten, wie sie in mikroprogrammierten Rechenanlagen vorhanden sind, und
brauchen daher hier nicht im einzelnen beschrieben zu werden.
Jedes der 32 Elementaroperations- oder Mikrobefehlswörter in den Speicherzellen 12 enthält Nächstadressenbits
A\ und A2 sowie einen Operationscode OP.
wie im Mikrobefehlsregister EOR gezeigt. Bei dem hier erläuterten vereinfachten Ausführungsbeispiel enthält
jedes Mikrobefehlsworl drei Binärbits Au um damit
jede beliebige der acht Wortspeicherzellen 1 bis 8 zu adressieren, und zwei Binärbits 4?. mit deren Hilfe der
Decodierer 20 jedes beliebige der vier UND-Glieder A ' bis D' auftasten kann. Der Operationscode OP jedes
Mikrobefehlswortes enthält so viele Bits, wie gebraucht werden, um vom Schaltwerk 30 durchzuführende
Elementaroperationen zu bestimmen.
Da jede der 32 Wortspeicherzellen 12 die Adresse des nächsten anzusteuernden Mikrobefehlswortes enthält,
brauchen der Reihe nach anzusteuernde Mikrobefehlswörter nicht in sequentiellen oder nacheinander
angeordneten Speicherzellen des Speichers 10 gespeichert zu sein, sondern sie können sich irgendwo im
Speicher befinden. Jedoch soll ein Mikrobefehlswort, das im Operationsteil eine bedingte Verzweigung
aufweist, ein nächstes Mikrobefehlswort und dessen Alternativen so spezifizieren, daß sie sämtlich im selben
Speicherwort (d. h. in der gleichen Wortspeicherzelle des Speichers 10) enthalten sind, so daß sämtliche
möglicher, nächsten Mikrobefehle oder Elementaroperationen enthaltende Speicherwort angesteuert, d. h.
in das Register MDR übertragen werden kann, während eine Bestimmung des nächsten Mikrobefehls erfolgt.
Im Betrieb hat das Schaltwerk 34 für die Makrobefehlsdurchführung
zu einem Zeitpunkt f0 zunächst die Adresse einer ersten Elementaroperation oder eines
ersten Mikrobefehls über das UND-Glied 36 zum Speicheradressenregister MAR geschickt. Der Teil A\
der Adresse durchläuft (bei Auftreten eines Impulses zum Zeitpunkt t + d) das UND-Glied 16. Folglich
überträgt der Decodierer 14 das spezifizierte Speicherwort zum Speicherdatenregister MDR. Danach gelangen
die Bits A2 der Adresse durch das UND-Glied 18 (bei Auftreten eines Impulses zum Zeitpunkt t + D)
zum Decodierer 20, so daß ein gewähltes der UND-Glieder Λ'bis D'voraktiviert oder ansprechbereit
gemacht wird. Das voraktivierte der UND-Glieder A'bis D'überträgt eines der Mikrobefehlswörter (das
uurch den Teil der Adresse mit den Bits A2 spezifiziert
worden ist) vom Speicherdatenregister MDR zum Mikrobefehlsregister EOR. Diese Übertragung erfolgt
zum Zeitpunkt I. wenn ein Taktsignal über die Leitung 38 zu sämtlichen UND-Gliedern A'b\s D'gelangt.
Das erste für die Durchführung eines Makrobefehls benötigte Mikrobefehlswort befindet sich nunmehr zum
Zeitpunkt t im Register EOR. Das Mikrobefehlswort enthält die Adresse des nächsten für die Durchführung
des Makrobefehls benotigten Mikrobcfehlswortes. Die hochstelligcn Bits Λ der nächsten Adresse werden
unmittelbar über die Leitungen 24 zum entsprechenden Teil des Speicheradressenregisters MAR übertragen.
Sodann gelangen nahezu sofort, zum Zeitpunkt t + d, j
die Bits durch das UND-Glied 16 zum Decodierer 14, um die Ansteuerung desjenigen Speicherwortes einzuleiten,
das das gewünschte nächste Mikrobcfchlswori enthält. Während der Zugriff zum Speicher erfolgt, führt
das Schaltwerk 30 mit Hilfe des Operationscode OPdes
Mikrobcfehlswortes im Register EOR die betreffende Elementaroperation durch.
Das System arbeitet zyklisch, wobei aufeinanderfolgende der oben erwähnten Taktimpulse t aufeinanderfolgende
Zeitintervalle Γ festlegen. Während jedes Zeitintervall 7~wird eine enlsprechende aus einer Folge
von Elementaropcralioncn durchgeführt. Jeder zum Zeitpunkt t + d auftretende der oben erwähnten
Impulse ist um eine sehr kurze Zeitdauer d gegenüber
dem entsprechenden Taktimpuls f verzögert. Die Verzögerung d ist auch sehr kurz gegenüber dem
Zeitintervall 7* zwischen aufeinanderfolgenden Taklimpulsen I.
Jeder zum Zeitpunkt t + D auftretende der oben erwähnten Impulse ist um eine lange Dauer D
gegenüber dem Taktimpuls des Zeitintervalle Γ verzögert. Diese Verzögerung ist auch fast so lang wie
das Zeitintervall 7" zwischen aufeinanderfolgenden Taktimpulsen /.
Die erforderliche Zugriffszeit für die Einspeicherung
eines bestimmten Speicherwortes aus dem Speicher 10 in das Speicherdatenregister MDR ist ungefähr der Zeit
vergleichbar, die für die Durchführung der durch den Operationscode OP spezifizierten Elementaroperaiion
erforderlich ist. Der Speicherzugriff für das nächste Mikrobefehlswon erfolgt gleichzeitig mit der Durchführung
der dem jeweils im Register EOR enthaltenen Operationscode entsprechenden Elemenlaroperaiiun.
Dieser Speicherzugriff erfolgt im Intervall zwischen 1 + dund r + Deines gegebenen Zeilintervalis 7^ Das
nächste benötigte Mikrobcfehlswort kann daher sehr
schnell dem Mikrobefehlsregister EOR angeliefert werden, ohne daß die für die Bewerkstelligung eines
Speicherzugriffs erforderliche Zeit abgewartet werden muß.
Der Operationscode OPeines Mikrobefehlswories im
Register EOR enthält Information darüber, ob entweder die niedrigstelligen Adressenbits A2 der nächsten
Mikrobefehlsadresse direkt verwendet werden sollen oder ob die niedrigstelligen Bits auf Grund von
Prüfungen von Maschinenzuständen bei Beendigung der Durchführung der dem Operationscode OP
entsprechenden Elementaroperation geändert werden können. Wenn Änderungen notwendig sind, erfolgen sie
im Schaltwerk 30 für die Mikrobefehlsdurchführung bis zum Zeitpunkt t + D im oben erwähnten gegebenen
Zeitintervall T. Wie erinnerlich, liegt der Zeitpunkt t + D unmittelbar vor dem Zeitpunkt, wo ein nächster
Mikrobefehl im Register EOR gebraucht wird. Zum Zeitpunkt t + D werden die niedrigstelligen Adressenbits
A2 (unverändert oder verändert) vom Schaltwerk 30
über die Leitungen 32 zum entsprechenden Teil des Registers MAR und von dort über das UND-Glied 18
zum Decodierer 20 geschickt. Diese /\2-Bits bewirken
die Übertragung (in der oben beschriebenen Weise) eines der vier verfügbaren Mikrobefehlswörter vom
Speicherdatenregister MDR zum Mikiobcfehlsrcgister EOR. Bei dem übertragenen Mikrobefehlsworl handelt
es sich entweder um den nächsten durch /42-Bils im
Register EOR spezifizierten Mikrobefehl oder um einen alternativen Mikrobefehl, der durch im Schaltwerk 30
veränderte /42-Bits spezifiziert ist. In beiden Fällen wird
das nächste Wort oder dessen Alternative in das Register EOR zum Zeitpunkt t + D desjenigen
Zeitintervalls 7 übertragen, in dem im Schaltwerk 30 ein
Mikrobefehl mit bedingter Verzweigung im Operationsteil OPdurchgeführt wird. Zu diesem Zeitpunkt ist dann
das zweite Mikrobefehlswort im Mikrobefehlsregistei EOR anwesend. Das zweite Mikrobefehlswort wird in
der bereils beschriebenen Weise behandelt (einschließlich des Vorgangs der Einleitung der Ansteuerung eines
dritten Mikrobcfehlswortes, das nach der Durchführung des zweiten Mikrobefehls benötigt wird). Der beschriebene
Vorgang des Herausholens und Durchführens der einzelnen Mikrobefehle wiederholt sich solange, bis
sämtliche für die Durchführung des anfänglichen oder Makrobefehls erforderlichen Elemenlaropeiationen
oder Mikrobefehle durchgeführt sind. Das Schaltwerk 30 signalisier! dem Schaltwerk 34, daß der ursprüngliche
Befehl durchgeführt ist. Daraufhin liefert das Schalt werk 34 das erste Mikrobefehlswort eines nächstfolgen
den Befehls (Makrobefehls) an das Speicheradressen register MAR.
Das für die Durchführung jeder Llemcmaropei ation
bereitgestellte Zeilintervall ist kür/er als die bei
bekannten Anordnungen erforderliche Zeit, da das nächste Speicherwon während desselben Zeltintervalls
angesteuert wird, wo die Operation durchgeführt und
ermittelt wird, welches Mikrobefehlswort 1111 angesteuerten Speicherwort der als nächstes durchzuführenden
Llememaroperaiion entspricht. Das fur die Durchführung von Elementaroperationen mit bedingter
Verzweigung bereitgestellte Zeitintervall kann das gleiche sein wie das Zeitintervall für die Durchführung
von Elemcniaroperationen ohne Unsicherheit bezüglich
der Adresse des nächsten Mikrobefehls. Das heißt, für sämtliche Elemcntaroperationen kann die gleiche kurze
Zyklus/eil verwendet werden, was an sich bereits vorteilhaft ist. Die erfindungsgemäß crzielbare prozentuale
Einsparung bei der Durchführung eines Pro gramms hängt vom Prozentsatz der Elementaroperationen mit bedingter Verzweigung im Programm ab.
Da erfindungsgemäß nahezu 100% der sonst für die Durchführung einer Elementaroperation mit bedingter
Verzweigung erforderlichen Zeit eingespart werden können, wird eine sehr erhebliche Zeitersparnis von
ungefähr 10% erzielt, wenn 10% der auftretenden Elementaroperationen oder Mikrobefehle solche.mit
bedingter Verzweigung sind.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Speichersystem für eine Datenverarbeitungsanlage mit einem Speicher für Speicherwörter, die Elementa.roperationsbefchle enthalten, von deneii jeder einen Adressencode des jeweils nächsten benötigten Speicherwortes bildende Bits und einen Operationscode bildende Bits hat, und von denen wenigstens einige Elementaroperationsbefehle in ihrem Operationscode bedingte Venrweigungsoperationen verlangen; mit einem Elementaroperationsregister zur Aufnahme von Elementaroperationsbefehlen; einer Zugriffsanordnung, die ein Speicheradressenregister zum Lesen des nächsten Speicherwortes mit darin enthaltenem Elementaroperationsbefehl aus dem Speicher in Abhängigkeit vom Adressencode des Elementaroperationsbefehls im Elementaroperationsregister und ein Speicherdatenregister zur Aufnahme jedes aus dem Speicher gelesenen Elementaroperationsbefehls enthält: einer Übertragungsanordnung zur Übertragung eines Elementaroperationsbefehls vom Speicherdatenregister zum Elementaroperationsregister; sowie einem Schaltwerk, das in Abhängigkeit vom Operationscode des jeweils im Elementaroperationsregister befindlichen Elementaroperationsbefehls eine logische Operation durchführt; wobei ohne bedingte Verzweigungsoperation IZIementaroperationsbefehle in einer gegebenen Programmfolge gelesen und ausgeführt werden können und der Zugriff zum nächsten Elementaroperatiombefehl im Speicher gleichzeitig mit der Ausführung des jeweils im Elementaroperationsregister enthaltenen Operationscodes erfolgt, während der Zugriff zu einem oder mehreren nicht in der gegebenen Programmfolge enthaltenen alternativen Elementaroperationsbefehlen erforderlich sein kann, wenn der im Elementaroperationsregister befindliche Elementaroperationsbefehl einen Code für eine bedingte verzweigte Operation enthält, dadurch gekennzeichnet, daß jedes im Speicher (10) enthaltene Speicherwort zwei oder mehr Elementaroperationsbefehle (la, 16, ic, id) enthält; daß jedes Speicherwort, zu dem im Speicher (10) auf Grund eines vorhergehenden, einen Elementaroperationsbefehl. dessen Operationscode eine bedingte Verzweigungsoperation definiert, enthaltenden Speicherworles zugegriffen wird, nicht nur den Elementaroperationsbefehl (z. B. la) der gegebenen Programmfolge, sondern auch das bzw. die alternativen Elementaroperationsbefehle (ib, ic, id) enthält: daß alle in einem gelesenen Speicherwort enthalte nen Elementaroperationsbefehle von dem Speicherdatenregister (MDR)aufgenommen werden; daß die Übertragungsanordnung eine Torschaltungsanordnung (18, 20, 22, A' bis D') enthält, die in Abhängigkeit von Bits (Ai) des im Speicheradressenregister (MAR) enthaltenen Adressencodes einen der Elementaroperationsbefehle aus dem Speicherdatenregistcr (MDR)\n das Elementaroperationsregister (EOR)überträgt; und daß das Schaltwerk (30) in Abhängigkeit von einem Code für eine bedingte Verzweigungsoperation in dem im Elementaroperationsregiüter (EOR) befindlichen Elementaroperationsbefehl Adressencodebits (A2), die dem Speicheradressenregister (MAR) zugeführt werden, modifiziert.Die Erfindung betrifft ein Speichersystem nach dem Oberbegriff des Patentanspruchs.!m Zentralteil von mikroprogrammierten digitalen Datenverarbeitungs- oder Rechenanlagen ist gewöhnlich ein kleiner, schneller Speicher für Elementaroperationsbefehle, der sogenannte Mikroprogramm-Speicher, vorgesehen. Jeder Mikro- oder Elementaroperationsbefehl enthält einen Operationscode sowie Speicheradressenbits eines nächsten anzusteuernden Befehlswortes. Ferner sind ein Steuerregister (Mikrobefehlsregister) für aus dem Speicher herausgeholte Mikrobefehlsworte, eine Speicheransteueranordnung mit einer Adressieranordnung, die unter Steuerung durch Adressenbits im Steuerregister ein nächstes Mikrobefehlswort aus dem Speicher in ein Speicherdatenregister einspeichert, eine die Mikrobefehlswörter vom Speicherdatenregister zum Steuerregister übertragende Übertragungsanordnung und ein Schaltwerk, das unter Steuerung durch den Operationscode des im Steuerregister anwesenden Mikrobefehlswortes eine Schaltoperation durchführt, vorgesehen. Bei einer sol.-hen Anordnung können Mikrobefehle zur Durchführung von Elementaroperationen in beliebiger Anzahl der Reihe nach gelesen und ausgefühii werden, womit die Ausführung eines übergeordneten Programmbefehls (Makrobefehls) bewerkstelligt wird.Wenn der Operationscode eines Mikrobefehls die Prüfung eines Zustande? in der Anlage und eine bedingte Verzweigung zu einem alternativen nächsten Mikrobefehlswort verlangt, kann die Zustandsprüfung erhebliche Zeit erfordern, besonders wenn der Prüfpunkt sich an elektrisch entfernter Stelle in der Anlage befindet, und wenn für die Prüfung die Durchführung einer rechnung oder eines Vergleichs abgewartet werden muß. Da andererseits auch der Zugriff /u einem nächsten Mikrobefehl aus dem Mikroprogramm-Speicher eine relativ lange Zeit beansprucht, ist es üblich, die Ansteuerung des nächsten Mikrobefehls so bald wie möglich einzuleiten. Wird jedoch ein bedingter Verzweigungs-Mikrobefehl durchgeführt, so bleibt der entsprechende nächste Mikrobefehl unbekannt, bis die betreffende Prüfung beendet ist. Man mußte daher bisher mit dem Zugriff zu dem nächsten Mikrobefehl warten, so daß sich seine Ausführung verzögerte.Es ist bekannt, aus einem Speicherwort nur einen Teil auszublenden, der für die Durchführung einer gewünschten Operation ausschließlich benötigt wird, z. B. unter Verwendung eines besonderen Maskierungsregisters (DT-AS 12 91 147). Daß es ferner bekannt ist, bei der Durchführung von Programmen, die auch Verzweigungen enthalten können, einen neuen Befehl aus dem Speicher gleichzeitig mit der Durchführung einer Rechenoperation zu übernehmen (DT-AS 1167 569 bzw. »Proceedings of the Eastern Joint Computer Conference«, 1959, S. 48 bis 58) wurde oben schon erwähnt. Die bekannten Systeme bieten aber keine Möglichkeit, die erläuterte Verzögerung bei einer bedingten Verzweigung zu vermeiden.Der Erfindung liegt die Aufgabe zugrunde, ein Steuersystem anzugeben, bei dem ein wesentlicher Zeitverlust bei der Durchführung von bedingten Verzweigungsbefehlen dadurch vermieden wird, daß innerhalb der Zeit, die vom Schaltwerk zur Durchführung der Operationen gemäß dem Operationscode eines im Flementaroperationsregister enthaltenen Elementaroperationsbefehls benötigt wird, entweder ein Elementaroperationsbefehl aus der gegebenen Programmfolge oder aber — im Falle einer bedingten
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15043771A | 1971-06-07 | 1971-06-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2227761A1 DE2227761A1 (de) | 1972-12-14 |
DE2227761B2 true DE2227761B2 (de) | 1976-09-30 |
Family
ID=22534525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722227761 Withdrawn DE2227761B2 (de) | 1971-06-07 | 1972-06-07 | Speichersystem |
Country Status (8)
Country | Link |
---|---|
US (1) | US3728686A (de) |
CA (1) | CA951834A (de) |
DE (1) | DE2227761B2 (de) |
FR (1) | FR2141221A5 (de) |
GB (1) | GB1386176A (de) |
IT (1) | IT956180B (de) |
NL (1) | NL7207645A (de) |
SE (1) | SE369791B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2837872A1 (de) * | 1977-09-02 | 1979-05-23 | Sperry Rand Corp | Digitalrechner mit ueberlappender betriebsweise unter verwendung einer bedingten steuerung zur minimierung von zeitverlusten |
DE3429571A1 (de) * | 1984-08-10 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur prioritaetsbezogenen einordnung und registrierung von speicherabschnitten bzw. speicherbaenken, unter anwendung des lru-algorithmus |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3959777A (en) * | 1972-07-17 | 1976-05-25 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3922538A (en) * | 1973-09-13 | 1975-11-25 | Texas Instruments Inc | Calculator system featuring relative program memory |
CA1039217A (en) * | 1974-07-01 | 1978-09-26 | Willy J. Grundherr | Rotary wheel printing system |
US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
JPS5148937A (en) * | 1974-10-25 | 1976-04-27 | Fujitsu Ltd | Kiokusochi niokeru junjoseigyohoshiki |
US4124893A (en) * | 1976-10-18 | 1978-11-07 | Honeywell Information Systems Inc. | Microword address branching bit arrangement |
US4197589A (en) * | 1977-12-05 | 1980-04-08 | Texas Instruments Incorporated | Operation sequencing mechanism |
US4181942A (en) * | 1978-03-31 | 1980-01-01 | International Business Machines Corporation | Program branching method and apparatus |
US4236205A (en) * | 1978-10-23 | 1980-11-25 | International Business Machines Corporation | Access-time reduction control circuit and process for digital storage devices |
DE3009121C2 (de) * | 1980-03-10 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Mikroprogramm-Steuereinrichtung |
US4484268A (en) * | 1982-02-22 | 1984-11-20 | Thoma Nandor G | Apparatus and method for decoding an operation code using a plurality of multiplexed programmable logic arrays |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3234523A (en) * | 1962-01-02 | 1966-02-08 | Sperry Rand Corp | Phase controlled instruction word format |
US3380025A (en) * | 1964-12-04 | 1968-04-23 | Ibm | Microprogrammed addressing control system for a digital computer |
US3325785A (en) * | 1964-12-18 | 1967-06-13 | Ibm | Efficient utilization of control storage and access controls therefor |
US3408630A (en) * | 1966-03-25 | 1968-10-29 | Burroughs Corp | Digital computer having high speed branch operation |
US3521237A (en) * | 1967-05-11 | 1970-07-21 | Bell Telephone Labor Inc | High-speed data-directed information processing system |
US3570006A (en) * | 1968-01-02 | 1971-03-09 | Honeywell Inc | Multiple branch technique |
-
1971
- 1971-06-07 US US00150437A patent/US3728686A/en not_active Expired - Lifetime
-
1972
- 1972-05-26 CA CA143,226,A patent/CA951834A/en not_active Expired
- 1972-06-06 GB GB2627672A patent/GB1386176A/en not_active Expired
- 1972-06-06 NL NL7207645A patent/NL7207645A/xx unknown
- 1972-06-06 FR FR7220328A patent/FR2141221A5/fr not_active Expired
- 1972-06-06 SE SE07407/72A patent/SE369791B/xx unknown
- 1972-06-06 IT IT25301/72A patent/IT956180B/it active
- 1972-06-07 DE DE19722227761 patent/DE2227761B2/de not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2837872A1 (de) * | 1977-09-02 | 1979-05-23 | Sperry Rand Corp | Digitalrechner mit ueberlappender betriebsweise unter verwendung einer bedingten steuerung zur minimierung von zeitverlusten |
DE3429571A1 (de) * | 1984-08-10 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur prioritaetsbezogenen einordnung und registrierung von speicherabschnitten bzw. speicherbaenken, unter anwendung des lru-algorithmus |
Also Published As
Publication number | Publication date |
---|---|
CA951834A (en) | 1974-07-23 |
NL7207645A (de) | 1972-12-11 |
FR2141221A5 (de) | 1973-01-19 |
SE369791B (de) | 1974-09-16 |
US3728686A (en) | 1973-04-17 |
DE2227761A1 (de) | 1972-12-14 |
IT956180B (it) | 1973-10-10 |
GB1386176A (en) | 1975-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2718454C3 (de) | Als Halbleiterschaltung ausgeführte Speichervorrichtung | |
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE2617436C2 (de) | ||
DE2457612C3 (de) | Mikroprogrammier-Steuereinrichtung | |
DE1915818C3 (de) | Steuerschaltung für ein elektronisches Datenverarbeitungssystem | |
DE2953861C2 (de) | ||
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE2719635A1 (de) | Anordnung fuer eine erweiterung einer mikroprogrammsteuerung einer datenverarbeitungsanlage | |
CH620779A5 (de) | ||
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE1499203B1 (de) | Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb | |
DE2227761B2 (de) | Speichersystem | |
DE2715073A1 (de) | Mikroprogrammierte rechner-steuervorrichtung | |
DE2145709B2 (de) | ||
DE2359920A1 (de) | Adressiereinheit fuer einen gemeinschaftsspeicher | |
DE2911909A1 (de) | Verfahren und geraet zur digitalen datenverarbeitung, insbesondere von digitalen audiosignalen | |
DE3501903A1 (de) | Im pipelinebetrieb arbeitende datenverarbeitungseinrichtung | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE2418921C2 (de) | Vorrichtung zum Speichern von Mikroprogrammen in einer Datenverarbeitungsanlage | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE3307194A1 (de) | Datenverarbeitungsanlage | |
DE3344340C2 (de) | Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen | |
DE2720842A1 (de) | Daten-uebertragungssystem | |
DE2125688A1 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |