Vor
mehreren Jahren haben eine größere Anzahl
namhafter Aktuator-, Sensor- und
Steuerungshersteller sowie zwei Hochschuleinrichtungen mit der industriellen
Gemeinschaftsentwicklung eines Aktuator-Sensor-Interface-Systems
begonnen, welches als AS-Interface-System oder im folgenden stets
als ASI-System bezeichnet
wird. Das ASI-System wird als neuartige Schnittstelle für die industrielle Kommunikation
eingesetzt und belegt den Bereich unterhalb der bisherigen Feldbussysteme.
Es verbindet insbesondere binäre
Sensoren und Aktuatoren über
eine Sammelleitung mit der ersten Steuerungsebene, z. B. einer SPS
oder einem PC.
Das
ASI-System besteht aus mehreren ASI-Slaves, einem ASI-Master und
einer ASI-Leitung. Kernstück
des ASI-Systems ist der ASI-Slave, der in der Regel als ASI-Chip
realisiert ist und mit dem die Aktuatoren bzw. Sensoren an die ASI-Leitung
digital angekoppelt werden. Der ASI-Chip wird konstruktiv entweder
in ein Modul eingebaut, an das dann konventionelle Aktuatoren und
Sensoren angeschlossen werden, oder er wird direkt in den Aktuator bzw.
Sensor eingebaut. Der ASI-Master bildet die Schnittstelle zwischen
den Aktuatoren bzw. Sensoren und dem Kern der Steuerung, beispielsweise
einer SPS oder einem PC. Die ASI-Leitung ist im allgemeinen ein
ungeschirmtes Zwei-Leiter-Flachbandkabel oder ein Standard-Rundkabel, über das
gleichzeitig Signale und Energie übertragen werden.
Ein
Aktuator-Sensor-Interface-Slave gemäß dem Oberbegriff des Patentanspruchs
1 ist aus der
DE 195 16 938
C1 bekant, wobei in dieser Druckschrift der ASI-Slave als
Gruppenbaustein bezeichnet ist. Der Gruppenbaustein ist über ein
Schnittstellenbaustein an eine Busleitung anschließbar, über die
der Gruppenbaustein Signale von einer übergeordneten Steuereinheit
empfängt
bzw. Signale an die übergeordnete
Steuereinheit sendet. Das bekannte Bussystem arbeitet somit ebenfalls
nach dem Master-Slave-Prinzip.
Aus
dem Bereich der Computertechnik sind PC-Erweiterungskarten bekannt,
die mehrere, unterschiedliche Schnittstellen auf einer gemeinsamen Karte
aufweisen, wobei die Karte nur einen Bussteckplatz belegt. Jede
Schnittstele hat dabei ihre eigene Adresse, so daß jede Schnittstelle
gezielt angesteuert werden kann. Eine derartige Schnittstellen-Karte (Multi
-I/O High Speed, Best.-Nr. 97 60 83-44) ist beispielsweise aus einem
Katalog von "Conrad
Electronic" 1998,
Seite 1011 bekannt. Im Unterschied zu einem ASI-Slave, an den Sensoren
und Aktuatoren angeschlossen werden, werden an einen Computer unterschiedliche
komplexe Endgeräte,
z.B. Drucker oder Scanner angeschlossen. Sowohl von seinem Aufbau,
als auch von seiner Funktion ist ein Computer somit nicht mit einem
ASI-Slave vergleichbar.
Das
ASI-System überträgt die Informationen zwischen
einem Master und den verschiedenen Slaves nicht parallel, sondern
seriell. In jedem Abfragezyklus werden Informationen seriell vom
Master zu jedem Slave und zurück übertragen.
Sie können
als Ein- oder als Ausgabedaten benutzt werden. Um keine zu großen Wartezeiten
bei der seriellen Übertragung
der Informationen vom Master zu den einzelnen Slaves bzw. umgekehrt
zu haben, ist für
das ASI-System eine bestimmte Struktur der über die ASI-Leitung übertragenen
Signale vorgegeben. Diese im nachfolgenden noch genauer beschriebene
Struktur der übertragenden
Signale, d. h. die Struktur der ASI-Nachrichten, zusammen mit einer
vorgegebenen maximalen Anzahl von an die ASI-Leitung anschließbaren ASI-Slaves,
gewährleistet
eine für
die Praxis ausreichende Zykluszeit von maximal 5 ms.
Der
Dialog des ASI-Masters mit einem ASI-Slave besteht immer aus der
Kombination von Telegramm des ASI-Masters und Antworttelegramm des
ASI-Slaves. Das Telegramm des ASI-Masters wird auch als Masteraufruf,
das Antworttelegramm des ASI-Slaves als Slaveantwort bezeichnet.
Wie üblich
beginnen die Telegramme, d. h. die ASI-Nachrichten mit einer Startkennung
und enden mit einer Stopkennung. Zwischen dem Masteraufruf und der Slaveantwort
bzw. zwischen der Slaveantwort und einem neuen Masteraufruf ist
jeweils eine Masterpause bzw. eine Slavepause vorgesehen. Der Masteraufruf
besteht insgesamt aus vierzehn Bits, wobei darin fünf Adreßbits und
fünf Informationsbits
an den ASI-Slave enthalten sind. Die Slaveantwort besteht aus insgesamt
sieben Bits, von denen vier Bits als Informationsbits an den ASI-Master vorgesehen
sind.
Über die
am Anfang des Masteraufrufs stehenden Adreßbits wird jedem ASI-Slave mitgeteilt, ob
die nachfolgende Information für
ihn oder für
einen anderen ASI-Slave bestimmt ist. Jedem ASI-Slave ist also eine
fünf Bit
lange Adresse zugeordnet, wobei die Adresse 0 eine Sonderfunktion
hat. Sie wird üblicherweise
bei der Herstellung als Defaultwert benutzt, d. h. herstellungsmäßig ist
den ASI-Slaves die Adresse 0 zugewiesen. Wenn dann beispielsweise ein
defekter ASI-Slave ausgetauscht wird, wird im neuen ASI-Slave die
Adresse 0 durch die Adresse des ausgefallenen ASI-Slaves ersetzt,
was durch ein entsprechendes Kommando des ASI-Masters an den neuen
ASI-Slave ausgeführt
werden kann. Mit den fünf
Adreßbits
können
somit im Normalfall maximal 31 Teilnehmer adressiert und an die
ASI-Leitung angeschlossen werden. In einem Abfragezyklus wird jeder
angeschlossene ASI-Slave – maximal
31 ASI-Slaves – vom
ASI-Master angesprochen und sendet jeder ASI-Slave seine Slaveantwort mit den vier
Informationsbits an den ASI-Master zurück.
Durch
die vorgegebene Struktur der ASI-Nachrichten ergibt sich sowohl
eine Beschränkung
der maximal an die ASI-Leitung bzw. an einen ASI-Master anschließbaren ASI-Slaves
als auch eine Beschränkung
der maximal innerhalb eines Abfragezyklusses zwischen dem ASI-Master
und dem ASI-Slave austauschbaren Informationsbits. Die erste Beschränkung ist
bei der neuen ASI-Version
2.1 dadurch behoben worden, daß sich
zwei ASI-Slaves eine Adresse teilen. Als sogenannte A- und B-Slaves heißen sie
dann z. B. 10 A und 10 B. Im ersten Abfragezyklus werden alle A-Slaves,
im folgenden alle B-Slaves bearbeitet. Der Vorteil, daß nunmehr
maximal 62 ASI-Slaves anstelle von 31 ASI-Slaves an das ASI-System
angeschlossen werden können,
ist somit durch eine von 5 ms auf 10 ms angestiegene Zykluszeit
erkauft worden.
Die Übertragung
von 8 bis 16 Bit langen Werten, wie sie bei analogen Meßwerten
für Temperaturen
oder Durchflüsse
anfallen können,
lassen sich mit dem bestehenden ASI-System nicht ohne weiteres übertragen.
Soll beispielsweise eine 12 Bit lange Information übertragen
werden, so ist dies bisher nur dadurch realisierbar, daß die 12
Bit lange Information in Portionen von drei Bit über vier
Zyklen verteilt übertragen
wird. Anstelle der normalerweise nutzbaren vier Informationsbits
können
hierbei nur drei Bits für
die Information verwendet werden, da das vierte Bit als sogenanntes
Steuer- oder Toggelbit benötigt wird.
Das Steuer- bzw. Toggelbit enthält
die Information, an welche Stelle der insgesamt 12 Bit langen Information
die gerade übertragenen
drei Informationsbits gehören.
Sollen mit einem ASI-System nicht nur binäre sondern auch analoge Größen übertragen werden,
so werden dafür
mehrere Zykluszeiten benötigt,
was zu einer entsprechend längeren Übertragungszeit
führt.
Der
Erfindung liegt somit die Aufgabe zugrunde, einen ASI-Slave der
in Rede stehenden Art zur Verfügung
zu stellen, mit dem auch Informationen mit einer größeren Anzahl
an Informationsbits in möglichst
wenigen Abfragezyklen und damit möglichst schnell übertragen
werden können.
Diese
Aufgabe ist dadurch gelöst,
daß funktional
mehrere Digitalteile vorgesehen sind, die gemeinsam ein Analogteil
benutzen, daß den
funktional mehreren Digitalteilen je eine Adresse zugeordnet ist,
so daß eine
der Anzahl der funktional mehreren Digitalteile entsprechende Anzahl
von vom Analogteil kommenden Signalen vom ASI-Slave ausgewertet und
verarbeitet werden können,
so daß der
ASI-Slave innerhalb eines Masterzyklusses die der Anzahl der funktional
mehreren Digitalteile entsprechende vielfache Anzahl an Informationsbits
empfangen und/oder senden kann, wodurch auch analoge Meßwerte,
die eine größere Anzahl
von Informationsbits aufweisen, innerhalb eines Masterzyklusses übertragbar
sind.
Eingangs
ist ausgeführt
worden, daß der ASI-Slave
aus einem Analogteil, einem Analog/Digital-Umsetzungsteil und einem
Digitalteil besteht. Diese drei Elemente, die in der Praxis in einem
ASI-Chip realisiert werden, stellen den funktionalen, nicht jedoch
den tatsächlichen
Aufbau des ASI-Slaves dar. Nachfolgend soll die Funktion dieser
drei Elemente sowie deren tatsächlich
in der Praxis ausgeführte
Realisierung dargestellt werden.
Über die
ASI-Leitung werden gleichzeitig die im ASI-System benötigte Energie
und die Signale übertragen.
Die ASI-Leitung dient somit zur Spannungs- und Stromversorgung der ASI-Slaves
sowie der an den ASI-Slaves ange schlossenen Aktuatoren und/oder
Sensoren und zur Datenübertragung
zwischen dem ASI-Master und den ASI-Slaves. Die Datenübertragung
erfolgt dabei im ASI-System durch näherungsweise sin2-förmige Spannungsimpulse, welche
der DC-Spannungsversorgung aufmoduliert sind. Um diese auf der ASI-Leitung übertragenen analogen
Spannungsimpulse empfangen zu können, weist
der ASI-Slave funktional zunächst
ein Analogteil auf, über
welches der ASI-Slave an die ASI-Leitung anschließbar ist.
Das Analogteil ist dabei sowohl Empfänger als auch Sender, d. h.
das Analogteil empfängt
einerseits die von der ASI-Leitung übertragenen, vom ASI-Master
stammenden Signale, sendet andererseits die von der ASI-Leitung
zu übertragenden,
von den angeschlossenen ASI-Slaves stammenden Signale. Bei dem von
der ASI-Leitung übertragenen,
von dem Analogteil empfangenen Signal handelt es sich um den Masteraufruf,
bei dem von der ASI-Leitung zu übertragenden,
von dem Analogteil abgegebenen Signalen um die Slaveantwort.
Da
der ASI-Slave, genauer das Digitalteil des ASI-Slaves, die Signale
in digitaler Form auswertet und verarbeitet, enthält der ASI-Slave
funktional noch ein Analog/Digital-Umsetzungsteil, das die von der
ASI-Leitung empfangenen analogen Signale in digitale Signale bzw.
digitale Signale in von der ASI-Leitung zu übertragende analoge Signale
umwandelt. Ist zuvor gesagt worden, daß das Analogteil einem Empfänger und
einem Sender entspricht, so entspricht das Analog/Digital-Umsetzungsteil
einem dem Empfänger
zugeordneten Analog/Digital-Wandler und einem dem Sender zugeordneten
Digital/Analog-Wandler.
Im
Digitalteil werden einerseits die vom Analogteil kommenden, durch
das Analog/Digital-Umsetzungsteil digitalisierten Signale verarbeitet,
andererseits zum Analogteil gehende Signale, d. h. solche Signale,
die von einem Aktuator oder Sensor kommen, verarbeitet. Das Digitalteil
stellt die Ablaufsteuerung des ASI-Slaves dar, entspricht somit
der logischen Schaltung des ASI-Slaves, wobei das Digitalteil insbesondere
den vom Analogteil empfangenen Masteraufruf decodiert und auf Fehlerfreiheit prüft sowie
die in dem Masteraufruf enthaltenen codierten Kommandos ausführt und
gegebenenfalls das Senden einer Slaveantwort veranlaßt. Bevor
das Digitalteil die in dem Masteraufruf enthaltenen Informationsbits
verarbeitet und darin enthaltene codierte Kommandos ausführt, prüft das Digitalteil
zunächst, ob
die Adreßbits
des Masteraufrufs mit einer dem ASI-Slave zugeordneten Adresse übereinstimmen. Die
dem ASI-Slave zugeordnete Adresse kann dabei beispielsweise in einem
nicht flüchtigen
Speicher abgelegt sein, aus welchem die Adresse in ein Adreßregister
geladen werden kann. Das Digitalteil prüft also zunächst, ob der empfangene Masteraufruf
auch für das
ASI-Slave bestimmt ist. Nur wenn dies der Fall ist, werden die in
dem Informationsteil des Masteraufrufs enthaltenen Kommandos ausgeführt und
gegebenenfalls eine Slaveantwort über die ASI-Leitung zurück an den ASI-Master geschickt.
Erfindungsgemäß ist zunächst erkannt
worden – und
dies ist bereits Teil der Erfindung -, daß bei der rein räumlichen
Zusammenfassung mehrerer herkömmlicher
ASI-Slaves, beispielsweise in einem gemeinsamen Gehäuse, von
jedem Analogteil eines jeden ASI-Slaves gleichzeitig jeder Masteraufruf empfangen
wird, unabhängig
davon, ob der Masteraufruf überhaupt
für den
jeweiligen ASI-Slave bestimmt ist. Diese Erkenntnis ist erfindungsgemäß zu nächst dadurch
umgesetzt worden, daß zwar
funktional mehrere Digitalteile, jedoch nur eine Analogteil vorgesehen
ist.
Dadurch,
daß nun
erfindungsgemäß funktional
mehrere Digitalteile vorgesehen sind, aber der ASI-Slave trotzdem
nur ein Analogteil aufweist, folgt zunächst die Einsparung der ansonsten
mehrfach vorhandenen Analogteile. Mit einer solchen Einsparung sind
zum einem Kostenvorteile, zum anderen aber auch Platzvorteile verbunden.
Der erfindungsgemäße ASI-Slave
hat darüber
hinaus den Vorteil, daß er
aufgrund des nur einmal vorhandenen Analogteils somit auch nur die
Impedanz eines normalen ASI-Slaves hat. Werden mehrere herkömmliche ASI-Slaves
durch einen erfindungsgemäßen ASI-Slave
mit funktional mehreren Digitalteilen aber nur einem Analogteil
ersetzt, so wird dadurch die ASI-Leitung weniger belastet. Für das einwandfreie Funktionieren
der Datenübertragung über die ASI-Leitung
ist der frequenzabhängige
Impedanzverlauf zwischen den beiden Klemmen der ASI-Leitung von
großer
Bedeutung. Dabei existiert eine vorgeschriebene Impedanz-Grenzkurve,
die nicht unterschritten werden darf. Diese Grenzkurve bestimmt die
maximal zulässige
Anzahl von anzuschließenden ASI-Slaves
mit den ASI-Slaves eigener Impedanz. Wenn nun jedoch mehrere herkömmliche
ASI-Slaves mit je einem Analogteil und je einem Digitalteil durch einen
erfindungsgemäßen ASI-Slave
mit funktional mehreren Digitalteilen, jedoch nur einem Analogteil ersetzt
werden, dürfen
entsprechend mehr ASI-Slaves angeschlossen werden bzw. dürfen die
ASI-Slaves geringere Impedanzen als normal zulässig aufweisen, ohne daß die Datensicherheit
gefährdet
wird.
Dadurch,
daß nun
erfindungsgemäß funktional
mehrere Digitalteile vorgesehen sind, kann der ASI-Slave eine der
Anzahl der funktional vorgesehenen Digitalteile entsprechende Anzahl
von vom Analogteil kommenden Signale auswerten und verarbeiten.
Wenn also beispielsweise funktional vier Digitalteile vorgesehen
sind, so werden insgesamt vier von dem ASI-Slave bzw. dem Analogteil
des ASI-Slaves empfangene Signale mit insgesamt vier unterschiedlichen,
in dem Masteraufruf enthaltenen Adressen empfangen, ausgewertet
und verarbeitet. Wenn den vier funktional vorgesehenen Digitalteilen beispielsweise
die Adressen 1 bis 4 zugeordnet sind, so wird der erfindungsgemäße ASI-Slave
nicht nur bei dem Masteraufruf mit der Adresse "1" die
in dem Masteraufruf enthaltenen Informationen auswerten und verarbeiten
und eine entsprechende Slaveantwort an den ASI-Master zurückschicken,
sondern dies auch bei den Masteraufrufen mit den Adressen "2", "3" und "4" tun. Da der ASI-Master die zuvor beispielhaft
genannten vier Masteraufrufe bzw. die vier Slaveantworten innerhalb
eines Masterzyklusses verschickt bzw. empfängt, kann durch den erfindungsgemäße ASI-Slave
innerhalb eines Masterzyklusses die vierfache Anzahl an Informationsbits
empfangen bzw. gesendet werden. Dadurch lassen sich mit dem erfindungsgemäßen ASI-Slave
auch analoge Meßwerte,
beispielsweise für
Temperaturen oder Durchflüsse,
die eine größere Anzahl
von Informationsbits aufweisen, innerhalb eines Masterzyklusses übertragen.
Gemäß einer
ersten vorteilhaften Ausgestaltung der Erfindung ist in dem ASI-Slave eine Steuerung
vorgesehen, die das Digitalteil so beeinflußt bzw. verändert, daß das Digitalteil vom Analogteil stammende
Signale mit unterschiedlichen Adreßbits auswertet und verarbeitet.
Bei dieser bevorzugten Ausgestaltung der Erfindung ist nun weiter
erkannt worden, daß auch
auf das Vorhandensein von mehreren vollständigen Digitalteilen verzichtet
werden kann, wenn die Steuerung das Digitalteil so beeinflußt, daß das Digitalteil
vom Analogteil stammende Signale mit unterschiedlichen Adreßbits auswertet und
verarbeitet. Es ist also auch hier erkannt worden, daß die Funktion
mehrerer Digitalteile von einem einzigen Digitalteil übernommen
werden kann, wenn das Digitalteil von einer Steuerung so beeinflußt bzw. verändert wird,
daß das
Digitalteil die von dem Analogteil kommenden Signale nicht nur bei
einer einzigen Adresse, sondern bei mehreren, von der Steuerung
ausgewählten
Adressen auswertet und verarbeitet. Ein derartiger ASI-Slave verhält sich
gegenüber
dem ASI-Master informationstechnisch nicht wie ein einziger herkömmlicher
ASI-Slave mit nur einer Adresse, sondern wie eine Vielzahl von ASI-Slaves mit
einer Vielzahl von unterschiedlichen Adressen. Schaltungstechnisch
verhält
sich der erfindungsgemäße ASI-Slave
jedoch gegenüber
der ASI-Leitung wie ein herkömmlicher
ASI-Slave mit der Impedanz nur eines herkömmlichen ASI-Slaves.
Im
Extremfall kann somit der erfindungsgemäße ASI-Slave alle Slaveadressen
in sich vereinen, so daß jeder
Masteraufruf von dem einen ASI-Slave ausgewertet und verarbeitet
wird und auf jeden Masteraufruf eine Slaveantwort von dem ASI-Slave
zum ASI-Master gesendet wird. Ein solcher "Multi"-Slave ermöglicht es somit, eine Vielzahl
von herkömmlichen
ASI-Slaves zu ersetzen, wobei durch die Realisierung nur eines Analogteils
und nur eines Digialteils, dann natürlich auch nur eines Analog/Digital-Umsetzungsteils,
wesentlich weniger Platz benötigt
wird. Ein solcher "Multi"-Slave eignet sich
somit dort besonders gut, wo viele Aktuatoren oder/und Sensoren
räumlich
sehr nahe benachbart zueinander angeordnet sind, und beispielsweise
bei einem Tastenfeld oder einer Leuchtanzeige, und somit bisher auch
sehr viele herkömmliche
ASI-Slaves auf begrenztem Raum untergebracht werden mußten.
Weiter
vorteilhaft ist es, wenn als Steuerung ein Mikroprozessor vorgesehen
ist, der dann neben der Beeinflussung des Digitalteils des ASI-Slaves
zusätzlich
weitere Funktionen übernehmen
kann. Die Verwendung eines Mikroprozessors als Steuerung ist dann
besonders vorteilhaft, wenn der erfindungsgemäße ASI-Slave in Verbindung
mit analogen Sensoren verwendet wird.
Ursprünglich ist
das ASI-System für
binäre Aktuatoren
und Sensoren ausgelegt worden, so daß mit den vier zur Verfügung stehenden
Informationsbits der Slaveantwort die Zustände von vier binären, an
einen ASI-Slave angeschlossenen Sensoren vom ASI-Slave zum ASI-Master übermittelt
werden können.
Wenn jedoch anstelle von binären
Sensoren ein Analogteilnehmer an ein herkömmliches ASI-Slave angeschlossen
wird, so wurden bisher zur Übertragung
eines beispielsweise 12 Bit breiten Analogeingangssignals mit Hilfe
der vier Informationsbits der Slaveantwort vier Zykluszeiten benötigt. Mit
jedem Masterzyklus konnten drei Bit der Information übertragen
werden, da eines der vier Informationsbits als Steuerbit benötigt wurde.
Somit waren bisher bei der Übertragung
von Analogeingangssignalen zum einen mehrere Masterzyklen notwendig,
zum anderen hat sich durch das Erfordernis eines Steuerbits auch
die Nettoinformationsmenge reduziert, d. h. von den vier grundsätzlich zur
Verfügung
stehenden Informationsbits konnten nur drei zur tatsächlichen Übertragung der
Information genutzt werden.
Durch
die Verwendung eines Mikroprozessors als Steuerung entfällt das
Erfordernis des zusätzlichen
Steuerbits. Die vom Digitalteil ausgewerteten und verarbeiteten
Informationsbits von nacheinander empfangenen Signalen mit unterschiedlichen Adreßbits können vom
Mikroprozessor unter Berücksichtigung
der jeweiligen Adreßbits
der einzelnen Signale zu einer zusammen hängenden Information verarbeitet
werden. So kann beispielsweise ein 12 Bit breites Analogeingangssignal
dadurch innerhalb eines Masterzyklusses übertragen werden, daß das 12 Bit
breite Analogeingangssignal in Portionen von je vier Bit als Slaveantwort
auf jeweils einen Masteraufruf mit drei unterschiedlichen Adressen übertragen wird.
Die Slaveantworten der aus Sicht des ASI-Masters drei unterschiedlichen
ASI-Slaves – der
erfindungsgemäße ASI-Slave sendet die
Slaveantworten als Reaktion auf drei Masteraufrufe mit unterschiedlichen
Adressbits – können somit
problemlos innerhalb eines Masterzyklusses übertragen werden.
Weiter
vorteilhaft ist es, wenn die Steuerung bzw. der Mikroprozessor selbständig die
Adressen auswählt,
die in dem ASI-System, in dem der erfindungsgemäße ASI-Slave angeschlossen
ist, nicht von anderen ASI-Slaves belegt sind. Im Unterschied zu
einem normalen ASI-Slave reagiert der erfindungsgemäße ASI-Slave,
bei dem ein Mikroprozessor verwirklicht ist, somit nicht nur auf
seine eigenen Adressen, sondern er wertet auch alle anderen Adressen
aus, die vom ASI-Master in den Masteraufrufen verwendet werden.
Aus der Auswertung und Speicherung der bereits belegten Adressen
kann der Mikroprozessor dann die nicht belegten Adressen ermitteln
und entweder eigenständig
oder auf Befehl des ASI-Masters diese Adressen für das erfindungsgemäße ASI-Slave
belegen. Dabei kann je nach Programmierung des Mikroprozessors entweder
nur eine bestimmte Anzahl von freien Adressen belegt werden, oder
es werden alle freien Adressen durch das erfindungsgemäße ASI-Slave
belegt. Wenn der Mikroprozessor eine solche Überwachungsfunktion ausübt, kann
es zu keiner Doppeladressierung durch den Kunden kommen, was ansonsten
dann auftreten kann, wenn der Kunde die Adreßvergabe an ein neues, in das
bestehende ASI-System eingefügte ASI-Slave selber vornimmt.
Besonders
vorteilhaft ist die Verwendung des erfindungsgemäßen ASI-Slaves, wenn viele
Aktuatoren oder/und Sensoren auf engem Raum konzentriert sind, wie
dies beispielsweise bei Tastenfeldern der Fall ist. Dann kann durch
die Verwendung nur eines Analogteils und nur eines Digitalteils
ein wesentlich kleinerer ASI-Slave realisiert werden, als es bei
der bloßen
räumlichen
Zusammenfassung von mehreren herkömmlichen ASI-Slaves in einem
Gehäuse der
Fall wäre.
Bevorzugt sind dann das Analogteil, der Analog/Digital-Umsetzungsteil,
der Digitalteil und der Mikroprozessor in einem IC integriert.
Nach
einer letzten vorteilhaften Ausgestaltung der Erfindung, die hier
noch kurz erwähnt
werden soll, ist eine Schnittstelleneinheit zur Programmierung und/oder
zur Adressierung und/oder zum Auslesen von Daten auf elektrischem
und/oder optischem Weg in dem ASI-Slave vorgesehen. Über eine derartige
Schnittstelleneinheit kann dann auch auf den Mikroprozessor zugegriffen
werden, so daß der erfindungsgemäße ASI-Slave
auch von außen
hinsichtlich der Adressen programmierbar ist bzw. Daten aus dem
Mikroprozessor ausgelesen werden können. Bei der Adressierung
von außen,
d. h. durch den Benutzer, wird durch den Mikroprozessor jedoch dafür gesorgt,
daß es
zu keiner Doppeladressierung kommen kann. Sind eine Vielzahl von
Adressen noch frei verfügbar,
so werden diese Adressen dem Benutzer durch den Mikroprozessor als
mögliche
Adressen angeboten und der Benutzer kann sich dann über die Schnittstelleneinheit
aus den angebotenen Adressen die Adressen seiner Wahl aussuchen.
Wenn der Benutzer eine Adresse vergeben möchte, die bereits von einem
an das ASI-System angeschlossenen ASI-Slave verwendet wird, so wird
dies von dem Mikroprozessor erkannt und durch eine entsprechende Fehlermeldung
dem Benutzer mitgeteilt.
Ein
erfindungsgemäßer ASI-Slave
mit einem Mikroprozessor kann auch dazu benutzt werden, in der Initialisierungsphase
des ASI-Systems verschiedene oder alle ASI-Slaves zu simulieren
und damit einen Test des ASI-Masters oder seiner übergeordneten
Strukturen durchzuführen.
Im
einzelnen gibt es nun eine Vielzahl von Möglichkeiten, den erfindungsgemäßen ASI-Slave auszugestalten
und weiterzubilden. Hierzu wird verwiesen auf die dem Patentanspruch
1 nachgeordneten Patentansprüche
und auf die Beschreibung in Verbindung mit der Zeichnung. Es zeigen
1 eine
Prinzipdarstellung mehrerer, rein räumlich zusammengefaßter herkömmlicher ASI-Slaves
(Stand der Technik),
2 ein
erstes Ausführungsbeispiel
des erfindungsgemäßen ASI-Slaves
und
3 ein
zweites, bevorzugtes Ausführungsbeispiel
des erfindungsgemäßen ASI-Slaves.
1 zeigt
mehrere herkömmliche
ASI-Slaves 1, die in einem gemeinsamen Gehäuse 2 angeordnet
sind. Die ASI-Slaves 1 bilden zusammen mit einem – hier nicht
dargestellten – ASI-Master
ein ASI-System. Die ASI-Slaves 1 sind über eine ASI-Leitung 3 mit
dem ASI-Master verbunden und dienen zur direkten Ankopplung von
Aktuatoren 5 bzw. Sensoren 4 an die ASI-Leitung 3.
In der Praxis ist der ASI-Slave 1 meist zumindest teilweise
als ASI-Chip realisiert.
Funktional
besteht jeder ASI-Slave 1 aus einem Analogteil 6,
welches mit der ASI-Leitung 3 verbunden ist, einem Analog/Digital-Umsetzungsteil 7 und
einem Digitalteil 8. Das Analogteil 6 ist dabei
sowohl Empfänger
als auch Sender, d. h. das Analogteil 6 empfängt einerseits
die auf der ASI-Leitung 3 übertragenen, vom ASI-Master
stammenden Signale, sendet andererseits von den Aktuatoren 5 oder
Sensoren 4 stammende Signale über die ASI-Leitung 3 zum
ASI-Master.
Die
von dem Analogteil 6 empfangenen Signale, welche als analoge
Spannungsimpulse der an der ASI-Leitung anliegenden DC-Spannungsversorgung
aufmoduliert sind, werden anschließend in dem Analog/Digital-Umsetzungsteil 7 digitalisiert
und dann von dem Digitalteil 8 ausgewertet und verarbeitet.
Umgekehrt werden die von dem Digitalteil 8 stammenden Signale
in dem Analog/Digital-Umsetzungsteil 7 wieder in analoge
Signale umgewandelt und mit Hilfe des Analogteils 6 über die
ASI-Leitung 3 übertragen.
Je nach der Übertragungsrichtung
der Signale ist das Analogteil 6 und das Analog/Digital-Umsetzungsteil 7 entweder
Empfänger
und Analog/Digital-Wandler
oder Sender und Digital/Analog-Wandler.
Im
Digitalteil 8 werden die von dem Analogteil 6 kommenden
Signale, d. h. der von dem ASI-Master ausgesendete Masteraufruf
decodiert, und anhand der in dem Masteraufruf enthaltenen Adressbits
wird überprüft, ob der
Masteraufruf für
den jeweiligen ASI-Slave 1 bestimmt ist. Nur wenn dies der
Fall ist, d. h. wenn eine in dem Masteraufruf enthaltene Adresse
mit der dem entsprechenden ASI-Slave 1 zugeordneten Adresse übereinstimmt, werden
die in den Informationsbits des Masteraufrufs codierten Kommandos
ausgeführt
und ggf. das Senden einer Slaveantwort veranlaßt.
Die
in 1 exemplarisch dargestellten drei ASI-Slaves 1 sind
zwar räumlich
dadurch zusammengefaßt,
daß sie
in einem gemeinsamen Gehäuse 2 untergebracht
sind, schaltungs- und informationstechnisch verhalten sie sich jedoch
wie voneinander völlig
unabhängige
ASI-Slaves 1. Insbesondere wird die ASI-Leitung 3 durch
jedes der hier vorhandenen Analogteile 6 belastet.
Demgegenüber sind
bei dem in 2 dargestellten ersten Ausführungsbeispiel
des erfindungsgemäßen ASI-Slaves 1 zwar
mehrere Digitalteile 8, jedoch nur ein Analogteil 6 vorhanden.
Das Analogteil 6 und das Analog/Digital-Umsetzungsteil 7 werden somit
nicht mehr nur von einem Digitalteil 8, sondern von den
exemplarisch dargestellten drei Digitalteilen 8 gemeinsam
benutzt. Hierbei wird davon profitiert, daß das Analogteil 6 zunächst alle über die ASI-Leitung 3 übertragenen
Signale, d. h. alle Masteraufrufe empfängt, unabhängig davon, welche Adresse
in dem Masteraufruf enthalten ist. Dadurch, daß nun nur noch ein Analogteil 6 vorgesehen
ist, wird die ASI-Leitung 3 nur noch durch die Impedanz des
einen Analogteils 6 – im
Unterschied zu den Impedanzen der drei Analogteile 6 gemäß 1 – belastet.
In 3 ist
nun eine bevorzugte Ausgestaltung des erfindungsgemäßen ASI-Slaves 1 dargestellt.
Dieser ASI-Slave 1 weist in Übereinstimmung mit dem Ausführungsbeispiel
gemäß 2 nur
ein Analogteil 6 und ein Analog/Digital-Umsetzungsteil 7 auf.
Darüber
hinaus ist nun jedoch auch nur ein Digitalteil 8 realisiert.
Dieses Digitalteil 8 wird nun mit Hilfe eines Mikroprozessors 9 derart
beeinflußt,
daß das Digitalteil 8 vom
Analogteil 6 stammende Signale mit unterschiedlichen Adressbits
auswertet und verarbeitet. Durch den Mikroprozessor 9 kann
die in dem Digitalteil 8 oder in einem dem Digitalteil 8 zugeordneten
Speicher abgelegte Adresse des ASI-Slaves 1 gemäß einem
vorgegebenen Programm laufend geändert
werden.
Tatsächlich ist
zwar nur ein Digitalteil 8 vorhanden, durch die Beeinflussung
des Digitalteils 8 durch den Mikroprozessor 9 sind
jedoch aus Sicht des ASI-Masters
unterschiedliche ASI-Slaves 1 mit jeweils unterschiedlichen
Adressen vorhanden. Diese Funktion des erfindungsgemäßen ASI-Slaves 1 als "Multi"- Slave ist in 3 durch
die gestrichelt dargestellten Digitalteile 8a bzw. 8b dargestellt.