WO2012077856A1 - 식별키 생성 장치 및 방법 - Google Patents

식별키 생성 장치 및 방법 Download PDF

Info

Publication number
WO2012077856A1
WO2012077856A1 PCT/KR2011/000605 KR2011000605W WO2012077856A1 WO 2012077856 A1 WO2012077856 A1 WO 2012077856A1 KR 2011000605 W KR2011000605 W KR 2011000605W WO 2012077856 A1 WO2012077856 A1 WO 2012077856A1
Authority
WO
WIPO (PCT)
Prior art keywords
identification key
group
value
conductive layers
digital
Prior art date
Application number
PCT/KR2011/000605
Other languages
English (en)
French (fr)
Inventor
김동규
최병덕
김태욱
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to JP2013543081A priority Critical patent/JP2014504403A/ja
Priority to CN201610517436.7A priority patent/CN106056003B/zh
Priority to ES11847167T priority patent/ES2707862T3/es
Priority to US13/806,628 priority patent/US9292710B2/en
Priority to EP11847167.1A priority patent/EP2650813B8/en
Priority to CN201180066876.0A priority patent/CN103443801B/zh
Priority to EP18207236.3A priority patent/EP3518457A3/en
Publication of WO2012077856A1 publication Critical patent/WO2012077856A1/ko
Priority to US15/015,985 priority patent/US10235540B2/en
Priority to US16/266,168 priority patent/US10769309B2/en
Priority to US16/984,243 priority patent/US20200364374A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

반도체 제조 공정에서 제공되는 디자인 룰을 의도적으로 위반하여, 회로를 구성하는 노드 간의 단락여부가 확률적으로 결정될 수 있도록 함으로써 식별키를 생성하는 식별키 생성 장치가 제공된다. 상기 식별키 생성 장치는, 반도체 칩 내의 전도성 레이어 사이를(between conductive layers) 전기적으로 연결하기 위한 콘택(contact) 또는 비아(via)가 상기 전도성 레이어를 단락 하는지의 여부를 이용하여 식별키를 생성하는 식별키 생성부, 및 상기 비아가 상기 전도성 레이어를 단락 하는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출부를 포함할 수 있다.

Description

식별키 생성 장치 및 방법
디지털 보안 분야에 연관되며, 보다 특정하게는 전자장치의 보안, 임베디드 시스템(Embedded system) 보안, SoC(System on Chip) 보안, 스마트 카드(Smart Card) 보안, USIM(Universal Subscriber Identity Module) 보안 등을 위하여 필요한 암호화 및 복호화 방법과 디지털 서명 등에 사용되는 식별키를 생성하는 장치 및 방법에 연관된다.
정보화 사회가 고도화 됨에 따라 개인 프라이버시 보호의 필요성도 높아지고 있고, 정보를 암호화 및 복호화하여 안전하게 전송하는 보안 시스템을 구축하는 기술이 반드시 필요한 중요 기술로 자리잡고 있다.
고도화된 정보화 사회에서는 고성능의 컴퓨터와 더불어, 임베디드 시스템(Embedded System)이나 SoC(System on Chip) 형태의 컴퓨팅 디바이스의 사용도 급속하게 늘어나고 있다. 예를 들면, RFID(Radio-Frequency IDentification), 스마트 카드(Smart Card), USIM(Universal Subscriber Identity Module), OTP(One Time Password) 등의 컴퓨팅 디바이스가 광범위하게 활용되고 있다.
이러한 컴퓨팅 디바이스에 보안 시스템을 구축하기 위해서는 암호화 및 복호화 알고리즘에 사용되는 암호키(Cryptographic-key)나 고유의 아이디가 사용되는 데, 이하에서는 암호키(Cryptographic-key)나 고유의 아이디를 식별키로 언급한다. 이러한 식별키는 외부에서 암호학적으로 안전한 PRN(Pseudo Random Number)를 외부에서 생성하여 플래시 메모리(Flash Memory)나 이이피롬(EEPROM, Electrically Erasable Programmable Read-Only Memory, EEPROM) 등의 비휘발성 메모리에 저장하는 방법이 주로 사용되고 있다.
최근에는 컴퓨팅 디바이스에 저장된 식별키에 대하여, 부채널 공격(side channel attack), 역공학(reverse engineering) 공격 등의 다양한 공격이 이루어지고 있는 추세이다. 이런 공격에 대하여 안전하게 식별키를 생성 및 저장하는 방법으로 PUF(Physical Unclonable Function) 기술이 개발되고 있다.
PUF(Physically Unclonable Function)는 전자시스템에 존재하는 미세한 물리적 특성 차이를 이용하여 식별키를 생성하고, 변하지 않도록 유지 또는 저장하기 위한 기술로서 하드웨어 핑거프린트(hardware fingerprint)라고도 한다.
PUF를 식별키로 사용하기 위해서는, 첫째, 생성된 식별키의 난수성이 충분히 확보되어야 하고, 둘째, 시간의 흐름이나 사용 환경의 변화에 대하여 그 값이 변하지 않고 유지되어야 한다.
그러나, 종래의 기술들은 충분한 난수성 확보가 어렵고, 시간에 따른 물리적 특성의 변화 또는 사용 환경의 변화에 의하여, 생성된 식별키가 변화하는 문제를 해결하지 못하고 있다.
반도체 제조 공정을 이용하여 진성 난수 값을 생성하고, 생성 이후에는 그 값이 절대로 변하지 않은 성질이 있는 PUF 기술을 개발하여 식별키로 사용하기 위한 목적으로, 식별키 생성 장치 및 방법이 제공된다.
또한, 디지털 값의 형태를 갖는 식별키에서 디지털 값 0과 디지털 값 1 간의 밸런싱(balancing)이 확률적으로 보장되는 식별키 생성 장치 및 방법이 제공된다.
나아가, 제작 비용이 낮고, 제작 과정이 간단하며, 물리적으로 복제가 불가능하여 외부의 공격에 강한 PUF를 구현하는 식별키 생성 장치 및 방법이 제공된다.
본 발명의 일측에 따르면, 반도체 제조 공정에서 제공되는 디자인 룰을 의도적으로 위반하여, 회로를 구성하는 노드 간의 단락여부가 확률적으로 결정될 수 있도록 함으로써 식별키를 생성하는 식별키 생성 장치가 제공된다.
본 발명의 일실시예에 따르면, 상기 식별키 생성 장치는, 반도체 칩 내의 전도성 레이어 사이를(between conductive layers) 전기적으로 연결하기 위한 콘택(contact) 또는 비아(via)가 상기 전도성 레이어를 단락 하는지의 여부를 이용하여 식별키를 생성하는 식별키 생성부, 및 상기 비아가 상기 전도성 레이어를 단락 하는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출부를 포함하는, 식별키 생성 장치가 제공된다.
본 발명의 일실시예에 따르면, 상기 식별키 생성부는, 상기 반도체의 공정 디자인 룰에서 규정한 사이즈보다 의도적으로 작게 설계된 콘택 또는 비아를 포함하는 회로로 구성된다. 이와 같이 의도적으로 작게 설계된 콘택 또는 비아는 상기 전도성 레이어 사이의 단락을 확률적으로 결정하게 된다.
또한, 콘택 또는 비아에 의해서 전도성 레이어의 단락 여부가 결정되고 나면, 이는 시간에 따라 또는 사용 환경에 따라 변화하는 특성이 아니므로, 생성 이후에는 절대로 그 값이 절대로 변하지 않는다.
본 발명의 일실시예에 따르면, 상기 식별키 생성부는, 상기 콘택 또는 비아가 상기 전도성 레이어 사이를 단락 하는 확률과 단락 하지 못하는 확률이 가급적 같도록 콘택 또는 비아의 사이즈가 설정된다. 이는 상기 식별키 생성부에 의하여 생성되는 디지털 값이 0일 확률과 1일 확률이 가급적 1/2로 같도록 하기 위함이다.
한편, 상기 식별키 생성부는, 한 쌍의 전도성 레이어와, 그 사이를 연결하는 하나의 콘택 또는 비아를 이용하여 1 비트의 디지털 값을 생성하는 회로로 구성되며, 이와 같은 회로를 N 개 사용하여 N 비트의 식별키를 생성할 수 있다.
만일, 상기 식별키 생성부에서 생성한 N 비트의 식별키를 구성하는 디지털 값이 0일 확률과 1일 확률이 1/2에 가깝지 않을 경우, 생성된 식별키의 난수성은 저하된다.
따라서, 본 발명의 일실시예에 따르면, 생성된 식별키의 난수성을 확보하기 위하여 상기 식별키를 처리하는 식별키 처리부를 더 포함할 수 있다.
본 발명의 일실시예에 따르면, 상기 식별키 생성 장치는, 상기 식별키 독출부가 독출한 식별키를 입력 받아, 상기 식별키를 구성하는 디지털 값들을 k 개 단위로 그룹핑 하여 복수 개의 디지털 값 그룹을 생성하고, 상기 복수 개의 디지털 값 그룹 중 제1 그룹 및 제2 그룹을 비교하여, 상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값보다 큰 경우, 상기 제1 그룹과 상기 제2 그룹을 대표하는 디지털 값을 1로 결정하여 상기 식별키를 처리하는, 식별키 처리부를 더 포함할 수 있다.
이상적으로는, 0과 1이 생성될 확률이 1/2로 같을 때, 생성되는 식별키의 난수성이 최대로 확보되지만, 실제로 0과 1이 생성될 확률이 정확히 1/2로 같기는 매우 힘들다. 그러나, 이와 같이 k개의 비트를 그룹핑을 하여 두 그룹을 비교할 경우에는, 비록 0과 1이 발생할 확률이 1/2로 같지 않더라도, 두 개의 그룹은 동등한 조건에 있으므로, 상기 제1그룹이 상기 제2 그룹보다 큰 값을 가질 확률과 작은 값을 가질 확률은 같아진다.
다만, 여기서 상기 제1그룹과 상기 제2 그룹이 같은 값을 가질 수도 있으며 이럴 경우에는, 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 1또는 0 어느 한 쪽으로 결정하거나, 혹은 결정하지 않을 수도 있다. 이렇게 함으로써, 비록 식별키 생성 장치에서 0과 1일 생성될 확률이 1/2로 같지 않은 경우라 할지라도, 식별키 처리부를 통하여 최종적으로 0과 1일 생성될 확률은 동등해지며, 이로써 난수성을 확보할 수 있다.
본 발명의 일실시예에 따르면, 이와 같이 식별키 처리부를 포함한 식별키 생성 상치에서 M 비트의 식별키를 생성하기 위해서는, 만일 k개의 비트씩 그룹핑할 경우, M x k 비트를 생성하여야 하나, 상기 제1 그룹과 상기 제2 그룹의 값이 같아서 대표값을 결정하지 않을 경우가 있으므로, M x k 비트보다 충분히 많은 비트를 생성할 수 있도록 회로를 구성한다.
본 발명의 다른 일측에 따르면, 반도체 전도성 레이어 사이의 간격 (spacing)을 갖고, 상기 전도성 레이어 사이가 단락 되는지의 여부를 이용하여 식별키를 생성하는 식별키 생성부, 및 상기 전도성 레이어 사이가 단락 되는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출부를 포함하는, 식별키 생성 장치가 제공된다.
본 발명의 다른 일측에 따르면, 반도체 전도성 레이어 사이의 간격(spacing)을 갖고, 상기 반도체 전도성 레이어 사이 사이가 단락 되는지의 여부를 이용하여 식별키를 생성하는 식별키 생성부, 및 상기 전도성 레이어 사이 사이가 단락 되는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출부를 포함하고, 상기 반도체 전도성 레이어 사이의 간격(spacing)은 반도체 제조 공정에서 제공되는 디자인 룰을 위반하는 크기로 설정되는, 식별키 생성 장치가 제공된다.
이 경우, 상기 식별키 생성부는, 상기 반도체 전도성 레이어 사이 사이가 단락되는 확률과 단락되지 않는 확률의 차이가 소정의 오차 범위 내에 있도록 하는 상기 반도체 전도성 레이어 사이의 간격을 가질 수 있다.
본 발명의 또 다른 일측에 따르면, 반도체 제조 공정에서 제공되는 디자인 룰을 의도적으로 위반하여, 회로를 구성하는 노드 간의 단락여부가 확률적으로 결정될 수 있도록 함으로써 식별키를 생성하는 식별키 생성 단계, 및 상기 회로를 구성하는 노드 간의 단락 여부를 독출하여 식별키를 독출하는 식별키 독출 단계를 포함하는, 식별키 생성 방법이 제공된다.
본 발명의 또 다른 일측에 따르면, 반도체 전도성 레이어 사이의 간격(spacing)을 갖고, 상기 반도체 전도성 레이어 사이 사이가 단락 되는지의 여부를 이용하여 식별키를 생성하는 식별키 생성 단계, 및 상기 전도성 레이어 사이 사이가 단락 되는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출 단계를 포함하고, 상기 반도체 전도성 레이어 사이의 간격(spacing)은 반도체 제조 공정에서 제공되는 디자인 룰을 위반하는 크기로 설정되는, 식별키 생성 방법이 제공된다.
반도체 제조 공정을 이용하여, 무작위의(random) 식별키를 생성하고, 생성 이후에는 그 값이 변하지 않아 신뢰성이 높다.
또한, 디지털 값의 형태를 갖는 식별키에서 디지털 값 0과 디지털 값 1 간의 밸런싱이 확률적으로 보장되어 난수성이 확보된다.
나아가, 식별키 생성을 위한 비용이 낮고, 제작 과정이 간단하며, 물리적으로 복제가 불가능하여 외부의 공격에 강하다.
도 1은 본 발명의 일실시예에 따른 식별키 생성 장치를 도시한다.
도 2는 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 개념도이다.
도 3은 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 그래프이다.
도 4는 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 개념도이다.
도 5는 본 발명의 일실시예에 따른 식별키 생성부에서 식별키를 생성할 수 있도록 하는 콘택 또는 비아 어레이를 도시한다.
도 6은 본 발명의 일실시예에 따라 도 5의 콘택 또는 비아 어레이를 이용하여 식별키를 생성하는 식별키 생성부의 구성을 도시한다.
도 7은 본 발명의 일실시예에 따른 식별키 처리부가 식별키를 처리하는 과정을 설명하기 위한 개념도이다.
도 8은 본 발명의 일실시예에 따른 식별키 생성 방법을 도시한다.
이하에서, 본 발명의 일부 실시예를, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 식별키 생성 장치(100)를 도시한다.
식별키 생성부(110)는, 반도체 공정을 이용하여 시간에 따라 변하지 않는 식별키를 생성하며, 생성된 식별키는 무작위적(random)이지만, 시간이 지나더라도 변하지는 않는다.
식별키 생성부(110)가 생성한 식별키는 이를 테면, N 비트(단 N은 자연수)의 디지털 값일 수 있다.
생성되는 식별키의 신뢰성에 있어서 가장 중요한 요소는, 생성된 식별키의 난수성 (또는, '무작위성'이라고도 할 수 있음) 과 시간에 따라 값이 변하지 않는 불변성이다.
본 발명의 실시예에 따른 식별키 생성부(110)는 반도체 제조 공정 상 생성되는 노드(node) 간의 단락(short) 여부가 난수성을 갖도록 구성되며, 또한 노드 간의 단락 여부는 시간에 따라 또는 사용 환경에 따라 변하지 않으므로 한 번 생성된 식별키는 변하지 않는다.
본 발명의 일실시예에 따르면, 식별키 생성부(110)는 반도체 제조 공정 상 생성되는 전도성 레이어들(conductive layers) 사이에 형성되는 콘택 또는 비아(via)에 의해 전도성 레이어들의 단락 여부에 따라 식별키를 생성한다.
콘택 또는 비아는 전도성 레이어들 사이를 연결하도록 설계되는 것이어서, 통상적으로 콘택 또는 비아 사이즈는 전도성 레이어들 사이를 단락시키도록 결정된다. 그리고 통상적인 디자인 룰(rule)에서는 전도성 레이어들 사이를 단락시키는 것이 보장되도록 최소한의 콘택 또는 비아 사이즈가 정해져 있다.
그러나, 본 발명의 일실시예에 따른 식별키 생성부(110)의 구현에 있어서는, 콘택 또는 비아의 사이즈를 디자인 룰에서 정해진 것보다 의도적으로 작게 하여, 일부의 콘택 또는 비아는 전도성 레이어들 사이를 단락시키고, 다른 일부의 콘택 또는 비아는 전도성 레이어들 사이를 단락시키지 못하게 되며, 이러한 단락 여부는 확률적으로 결정된다.
기존의 반도체 공정에서는 콘택 또는 비아가 전도성 레이어들 사이를 단락시키지 못하면 공정 상 실패한 것이 되나, 이를 난수성을 갖는 식별키 생성에 이용하는 것이다.
상기 실시예에 따른 콘택 또는 비아의 사이즈 설정은 도 2 내지 도 3을 참조하여 보다 상세히 후술한다.
한편, 본 발명의 다른 일실시예에 따르면, 식별키 생성부(110)는 반도체 제조 공정 상에서 전도성 라인들 간의 간격 (spacing)을 디자인 룰보다 의도적으로 작게 결정하여, 전도성 라인들 사이의 단락 여부가 확률적으로 결정되도록 하여, 난수성을 갖는 식별키를 생성한다.
이러한 실시예 또한, 종래의 반도체 제조 공정에서, 전도성 라인들 사이의 오픈을 보장하는 디자인 룰, 즉, 일정 수준 이상의 간격을 의도적으로 벗어나서, 무작위의 식별키를 생성하는 것이다.
상기 실시예에 따른 전도성 라인 간격 의 설정은 도 4를 참조하여 보다 상세히 후술한다.
식별키 생성부(110)는 상기한 실시예들에 따라 생성된 식별키를 전기적으로 생성한다. 전도성 레이어 사이를 콘택 또는 비아가 단락시키고 있는지, 또는 전도성 라인들 사이가 단락되고 있는지는, 리드 트랜지스터(read transistor)를 이용하여 식별할 수 있으며, 이러한 구성은 도 6을 참조하여 보다 상세히 후술한다.
한편, 상기한 콘택 또는 비아의 사이즈 조정을 이용하는 실시예에서, 콘택 또는 비아의 사이즈를 조정하여 전도성 레이어들 사이를 단락하는 콘택 또는 비아와 그렇지 못한 비아의 비율이 가급적 1/2로 동일한 확률을 가지도록 조정한다고 해도, 단락이 되는 경우(이를 테면 디지털 값 0)와 그렇지 않은 경우(이를 테면 디지털 값 1)의 비율이 확률적으로 완전히 동일한 것이 보장되지 않을 수도 있다.
즉, 콘택 또는 비아의 사이즈가 디자인 룰에서 정해진 값으로 커질수록 단락이 되는 확률이 커지고, 반대로 작아질수록 단락이 되지 않는 확률이 커지는데, 단락되는 경우와 단락되지 않는 경우의 확률, 어느 한 쪽이 커지게 되면, 생성된 식별키의 난수성이 저하된다.
이러한 문제는 상기한 전도성 라인 사이의 간격(spacing)을 조정하는 실시예에서도 마찬가지이다.
따라서 본 발명의 일실시예에 따르면, 식별키 생성 장치(100)는 식별키 생성부(110)가 생성한 식별키를 처리하여, 난수성이 보장되도록 하는 식별키 처리부(130)를 더 포함한다. 참고로, 본 명세서에서는 '식별키 처리부'라는 용어를 사용하지만, 이는 생성된 식별키를 별도의 기법이나 알고리즘을 통해 가공하는 것으로 한정되어 해석되어서는 안 되며, 생성된 식별키의 난수성을 보장하기 위해 0과 1 사이의 밸런싱(balancing)을 수행하는 일련의 구성을 의미하는 것으로 이해되어야 한다.
이러한 식별키 처리부(130)의 동작은 도 7을 참조하여 보다 상세히 후술한다.
도 2는 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 개념도이다.
반도체 제조 공정에서 메탈 1 레이어(202)와 메탈 2 레이어(201) 사이에 비아들이 형성된 모습의 도시되었다.
비아 사이즈를 디자인 룰에 따라 충분히 크게 한 그룹(210)에서는 모든 비아가 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키고 있으며, 단락 여부를 디지털 값으로 표현하면 모두 0이 된다.
한편, 비아 사이즈를 너무 작게 한 그룹(230)에서는 모든 비아가 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키지 못하고 있다. 따라서 단락 여부를 디지털 값으로 표현하면 모두 1이 된다.
그리고, 비아 사이즈를 그룹(210)과 그룹(230) 사이로 한 그룹(220)에서는, 일부의 비아는 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키고, 다른 일부의 비아는 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키지 못하고 있다.
본 발명의 일실시예에 따른 식별키 생성부(110)는, 그룹(220)와 같이, 일부의 비아는 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키고, 다른 일부의 비아는 메탈 1 레이어(202)와 메탈 2 레이어(201)을 단락시키지 못하도록 비아 사이즈를 설정하여 구성된다.
비아 사이즈에 대한 디자인 룰은 반도체 제조 공정에 따라 상이한데, 이를테면 0.18 미크론(um)의 CMOS(Complementary metal oxide semiconductor) 공정에서 비아의 디자인 룰이 0.25 미크론으로 설정된다고 하면, 상기 본 발명의 일실시예에 따른 식별키 생성부(110)에서 비아 사이즈를 0.19 미크론으로 설정하여, 메탈 레이어들 사이의 단락 여부가 확률적으로 분포하도록 한다.
이러한 단락 여부의 확률 분포는 50%의 단락 확률을 갖도록 하는 것이 이상적이며, 본 발명의 일실시예에 따른 식별키 생성부(110)는 상기 확률 분포가 최대한 50%에 가깝게 비아 사이즈를 설정하여 구성된다. 이러한 비아 사이즈 설정에서는 공정에 따른 실험에 의하여 비아 사이즈를 결정할 수 있다.
도 3은 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 그래프이다.
그래프에서 비아의 사이즈가 커질수록, 메탈 레이어들 사이의 단락 확률이 1에 가까운 것을 확인할 수 있다. 디자인 룰에 따른 비아 사이즈는 Sd로서, 메탈 레이어들 사이의 단락이 충분히 보장되는 값이다.
그리고, SM은 이론적으로 메탈 레이어의 단락 확률이 0.5가 되는 비아 사이즈인데, 상기한 바와 같이, 공정에 따라 값이 상이하며 실험에 의해 최대한 비슷한 값을 찾을 수는 있지만, 정확한 SM을 찾는 것은 어렵다.
따라서, 본 발명의 일실시예에 따른 식별키 생성부(110)에서는 구체적인 실험에 따라 메탈 레이어들 사이의 단락 여부가 0.5에서 소정의 허용 오차를 갖는 Sx1과 Sx2 범위 내(상기 Sx1 과 Sx2는 별도로 도시하지 않지만, 도시된 Sx 근처의 일정한 마진을 갖는 영역임)에서 설정될 수 있다.
도 4는 본 발명의 일실시예에 따른 식별키 생성부의 구성을 설명하기 위한 개념도이다.
상기한 바와 같이, 본 발명의 다른 일실시예에 따르면, 메탈 라인들 사이의 간격을 조정하여 메탈 라인들 사이의 단락 여부가 확률적으로 결정되도록 할 수 있다.
메탈 라인들 사이의 단락이 충분히 보장되도록 메탈 라인 간격을 작게 한 그룹(410)에서는 모든 경우에서 메탈 라인들이 단락되었다.
그리고, 메탈 라인 간격을 매우 크게 한 그룹(430)에서는 모든 경우에서 메탈 라인들이 단락되지 않았다.
본 발명의 일실시예에 따른 식별키 생성부(110)에서는, 그룹(420)과 같이, 메탈 라인들 중 일부는 단락되고 일부는 단락되지 않도록, 단락이 확률적으로 이루어지는 메탈 라인 간격을 설정한다.
도 5는 본 발명의 일실시예에 따른 식별키 생성부(110)가 식별키를 생성하기 위해 반도체 레이어에 형성된 비아 또는 콘택 어레이의 예시적 구조를 도시하는 개념도이다.
반도체 기판(substrate)에 적층된 메탈 레이어 사이에 가로 M개, 세로 N 개(단, M 및 N은 자연수), 총 M*N 개의 비아가 형성된 모습이 도시되었다.
식별키 생성부(110)는 M*N 개의 비아들 각각이 메탈 레이어들 사이를 단락시키는지(디지털 값 0) 또는 단락시키지 못하는지(디지털 값 1)의 여부에 따라, M*N 비트(bit)의 식별키를 생성한다.
그리고, 이렇게 생성된 M*N 비트의 식별키는 식별키 독출부(120)에 의해 독출된다.
도 6은 본 발명의 일실시예에 따른 식별키 생성부(120)의 구체적인 회로 구성을 도시한다.
본 발명의 일실시예에 따르면, 식별키 생성부(120)는 레퍼런스 전압 VDD와 그라운드(ground) 사이에서 리드 트랜지스터를 이용하여 단락 여부를 검사한다.
풀다운 회로로 구성되는 도 6의 예에서(본 명세서에서 별다른 언급이 없더라도 풀다운 회로에 대한 설명은 풀업 회로로 구성되는 예로 확장될 수 있음은 자명하며, 별도의 설명은 생략함), 식별키 생성부(110) 내의 개별 비아가 메탈 레이어들을 단락시키면 출력 값은 0으로 되고, 그렇지 않으면 출력 값이 1로 된다. 이러한 과정을 통해 식별키 생성부(110)가 식별키를 생성한다.
물론, 메탈 라인들 사이의 단락을 이용하는 실시예도 동일하게 식별키가 생성된다.
다만, 본 발명의 일실시예에 따른 도 6의 식별키 생성부(120)의 구성은 하나의 실시예에 불과하며, 본 발명이 이러한 일부 실시예에 의해 제한적으로 해석되는 것은 아니다.
따라서, 식별키 생성부(110) 내의 메탈 레이어 간 또는 메탈 라인 간의 단락 여부를 검사하여 디지털 값을 생성할 수 있는 구성이라면, 본 발명의 사상을 벗어나지 않는 범위에서 다른 변형이 가능하며, 이러한 구성 또한 본 발명의 범위에서 배제되지 않는다.
한편, 이렇게 식별키 생성부(110)에 의해 생성된 식별키는, 식별키 독출부(120)로 전달되어 저장되는데, 식별키 독출부(120)는 생성된 식별키를 입력으로 받아 저장하는 레지스터 또는 플립 플롭(도시하지 않음)일 수 있다.
이하에서는 별도의 언급이 없더라도, 생성된 식별키를 판독하여 보관하는 레지서터 또는 플립 플롭 뿐만 아니라, 균등한 역할을 하는 다른 구성 또한 식별키 독출부(120)로 이해될 수 있다.
도 7은 본 발명의 일실시예에 따른 식별키 처리부가 식별키를 처리하는 과정을 설명하기 위한 개념도이다.
본 발명의 일실시예에 따르면, 식별키 처리부(130)는 식별키 생성부(110)가 생성하는 M*N 비트의 디지털 값을 소정의 개수로 묶어서 그룹핑 한다.
물론, 본 명세서에서는 개념상 디지털 값을 그룹핑하는 것으로 도 7을 참조하여 설명하고 있으나, 이는 어디까지나 예시적인 실시예에 불과하며, 레지스터 또는 플립 플롭으로 구성되는 식별키 독출부(120)에서 레지스터 또는 플립 플롭들을 그룹핑하는 것도 충분히 가능하며, 이는 본 기술분야의 통상의 지식을 가진 자라면 별다른 어려움이 없이 적용 가능하므로, 본 발명의 범위에서 벗어나는 것으로 해석되어서는 안 된다.
도 7의 예시에서는, 4 개의 디지털 값이 하나의 그룹으로 그룹핑 되었다.
그리고, 식별키 처리부는 그룹(710)과 그룹(720)가 각각 생성한 4비트의 디지털 값의 크기를 비교한다. 그리고, 그룹(710)의 4비트 디지털 값이 그룹(720)의 4비트 디지털 값보다 크면, 상기 그룹(710)과 그룹(720)을 대표하는 디지털 값은 1로 결정한다.
반대로, 그룹(710)의 4비트 디지털 값이 그룹(720)의 4비트 디지털 값보다 작으면, 상기 그룹(710)과 그룹(720)을 대표하는 디지털 값은 0으로 결정한다.
물론, 그룹(720)의 4비트 디지털 값이 그룹(710)의 4비트 디지털 값보다 큰 경우에, 대표 디지털 값을 1로 결정할 수도 있다.
만일, 그룹(710)의 4비트 디지털 값과 그룹(720)의 4비트 디지털 값이 같을 경우에는, 대표 디지털 값을 1 또는 0으로 결정하거나, 아니면, 대표값을 결정하지 않을 수도 있다.
이러한 방식으로 그룹(730)과 그룹(740)을 비교하여 대표 디지털 값을 생성하는 등, 생성된 식별키를 이용하여 최종적으로 식별키를 결정할 수 있다.
이러한 과정이 식별키의 난수성을 높이는 식별키 처리 과정으로 이해될 수 있다.
식별키 생성부(110) 내에서는 단락되는 비율(디지털 값 0)과 단락되지 않는 비율(디지털 값 1)이 서로 달라서, 0과 1의 밸런싱(balancing)이 맞추어지지 않는 경우도 있는데, 그러한 경우라도, 각 비트에서 1과 0이 생성될 확률은, (비록 그 확률이 50%는 아니라 하더라도) 두 개의 그룹이 서로 동등하기 때문에, 두 개의 그룹 중 어느 한 그룹이 다른 한 그룹보다 큰 디지털 값을 가질 확률은 50%이다. 따라서, 상기한 과정을 통해서는 0과 1의 확률적 밸런싱이 맞추어진다고 이해될 수 있다.
한편, 원래 생성된 식별키가 M*N 비트였다면, 상기 도 7에서 식별키 처리부(130)가 최종적으로 결정한 식별키는 (M*N/8) 비트일 수 있다. 8 비트의 디지털 값을 이용하여 새로운 1 비트의 디지털 값을 결정하기 때문이다.
또한, 이상에서 설명한 식별키 처리부(130)의 그룹핑이나 식별키 처리 과정은 본 발명의 일실시예에 불과하며, 디지털 값 0과 1의 밸런싱을 유지하기 위한 식별키 처리 과정은 본 발명의 사상을 벗어나지 않는 범위에서 얼마든지 변경될 수 있다.
이렇게 식별키 생성부(110)가 생성하고 식별키 처리부(130)가 결정한 새로운 식별키는, 난수성을 갖고, 한 번 생성되면 이론적으로 영구히 변하지 않는 신뢰성 있는 값이 된다.
따라서, 본 발명의 실시예들에 의하면, 시간에 따라 값이 변하지 않는 무작위수의 특징을 갖는 신뢰 가능한 식별키를, 큰 제조 비용을 들이지 않고 간편하게 제조할 수 있다.
또한, 반도체 제조 과정 중에 이러한 무작위적인 식별키가 생성되고, 이러한 식별키는 제조 완료 후에도 시불변하므로, 종래의 방법에서와 같이 별도의 비휘발성 메모리에 외부에서 식별키를 기입하는 과정이 불필요하다. 따라서, 식별키가 외부로 출입하는 과정이 없고, 반도체 칩의 설계 도면이 유출된다 하더라도 제조 공정 상의 물리적 특성의 차이에 의하여 식별키가 생성되어 복제가 불가능하므로 보안성이 월등히 우수하다. 또한, 비휘발성 메모리 제조 공정이 불필요하므로 제조 비용도 절감될 수 있다.
도 8은 본 발명의 일실시예에 따른 식별키 생성 방법을 도시한다.
단계(810)에서 식별키 생성부(110)가 식별키를 생성한다.
본 발명의 실시예에 따르면, 식별키 생성부(110)는 반도체 제조 공정 상 생성되는 노드(node) 간의 단락(short) 여부가 난수성을 갖도록 구성되며, 또한 노드 간의 단락 특성은 물리적으로 변하지 않으므로 한 번 생성된 식별키는 변하지 않는다.
본 발명의 일실시예에 따르면, 식별키 생성부(110)는 반도체 제조 공정 상 생성되는 전도성 레이어들(metal layers) 사이에 형성되는 콘택 또는 비아(via)의 단락 여부에 따라 식별키를 생성하며, 상기 실시예에 따른 콘택 또는 비아의 사이즈 설정은 도 2 내지 도 3을 참조하여 상술한 바와 같다.
한편, 본 발명의 다른 일실시예에 따르면, 식별키 생성부(110)는 반도체 제조 공정 상에서 전도성 라인들 간의 간격(spacing)을 조정하여, 전도성 라인들 중 일부는 단락되고 일부는 단락되지 않도록 하여, 난수성을 갖는 식별키를 생성한다. 이러한 실시예는 도 4 내지 도 6를 참조하여 상술한 바와 같다.
단계(820)에서, 식별키 독출부(120)는 상기한 실시예들에 따라 생성된 식별키를 레지스터 또는 플립 플롭을 통해 저장하여 보관한다. 식별키의 생성과 독출 과정에서 전도성 레이어 사이를 콘택 또는 비아가 단락시키고 있는지, 또는 전도성 라인들 사이가 단락되고 있는지는, 리드 트랜지스터(read transistor)를 이용하여 식별할 수 있으며, 이러한 과정은 도 6을 참조하여 상술한 바와 같다.
그리고, 단계(830)에서 식별키 처리부(130)는 식별키 생성부(110)가 생성한 식별키를 처리하여, 난수성이 보장되도록 한다.
이러한 식별키 처리 과정은 도 7을 참조하여 상술한 바와 같다.
본 발명의 일 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (27)

  1. 반도체 제조 공정에서 제공되는 디자인 룰을 의도적으로 위반하여, 회로를 구성하는 노드 간의 단락여부가 확률적으로 결정될 수 있도록 함으로써 식별키를 생성하는 식별키 생성부; 및
    상기 회로를 구성하는 노드 간의 단락 여부를 독출하여 식별키를 독출하는 식별키 독출부
    를 포함하는, 식별키 생성 장치.
  2. 제1항에 있어서,
    상기 회로를 구성하는 노드는 반도체의 전도성 레이어이고,
    상기 식별키 생성부는, 상기 반도체의 전도성 레이어 사이에 형성되는 콘택 또는 비아(via)가 상기 전도성 레이어를 단락 하는지의 여부를 이용하여 식별키를 생성하는, 식별키 생성 장치.
  3. 제2항에 있어서,
    상기 식별키 독출부는, 상기 콘택 또는 비아가 상기 전도성 레이어 사이를 단락 하는지의 여부를 독출하여 상기 식별키를 독출하는, 식별키 생성 장치.
  4. 제2항에 있어서,
    상기 반도체의 전도성 레이어 사이에 형성되는 상기 콘택 또는 비아(via)는, 반도체 제조 공정에서 제공되는 디자인 룰에 따른 사이즈 보다 작도록 구성되는, 식별키 생성 장치.
  5. 제2항에 있어서,
    상기 식별키 생성부는, 상기 반도체의 전도성 레이어 사이에 형성되는 상기 콘택 또는 비아(via)가 상기 전도성 레이어를 단락 하는 확률과 단락 하지 못하는 확률의 차이가 소정의 오차 범위 내에 있도록 하는, 상기 콘택 또는 비아(via)의 사이즈를 갖는, 식별키 생성 장치.
  6. 제1항에 있어서,
    상기 식별키 생성부는, 한 쌍의 전도성 레이어와 그 사이를 연결하는 하나의 콘택 또는 비아를 이용하여 1 비트의 디지털 값을 생성하는 단위 구조를 N 개 가져서 - 단, N은 자연수임 -, 상기 N 개의 단위 구조를 통해 N 비트의 식별키를 생성하는, 식별키 생성 장치.
  7. 제6항에 있어서,
    상기 식별키 독출부가 독출한 N 비트의 디지털 값을 입력 받아, 상기 N 비트의 디지털 값들을 k 개 단위로 그룹핑 하고 - 단, k는 자연수임 -, 그룹핑된 복수 개의 그룹들 중 제1 그룹 및 제2 그룹을 비교하여, 상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값보다 큰 경우에 상기 제1 그룹과 상기 제2 그룹을 대표하는 디지털 값을 1로 결정하여 상기 식별키를 처리하는, 식별키 처리부
    를 더 포함하는, 식별키 생성 장치.
  8. 제7항에 있어서,
    상기 식별키 처리부는,
    상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값이 같은 경우, 설정에 따라 선택적으로, 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 1 또는 0 중 어느 한 쪽으로 결정하거나 또는 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 결정하지 않는, 식별키 생성 장치.
  9. 반도체 전도성 레이어 사이의 간격(spacing)을 갖고, 상기 반도체 전도성 레이어 사이 사이가 단락 되는지의 여부를 이용하여 식별키를 생성하는 식별키 생성부; 및
    상기 전도성 레이어 사이 사이가 단락 되는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출부
    를 포함하고, 상기 반도체 전도성 레이어 사이의 간격(spacing)은 반도체 제조 공정에서 제공되는 디자인 룰을 위반하는 크기로 설정되는, 식별키 생성 장치.
  10. 제9항에 있어서,
    상기 식별키 생성부는, 상기 반도체 전도성 레이어 사이 사이가 단락되는 확률과 단락되지 않는 확률의 차이가 소정의 오차 범위 내에 있도록 하는 상기 반도체 전도성 레이어 사이의 간격을 갖는, 식별키 생성 장치.
  11. 제9항에 있어서,
    상기 식별키 생성부는, 동일한 간격을 갖는 전도성 레이어 쌍을 N 개 갖고 - 단, N은 자연수임 -, 상기 N 개의 전도성 레이어 쌍이 각각 단락 여부에 따라 1 비트의 디지털 값을 생성하여, 상기 N 개의 전도성 레이어 쌍이 N 비트의 식별키를 생성하는, 식별키 생성 장치.
  12. 제11항에 있어서,
    상기 식별키 독출부가 독출한 N 비트의 디지털 값을 입력 받아, 상기 N 비트의 디지털 값들을 k 개 단위로 그룹핑 하고 - 단, k는 자연수임 -, 그룹핑된 복수 개의 그룹들 중 제1 그룹 및 제2 그룹을 비교하여, 상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값보다 큰 경우에 상기 제1 그룹과 상기 제2 그룹을 대표하는 디지털 값을 1로 결정하여 상기 식별키를 처리하는, 식별키 처리부
    를 더 포함하는, 식별키 생성 장치.
  13. 제12항에 있어서,
    상기 식별키 처리부는,
    상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값이 같은 경우, 설정에 따라 선택적으로, 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 1 또는 0 중 어느 한 쪽으로 결정하거나 또는 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 결정하지 않는, 식별키 생성 장치.
  14. 반도체 제조 공정에서 제공되는 디자인 룰을 의도적으로 위반하여, 회로를 구성하는 노드 간의 단락여부가 확률적으로 결정될 수 있도록 함으로써 식별키를 생성하는 식별키 생성 단계; 및
    상기 회로를 구성하는 노드 간의 단락 여부를 독출하여 식별키를 독출하는 식별키 독출 단계
    를 포함하는, 식별키 생성 방법.
  15. 제14항에 있어서,
    상기 회로를 구성하는 노드는 반도체의 전도성 레이어이고,
    상기 식별키 생성 단계는,
    상기 반도체의 전도성 레이어 사이에 형성되는 콘택 또는 비아(via)가 상기 전도성 레이어를 단락 하는지의 여부를 이용하여 식별키를 생성하는, 식별키 생성 방법.
  16. 제15항에 있어서,
    상기 식별키 독출 단계는,
    상기 콘택 또는 비아가 상기 전도성 레이어 사이를 단락 하는지의 여부를 독출하여 상기 식별키를 독출하는, 식별키 생성 방법.
  17. 제15항에 있어서,
    상기 반도체의 전도성 레이어 사이에 형성되는 상기 콘택 또는 비아(via)는, 반도체 제조 공정에서 제공되는 디자인 룰에 따른 사이즈 보다 작도록 구성되는, 식별키 생성 방법.
  18. 제15항에 있어서,
    상기 식별키 생성 단계는,
    상기 반도체의 전도성 레이어 사이에 형성되는 상기 콘택 또는 비아(via)가 상기 전도성 레이어를 단락 하는 확률과 단락 하지 못하는 확률의 차이가 소정의 오차 범위 내에 있도록 하는 상기 콘택 또는 비아(via)의 사이즈를 설정하는, 식별키 생성 방법.
  19. 제14항에 있어서,
    상기 식별키 생성 단계는,
    한 쌍의 전도성 레이어와 그 사이를 연결하는 하나의 콘택 또는 비아를 이용하여 1 비트의 디지털 값을 생성하는 단위 구조를 N 개를 이용하고 - 단, N은 자연수임 -, 상기 N 개의 단위 구조를 통해 N 비트의 식별키를 생성하는, 식별키 생성 방법.
  20. 제19항에 있어서,
    상기 식별키 독출 단계에서 독출된 N 비트의 디지털 값을 입력 받아, 상기 N 비트의 디지털 값들을 k 개 단위로 그룹핑 하고 - 단, k는 자연수임 -, 그룹핑된 복수 개의 그룹들 중 제1 그룹 및 제2 그룹을 비교하여, 상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값보다 큰 경우에 상기 제1 그룹과 상기 제2 그룹을 대표하는 디지털 값을 1로 결정하여 상기 식별키를 처리하는, 식별키 처리 단계
    를 더 포함하는, 식별키 생성 방법.
  21. 제20항에 있어서,
    상기 식별키 처리 단계는,
    상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값이 같은 경우, 설정에 따라 선택적으로, 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 1 또는 0 중 어느 한 쪽으로 결정하거나 또는 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 결정하지 않는, 식별키 생성 방법.
  22. 반도체 전도성 레이어 사이의 간격(spacing)을 갖고, 상기 반도체 전도성 레이어 사이 사이가 단락 되는지의 여부를 이용하여 식별키를 생성하는 식별키 생성 단계; 및
    상기 전도성 레이어 사이 사이가 단락 되는지의 여부를 독출하여 상기 식별키를 독출하는 식별키 독출 단계
    를 포함하고, 상기 반도체 전도성 레이어 사이의 간격(spacing)은 반도체 제조 공정에서 제공되는 디자인 룰을 위반하는 크기로 설정되는, 식별키 생성 방법.
  23. 제22항에 있어서,
    상기 식별키 생성 단계는,
    상기 반도체 전도성 레이어 사이 사이가 단락되는 확률과 단락되지 않는 확률의 차이가 소정의 오차 범위 내에 있도록 하는 상기 반도체 전도성 레이어 사이의 간격 설정하는, 식별키 생성 방법.
  24. 제22항에 있어서,
    상기 식별키 생성 단계는,
    동일한 간격을 갖는 전도성 레이어 쌍을 N 개를 이용하고 - 단, N은 자연수임 -, 상기 N 개의 전도성 레이어 쌍이 각각 단락 여부에 따라 1 비트의 디지털 값을 생성하여, 상기 N 개의 전도성 레이어 쌍이 N 비트의 식별키를 생성하는, 식별키 생성 방법.
  25. 제24항에 있어서,
    상기 식별키 독출부가 독출한 N 비트의 디지털 값을 입력 받아, 상기 N 비트의 디지털 값들을 k 개 단위로 그룹핑 하고 - 단, k는 자연수임 -, 그룹핑된 복수 개의 그룹들 중 제1 그룹 및 제2 그룹을 비교하여, 상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값보다 큰 경우에 상기 제1 그룹과 상기 제2 그룹을 대표하는 디지털 값을 1로 결정하여 상기 식별키를 처리하는, 식별키 처리 단계
    를 더 포함하는, 식별키 생성 방법.
  26. 제25항에 있어서,
    상기 식별키 처리 단계는,
    상기 제1 그룹에 포함된 k개의 디지털 비트로 구성된 값이 상기 제2 그룹에 포함된 k개의 디지털 비트로 구성된 값이 같은 경우, 설정에 따라 선택적으로, 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 1 또는 0 중 어느 한 쪽으로 결정하거나 또는 상기 제1 그룹과 상기 제2 그룹의 대표하는 디지털 값을 결정하지 않는, 식별키 생성 방법.
  27. 제14항 내지 제26항 중 어느 한 항의 식별키 생성 방법을 수행하는 프로그램을 수록한 컴퓨터 판독 가능 기록 매체.
PCT/KR2011/000605 2010-12-09 2011-01-28 식별키 생성 장치 및 방법 WO2012077856A1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2013543081A JP2014504403A (ja) 2010-12-09 2011-01-28 識別キーを生成する装置及び方法
CN201610517436.7A CN106056003B (zh) 2010-12-09 2011-01-28 用于生成识别密钥的装置
ES11847167T ES2707862T3 (es) 2010-12-09 2011-01-28 Dispositivo y método para generar una clave de identificación
US13/806,628 US9292710B2 (en) 2010-12-09 2011-01-28 Apparatus and method for generating identification key
EP11847167.1A EP2650813B8 (en) 2010-12-09 2011-01-28 Device and method for generating an identification key
CN201180066876.0A CN103443801B (zh) 2010-12-09 2011-01-28 用于生成识别密钥的装置及方法
EP18207236.3A EP3518457A3 (en) 2010-12-09 2011-01-28 Device and method for generating an identification key
US15/015,985 US10235540B2 (en) 2010-12-09 2016-02-04 Apparatus and method for generating identification key
US16/266,168 US10769309B2 (en) 2010-12-09 2019-02-04 Apparatus and method for generating identification key
US16/984,243 US20200364374A1 (en) 2010-12-09 2020-08-04 Apparatus and method for generating identification key

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0125633 2010-12-09
KR1020100125633A KR101139630B1 (ko) 2010-12-09 2010-12-09 식별키 생성 장치 및 방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/806,628 A-371-Of-International US9292710B2 (en) 2010-12-09 2011-01-28 Apparatus and method for generating identification key
US15/015,985 Continuation US10235540B2 (en) 2010-12-09 2016-02-04 Apparatus and method for generating identification key

Publications (1)

Publication Number Publication Date
WO2012077856A1 true WO2012077856A1 (ko) 2012-06-14

Family

ID=46207328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/000605 WO2012077856A1 (ko) 2010-12-09 2011-01-28 식별키 생성 장치 및 방법

Country Status (8)

Country Link
US (4) US9292710B2 (ko)
EP (2) EP3518457A3 (ko)
JP (3) JP2014504403A (ko)
KR (1) KR101139630B1 (ko)
CN (2) CN106056003B (ko)
ES (1) ES2707862T3 (ko)
TW (3) TWI440352B (ko)
WO (1) WO2012077856A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803328B1 (en) 2013-01-22 2014-08-12 International Business Machines Corporation Random coded integrated circuit structures and methods of making random coded integrated circuit structures
KR101457305B1 (ko) 2013-10-10 2014-11-03 (주) 아이씨티케이 식별키 생성 장치 및 방법
WO2015034148A1 (ko) * 2013-09-06 2015-03-12 (주) 아이씨티케이 식별 키 생성 장치 및 방법
WO2015034146A1 (ko) * 2013-09-03 2015-03-12 (주) 아이씨티케이 식별키 생성 장치 및 방법
CN108352984A (zh) * 2015-11-05 2018-07-31 三菱电机株式会社 安全装置和安全方法
KR20190035641A (ko) * 2019-03-25 2019-04-03 주식회사 아이씨티케이 홀딩스 식별 키 생성 장치 및 방법
US10643006B2 (en) 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
KR101118826B1 (ko) 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
DK2693370T3 (en) * 2011-03-31 2016-09-26 Ictk Co Ltd Device and method for generation of a digital value
KR20140126787A (ko) 2013-04-22 2014-11-03 (주) 아이씨티케이 ＰＵＦ 기반 하드웨어 ＯＴＰ 제공 장치 및 이를 이용한 ２－Ｆａｃｔｏｒ 인증 방법
US10235261B2 (en) 2013-07-26 2019-03-19 Ictk Holdings Co., Ltd. Apparatus and method for testing randomness
KR102339943B1 (ko) * 2013-08-27 2021-12-17 주식회사 아이씨티케이 홀딩스 반도체 프로세스의 포토 마스크를 변형하여 ｐｕｆ를 생성하는 방법 및 장치
KR20150024676A (ko) * 2013-08-27 2015-03-09 (주) 아이씨티케이 반도체 프로세스의 포토 마스크를 변형하여 ｐｕｆ를 생성하는 방법 및 장치
KR101489088B1 (ko) 2013-09-03 2015-02-04 (주) 아이씨티케이 식별키 생성 장치 및 방법
KR101488616B1 (ko) 2013-09-06 2015-02-06 (주) 아이씨티케이 식별키 생성 장치 및 방법
KR101489091B1 (ko) 2013-09-30 2015-02-04 (주) 아이씨티케이 반도체 공정을 이용한 식별키 생성 장치 및 방법
EP3057032B1 (en) * 2013-10-08 2023-05-31 ICTK Holdings Co., Ltd. Apparatus and method for generating identification key
EP3056394B1 (en) * 2013-10-08 2022-11-30 ICTK Holdings Co., Ltd. Vehicle security network device and design method therefor
KR102186475B1 (ko) * 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
KR102198499B1 (ko) 2013-12-31 2021-01-05 주식회사 아이씨티케이 홀딩스 디지털 값 처리 장치 및 방법
GB201406002D0 (en) * 2014-04-03 2014-05-21 Univ Lancaster Unique identifier
CN106464501B (zh) 2014-04-09 2020-09-25 Ictk控股有限公司 认证装置及方法
EP3131032B1 (en) 2014-04-09 2021-09-22 ICTK Holdings Co., Ltd. Authentication apparatus and method
WO2015156622A2 (ko) 2014-04-09 2015-10-15 (주) 아이씨티케이 인증 장치 및 방법
WO2016068847A1 (en) 2014-10-27 2016-05-06 Hewlett Packard Enterprise Development Lp Key splitting
US9747435B2 (en) 2015-04-27 2017-08-29 Apple Inc. Authentication and control of encryption keys
US20170126414A1 (en) * 2015-10-28 2017-05-04 Texas Instruments Incorporated Database-less authentication with physically unclonable functions
US10846440B2 (en) 2015-11-03 2020-11-24 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Security apparatus and operation method thereof
EP3373186B1 (en) 2015-11-03 2020-12-30 ICTK Holdings Co., Ltd. Apparatus and method for generating identification key
US11044086B2 (en) 2016-01-19 2021-06-22 Ictk Holdings Co., Ltd. Apparatus for generating identification key and management method thereof
JP2017139757A (ja) 2016-02-03 2017-08-10 渡辺　浩志 半導体チップの冗長アドレスを用いたチップ認証の物理的な複製防止機能（ｐｃｉｄ）
KR102592599B1 (ko) 2016-05-12 2023-10-24 삼성전자주식회사 반도체 집적회로 레이아웃의 검증 방법 및 이를 수행하는 컴퓨터 시스템
US10341122B2 (en) 2016-07-15 2019-07-02 Hiroshi Watanabe Electronic appliance and network of the same
US10785022B2 (en) 2016-09-13 2020-09-22 Hiroshi Watanabe Network without abuse of a private key
US10706177B2 (en) * 2017-02-13 2020-07-07 Hiroshi Watanabe Apparatus and method for chip identification and preventing malicious manipulation of physical addresses by incorporating a physical network with a logical network
US10581841B2 (en) * 2017-02-13 2020-03-03 Zentel Japan Corporation Authenticated network
US10693636B2 (en) 2017-03-17 2020-06-23 Guigen Xia Authenticated network
KR102050021B1 (ko) * 2017-04-27 2019-11-28 김태욱 식별키 유용성 판별장치
KR102071937B1 (ko) * 2017-04-27 2020-01-31 김태욱 식별키 생성장치 및 식별키 생성방법
FR3069677A1 (fr) * 2017-07-27 2019-02-01 Stmicroelectronics (Crolles 2) Sas Dispositif de generation d'un nombre aleatoire
US20220052997A1 (en) 2019-02-01 2022-02-17 Ictk Holdings Co., Ltd. Authentication information processing method and apparatus and user terminal including authentication information processing method and apparatus
US11282799B2 (en) 2020-01-14 2022-03-22 United Microelectronics Corp. Device for generating security key and manufacturing method thereof
FR3111722A1 (fr) * 2020-06-22 2021-12-24 Stmicroelectronics (Crolles 2) Sas Dispositif de génération d'un nombre aléatoire
EP4210273A1 (en) 2020-09-02 2023-07-12 ICTK Holdings Co., Ltd. User terminal and authentication execution device for performing pseudonym 2-factor authentication, and operating method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293040A (ja) * 1996-04-26 1997-11-11 Oki Electric Ind Co Ltd 半導体装置における周辺デバイス識別方法
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
US20100070777A1 (en) * 2006-04-13 2010-03-18 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
WO2010123185A1 (en) * 2009-04-23 2010-10-28 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Semiconductor chip and method for generating digital value using process variation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738971B1 (fr) * 1995-09-19 1997-10-10 Schlumberger Ind Sa Procede de determination d'une cle de cryptage associee a un circuit integre
US5802592A (en) * 1996-05-31 1998-09-01 International Business Machines Corporation System and method for protecting integrity of alterable ROM using digital signatures
US5990701A (en) * 1997-06-25 1999-11-23 Sun Microsystems, Inc. Method of broadly distributing termination for buses using switched terminators
US6118279A (en) * 1997-07-30 2000-09-12 Candescent Technologies Corporation Magnetic detection of short circuit defects in plate structure
US6643374B1 (en) * 1999-03-31 2003-11-04 Intel Corporation Duty cycle corrector for a random number generator
US6555204B1 (en) 2000-03-14 2003-04-29 International Business Machines Corporation Method of preventing bridging between polycrystalline micro-scale features
US7085386B2 (en) * 2001-12-07 2006-08-01 Activcard System and method for secure replacement of high level cryptographic keys in a personal security device
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US7702704B2 (en) * 2004-02-12 2010-04-20 Hitachi Ulsi Systems Co., Ltd. Random number generating method and semiconductor integrated circuit device
JP4524176B2 (ja) 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
EP2081170A1 (en) * 2006-11-06 2009-07-22 Panasonic Corporation Information security apparatus
CN101498772B (zh) * 2008-01-29 2012-07-18 西门子（中国）有限公司 磁共振成像系统中接收线圈的识别码电路
EP2230794A3 (en) * 2009-03-16 2011-10-05 Technische Universität München Towards Electrical, Integrated Implementations of SIMPL Systems
KR20100117006A (ko) * 2009-07-22 2010-11-02 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
US20110080715A1 (en) * 2009-10-07 2011-04-07 Castles Technology Co., Ltd. Protective structure of electronic component
US8127151B2 (en) * 2009-10-13 2012-02-28 Lockheed Martin Corporation Hardware-based key generation and recovery
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293040A (ja) * 1996-04-26 1997-11-11 Oki Electric Ind Co Ltd 半導体装置における周辺デバイス識別方法
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
US20100070777A1 (en) * 2006-04-13 2010-03-18 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
WO2010123185A1 (en) * 2009-04-23 2010-10-28 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Semiconductor chip and method for generating digital value using process variation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2650813A4 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803328B1 (en) 2013-01-22 2014-08-12 International Business Machines Corporation Random coded integrated circuit structures and methods of making random coded integrated circuit structures
US9859228B2 (en) 2013-09-03 2018-01-02 Ictk Co., Ltd. Device and method for generating identification key
WO2015034146A1 (ko) * 2013-09-03 2015-03-12 (주) 아이씨티케이 식별키 생성 장치 및 방법
WO2015034148A1 (ko) * 2013-09-06 2015-03-12 (주) 아이씨티케이 식별 키 생성 장치 및 방법
KR101504025B1 (ko) * 2013-09-06 2015-03-18 (주) 아이씨티케이 식별 키 생성 장치 및 방법
US9984982B2 (en) 2013-09-06 2018-05-29 Ictk Co., Ltd. Device and method for generating identification key
WO2015053441A1 (ko) * 2013-10-10 2015-04-16 (주) 아이씨티케이 식별키 생성 장치 및 방법
KR101457305B1 (ko) 2013-10-10 2014-11-03 (주) 아이씨티케이 식별키 생성 장치 및 방법
US10032729B2 (en) 2013-10-10 2018-07-24 Ictk Holdings Co., Ltd. Apparatus and method for generating identification key
CN108352984A (zh) * 2015-11-05 2018-07-31 三菱电机株式会社 安全装置和安全方法
US10643006B2 (en) 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit
KR20190035641A (ko) * 2019-03-25 2019-04-03 주식회사 아이씨티케이 홀딩스 식별 키 생성 장치 및 방법
KR102048175B1 (ko) 2019-03-25 2019-11-22 주식회사 아이씨티케이 홀딩스 식별 키 생성 장치 및 방법

Also Published As

Publication number Publication date
TW201438449A (zh) 2014-10-01
TWI547133B (zh) 2016-08-21
EP2650813A1 (en) 2013-10-16
EP2650813B8 (en) 2019-01-09
EP2650813A4 (en) 2017-04-26
ES2707862T3 (es) 2019-04-05
EP2650813B1 (en) 2018-11-21
KR101139630B1 (ko) 2012-05-30
CN106056003B (zh) 2022-05-06
US20190171850A1 (en) 2019-06-06
CN103443801A (zh) 2013-12-11
TWI440352B (zh) 2014-06-01
EP3518457A2 (en) 2019-07-31
JP2015201884A (ja) 2015-11-12
JP6220818B2 (ja) 2017-10-25
US10235540B2 (en) 2019-03-19
JP2014504403A (ja) 2014-02-20
US20160154979A1 (en) 2016-06-02
TW201225614A (en) 2012-06-16
EP3518457A3 (en) 2019-08-07
JP2017208843A (ja) 2017-11-24
TWI652930B (zh) 2019-03-01
US20130101114A1 (en) 2013-04-25
US20200364374A1 (en) 2020-11-19
US10769309B2 (en) 2020-09-08
US9292710B2 (en) 2016-03-22
CN103443801B (zh) 2016-08-10
TW201644227A (zh) 2016-12-16
CN106056003A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
WO2012077856A1 (ko) 식별키 생성 장치 및 방법
WO2012111872A1 (ko) 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
WO2014030911A1 (ko) 인증 정보 처리 장치 및 방법
WO2015012667A1 (ko) 랜덤성 테스트 장치 및 방법
KR20120089607A (ko) 식별키 생성 장치 및 방법
WO2015034148A1 (ko) 식별 키 생성 장치 및 방법
US9991892B2 (en) Electronic device having a physical unclonable function identifier
WO2015102253A1 (ko) 디지털 값 처리 장치 및 방법
WO2018199539A1 (ko) 식별키 생성장치 및 식별키 생성방법
WO2015053441A1 (ko) 식별키 생성 장치 및 방법
KR20140026316A (ko) 인증 정보 처리 장치 및 방법
WO2015034146A1 (ko) 식별키 생성 장치 및 방법
WO2015053440A1 (ko) 식별 키 생성 장치 및 방법
WO2018105884A1 (en) Control unit for a battery system
KR102050021B1 (ko) 식별키 유용성 판별장치
WO2012133965A1 (ko) 공정편차를 이용한 식별 키 생성 장치 및 방법
WO2015034145A1 (ko) 식별키 생성 장치 및 방법
KR20100117006A (ko) 공정편차를 이용한 디지털 값 생성 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11847167

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13806628

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013543081

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011847167

Country of ref document: EP