JP4524176B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP4524176B2
JP4524176B2 JP2004366519A JP2004366519A JP4524176B2 JP 4524176 B2 JP4524176 B2 JP 4524176B2 JP 2004366519 A JP2004366519 A JP 2004366519A JP 2004366519 A JP2004366519 A JP 2004366519A JP 4524176 B2 JP4524176 B2 JP 4524176B2
Authority
JP
Japan
Prior art keywords
electronic device
manufacturing
unique identification
identification number
access transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004366519A
Other languages
English (en)
Other versions
JP2006173485A (ja
Inventor
泰利 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004366519A priority Critical patent/JP4524176B2/ja
Priority to US11/225,341 priority patent/US20060131575A1/en
Publication of JP2006173485A publication Critical patent/JP2006173485A/ja
Priority to US12/201,537 priority patent/US7655483B2/en
Application granted granted Critical
Publication of JP4524176B2 publication Critical patent/JP4524176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H10W46/403—Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、電子デバイスに固有の認識番号を付与する手段を与える技術に関する。
半導体チップ等の電子デバイス自体に固有の番号を持たせることは、製造工程管理の観点（どの時期に製造されたか、どのウェハであるか、又はどのチップであるか等の記録）から検討されてきた。近年、ICマネー、ICタグ又はIDカードなどへの応用を考慮し、外部から変更不可能な固有番号をチップ自体に付加することが非常に重要で且つ必須の解決課題であることが認識されてきた。すなわち、人為的に偽造不可能な半導体チップを提供する手段が重要になってきた。また、この固有番号をチップ等に付加する方法としては、コスト低減の観点から可能な限り簡便な方法が望まれる。
そこで、従来、半導体集積回路装置を構成する半導体チップに対して、ヒューズ素子又はＥＥＰＲＯＭ（electrically erasable programmable read-only memory ）のようなプログラム可能な素子を設け、そのプログラム可能な素子に固有の識別情報を与えることが行なわれてきた。
また、プロセス揺らぎに起因するトランジスタ特性のバラツキから生じるフリップフロップの立ち上がりの癖を活用する新たな方法（例えば特許文献１参照）も提案されてきている。すなわち、半導体集積回路装置の製造工程の過程で同一の形態を持つ複数の識別要素を形成し、当該複数の識別要素におけるプロセスバラツキに対応した物理量の相互の大小関係に基づいて、半導体集積回路装置又は半導体チップの固有の識別情報を設定する方法である。
国際公開第０２／４５１３９号パンフレット Jakub Kedzierski等、Threshold voltage control in NiSi-gated MOSFETs through silicidation induced impurity segregation(SIIS) 、international ELECTRON DEVICES meeting 2003 、TECHNICAL DIGEST
しかしながら、前述のプログラム可能な素子を設ける方法では、人為的に固有番号を割り振りする必要があるため、通常の製造工程に対して新たな工程を追加したり又は製造後に識別情報を書き込む工程を行なったりする必要がある。
また、前述のプロセスバラツキに対応した識別要素の物理量の相互の大小関係に基づく方法については、次のような問題点がある。すなわち、当該方法において識別される物理量の相互の大小関係は、特性不良に起因するような比較的大きな物理量の差ではなく、連続的なバラツキと対応する近接した２素子の物理量の微小な（ミクロな）差である。ここで、例えば近接したインバーター回路素子の閾値のバラツキは、当該素子が置かれた環境（特に温度）に依存して変化する可能性が高い。従って、識別要素となる半導体素子等が用いられる温度範囲の全体に対して共通の固有認識番号を信頼性高く示させることは困難である。また、これらのインバーターは、SRAM(static random access memory )と同様に宇宙線に起因して逆の値を示すこともある。
すなわち、この新たに提案された方法により、識別要素となる半導体素子等が実際に利用される広範囲な温度環境において信頼性高くデバイス固有番号を示させることは困難である。
前記に鑑み、本発明は、通常の製造工程に対して新たな工程を追加することなく、電子デバイスに固有の認識番号を信頼性高く付与できるようにすることを目的とする。
前記の目的を達成するために、本願発明者は、半導体製造工程等の電子デバイスの製造工程で、ある確率で偶発的に発生する素子（例えば抵抗素子等の半導体素子）の不良（以下、偶発不良と称する）に起因する電気特性の不連続な変化をデバイスの固有認識番号として利用することを着想した。すなわち、まず、対象となる素子を例えばアクセストランジスタにより選択し、次に、当該素子における電気特性の変化をセンスアンプにより検出する。これによって、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化に基づいて固有認識番号を設定することができる。また、本願発明者は、素子の電気特性の不連続な変化として、例えば半導体素子のシリサイド細線（少なくとも一部分がシリサイド化された微細な配線又は活性領域）におけるシリサイド化層の偶発的な断線に起因してランダムに発生する不連続な抵抗上昇を利用することにより、固有認識番号を生成することを着想した。
具体的には、本発明に係る電子デバイスは、固有認識番号を生成する複数の素子からなる素子群を備えており、前記固有認識番号は、製造工程の偶発不良に起因して前記各素子の電気特性に生じる不連続な変化に基づいて設定される。
本発明の電子デバイスにおいて、前記各素子が、当該素子の電気特性の変化を２値情報として出力すると、２の「素子数」乗の固有番号を生成できる。
本発明の電子デバイスにおいて、前記各素子がアクセストランジスタを有すると、電気特性の検出対象となる素子を確実に選択することができる。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つ活性領域を有し、前記活性領域の表面はシリサイド化されており、前記固有認識番号は、前記活性領域におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つゲート配線を有し、前記ゲート配線の表面はシリサイド化されており、前記固有認識番号は、前記ゲート配線におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記アクセストランジスタにおける活性領域上には、最小ルール径よりも小さい径を持つか又は前記活性領域とそれを囲む分離領域とに跨ったコンタクトが設けられており、前記固有認識番号は、前記コンタクトと前記活性領域との接続不良に起因して生じる不連続な抵抗上昇に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記アクセストランジスタにおけるゲート電極の表面はシリサイド化されており、前記固有認識番号は、前記ゲート電極におけるフルシリサイド化に起因して生じる前記アクセストランジスタの不連続な閾値変化に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記各素子のうちの少なくとも１つの第１素子は、当該第１素子のアクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つ第１のゲート配線を有し、前記各素子のうちの少なくとも１つの第２素子は、当該第２素子のアクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つ第２のゲート配線を有し、前記第１のゲート配線及び前記第２のゲート配線のそれぞれの表面はシリサイド化されており、前記第１のゲート配線は、外部からの書き込みによってシリサイド化層の断線が起こる電気的ヒューズを構成し、前記第２のゲート配線は、偶発不良に起因してシリサイド化層の断線が起こる物理的ヒューズを構成し、前記固有認識番号は、前記電気的ヒューズ及び前記物理的ヒューズのそれぞれの状態に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つ活性領域を有し、前記活性領域は、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、前記活性領域の表面はシリサイド化されており、前記固有認識番号は、前記活性領域におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つゲート配線を有し、前記ゲート配線は、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、前記ゲート配線の表面はシリサイド化されており、前記固有認識番号は、前記ゲート配線におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合、前記アクセストランジスタにおけるゲート電極は、最小ルール幅以上の幅を持つと共に、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、前記ゲート電極の表面はシリサイド化されており、前記固有認識番号は、前記ゲート電極におけるフルシリサイド化に起因して生じる前記アクセストランジスタの不連続な閾値変化に基づいて設定されてもよい。
本発明の電子デバイスの各素子がアクセストランジスタを有する場合において該アクセストランジスタのゲート電極の表面がシリサイド化されている場合、ゲート電極のシリサイド化層はコバルトシリサイド又はニッケルシリサイドから構成されていてもよい。
本発明に係る電子デバイスの製造方法は、固有認識番号を生成する複数の素子からなる素子群を備えており且つ製造工程の偶発不良に起因して前記各素子の電気特性に生じる不連続な変化に基づいて前記固有認識番号が設定される電子デバイスの製造方法であって、基板上に、シリサイド化された表面を有する活性領域若しくはゲート配線と電気的に接続するアクセストランジスタ又は少なくとも局所的にフルシリサイド化されたゲート電極を有するアクセストランジスタを形成する工程と、前記活性領域若しくは前記ゲート配線又は前記ゲート電極の配置領域に対して局所的に熱処理を行なう工程とを備えている。
本発明によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図１は、第１の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図１に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域と、ソース領域及びドレイン領域のうちの他方から引き出され且つ部分的に細線化されている領域とを有する。すなわち、活性領域１はＯＤ細線１ａを有する。また、ＯＤ細線１ａを含む活性領域１の表面はシリサイド化されている。さらに、ソース領域及びドレイン領域のうちの他方から引き出された活性領域１の端部（コンタクト領域）にはビアコンタクト３が形成されており、該ビアコンタクト３を介して、活性領域１はビットラインとして働く上層の配線４と電気的に接続されている。
本実施形態においては、図１の一点鎖線で囲んだ構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することによって、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。図２は、前述の１ビット分の回路構成を模式的に示す図である。
すなわち、本実施形態においては、活性領域１にＯＤ細線１ａを設けているため、ＯＤ細線１ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ＯＤ細線１ａの幅は、最小ルール幅（パーティクル等の欠陥がなければ不良を生じない設計上の最小幅）よりも小さいことが好ましい。このようにすると、ＯＤ細線１ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率をさらに高めることが可能になる。
また、本実施形態において、ＯＤ細線１ａを活性領域１のコンタクト領域（ビアコンタクト３）側に形成したが、これに代えて、図３に示すように、活性領域１の共通領域側に設けてもよいことは言うまでもない。
（第２の実施形態）
以下、本発明の第２の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図４は、第２の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図４に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方はゲート配線（ゲート電極と同じ層に設けられる配線）５とシェアードコンタクト６を介して接続されている。また、ゲート配線５の他端（コンタクト領域）にはビアコンタクト７が形成されており、該ビアコンタクト７を介して、ゲート配線５はビットラインとして働く上層の配線４と電気的に接続されている。
尚、ゲート配線５は部分的に細線化されている。すなわち、ゲート配線５はゲート細線５ａを有する。また、ゲート細線５ａを含むゲート配線５の表面はシリサイド化されている。
本実施形態においては、前述の各アクセストランジスタ及びそれと接続するゲート配線５等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することにより、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
すなわち、本実施形態においては、ゲート配線５にゲート細線５ａを設けているため、ゲート細線５ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ゲート細線５ａの幅は、最小ルール幅（パーティクル等の欠陥がなければ不良を生じない設計上の最小幅）よりも小さいことが好ましい。このようにすると、ゲート細線５ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率をさらに高めることが可能になる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図５は、第３の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図５に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方の端部（コンタクト領域）にはビアコンタクト３が形成されており、該ビアコンタクト３を介して、活性領域１はビットラインとして働く上層の配線４と電気的に接続されている。
尚、本実施形態においては、ビアコンタクト３として、設計ルールに基づき設定された直径よりも小さい径を持つビアコンタクト３Ａ、又は活性領域１上から所定値以上ずらして配置されたビアコンタクト３Ｂ（つまり活性領域１とそれを囲む分離領域とに跨ったビアコンタクト３Ｂ）が設けられている。
また、本実施形態においては、前述の各アクセストランジスタ及びそれと接続する配線４等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することにより、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
すなわち、本実施形態においては、ビアコンタクト３として、設計ルールに基づき設定された直径よりも小さい径を持つビアコンタクト３Ａ又は活性領域１とそれを囲む分離領域とに跨ったビアコンタクト３Ｂが設けられているため、ビアコンタクト３Ａ又はビアコンタクト３Ｂと活性領域１との接続不良に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ビアコンタクト３Ａの径は、最小ルール径（パーティクル等の欠陥がなければ不良を生じない設計上の最小径）よりも小さいことが好ましい。このようにすると、ビアコンタクト３Ａの接続不良に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率をさらに高めることが可能になる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図６は、第４の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図６に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方の端部（コンタクト領域）にはビアコンタクト３が形成されており、該ビアコンタクト３を介して、活性領域１はビットラインとして働く上層の配線４と電気的に接続されている。
尚、本実施形態においては、ゲート電極２の材料としてポリシリコンを用いていると共にゲート電極２の表面をシリサイド化している。また、例えばゲート電極２の幅を設計ルールに基づき設定された幅よりも小さくすることによって、ゲート電極２のシリサイド化の際に、ゲート電極２を構成するポリシリコンを局所的に過剰に反応させ、それによってシリサイド層がゲート絶縁膜上まで達する現象（フルシリサイド化）を起こりやすくしている。これにより、他のゲート電極２と異なる仕事関数を持つフルシリサイド化電極（FUSI）２ａを有し、それにより他のアクセストランジスタと異なる閾値（Vt）を持つアクセストランジスタが局所的に形成される（フルシリサイド化に起因する閾値変動については例えば非特許文献１参照）。
また、本実施形態においては、前述の各アクセストランジスタ及びそれと接続する配線４等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することにより、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
すなわち、本実施形態においては、ゲート電極２を細線化しているため、ゲート電極２の局所的なフルシリサイド化に起因するアクセストランジスタの不連続な閾値変化が製造工程時に偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該閾値変化の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該閾値変化の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ゲート電極２の幅は、最小ルール幅（パーティクル等の欠陥がなければ不良を生じない設計上の最小幅）よりも小さいことが好ましい。このようにすると、ゲート電極２のフルシリサイド化に起因するトランジスタの不連続な閾値変化が製造工程時に偶発的に生じる確率をさらに高めることが可能になる。
また、本実施形態において、ゲート電極２におけるシリサイド化層としてコバルトシリサイド層又はニッケルシリサイド層を用いてもよい。
（第５の実施形態）
以下、本発明の第５の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図７は、第５の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図７に示すように、本実施形態の半導体素子アレイは、外部からの書き込みによってシリサイド化層の断線が起こる電気的ヒューズを有する第１素子群（書き込み可能部分）と、偶発不良に起因してシリサイド化層の断線が起こる物理的ヒューズを有する第２素子群（ランダム部分）とからなる。
ランダム部分の各素子のレイアウトは、図４に示す第２の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトと基本的に同じである。具体的には、ランダム部分の各素子は、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成されるアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタ（後述する書き込み可能部分の各素子のアクセストランジスタを含む）に対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方はゲート配線５とシェアードコンタクト６を介して接続されている。また、ゲート配線５の他端（コンタクト領域）にはビアコンタクト７が形成されており、該ビアコンタクト７を介して、ゲート配線５はビットラインとして働く上層の配線４と電気的に接続されている。
尚、ランダム部分のゲート配線５は部分的に細線化されている。すなわち、ランダム部分のゲート配線５はゲート細線５ａを有する。また、ゲート細線５ａを含むゲート配線５の表面はシリサイド化されている。
一方、書き込み可能部分の各素子も、ランダム部分の各素子と同様に、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成されるアクセストランジスタを有している。
書き込み可能部分の各素子がランダム部分の各素子と異なっている点は、偶発不良に起因してシリサイド化層の断線つまり不連続な抵抗上昇が生じることを防止するために、ゲート配線５が細線化されていないことである。すなわち、ランダム部分のゲート配線５は設計ルールで規定された線幅を有している。尚、ランダム部分のゲート配線５の表面もシリサイド化されている。また、ランダム部分のアクセストランジスタは、シェアードコンタクト６上に形成された他のコンタクト８と、該他のコンタクト８と接続する他の配線９とを介して、書き込み用のデコーダ（デコーダドライバー）に接続されている。
以上のように、本実施形態の半導体素子アレイのランダム部分においては、前述の各アクセストランジスタ及びそれと接続するゲート配線５等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することによって、固有の認識番号を生成する記憶素子群が設けられている。尚、ランダム部分においては、前述のように、ゲート配線５にゲート細線５ａを設けることによって、ゲート細線５ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率を高めている。従って、ワードラインによってランダム部分のアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、ランダム部分を構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用するため、通常の製造工程に対して新たな工程を追加することなく、デバイスに固有認識番号を設定することができる。また、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。さらに、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
また、本実施形態の半導体素子アレイにおいては、外部からの書き込みによってシリサイド化層の断線（強制断線）が起こる電気的ヒューズを有する書き込み可能部分と、偶発不良に起因してシリサイド化層の断線（偶発断線）が起こる物理的ヒューズを有するランダム部分とを同時に設けている。このため、書き込み可能部分に、例えばパリティチェックに用いるチェックデジット等の情報を書き込むことにより、より信頼性の高い固有認識番号を生成することが可能になる。
尚、本実施形態において、所定の閾値を設定することによってランダム部分のビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ランダム部分のゲート細線５ａの幅は、最小ルール幅（パーティクル等の欠陥がなければ不良を生じない設計上の最小幅）よりも小さいことが好ましい。このようにすると、ゲート細線５ａのシリサイド化層の断線に起因する不連続な抵抗上昇が製造工程時に偶発的に生じる確率をさらに高めることが可能になる。
（第６の実施形態）
以下、本発明の第６の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図８は、第６の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図８に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域と、ソース領域及びドレイン領域のうちの他方から引き出されている領域（第１の実施形態と異なり細線化されていない）とを有する。また、活性領域１の表面はシリサイド化されている。さらに、ソース領域及びドレイン領域のうちの他方から引き出された活性領域１の端部（コンタクト領域）にはビアコンタクト３が形成されており、該ビアコンタクト３を介して、活性領域１はビットラインとして働く上層の配線４と電気的に接続されている。
本実施形態においては、図８の一点鎖線で囲んだ構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することによって、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
また、本実施形態においては、図８に示す半導体素子アレイを一単位として、これを例えば図９（但し図９に示す各素子は図４に示す第２の実施形態の素子と対応）に示すように複数個配置にすることによって、記憶素子として機能する活性領域１を所定の範囲Ｒに集中して配置することが可能になる。
さらに、本実施形態においては、通常のＣＭＯＳ(complementary metal-oxide semiconductor device)作製工程で第２シリサイドＲＴＰ（rapid thermal process ）と呼ばれる処理が終わった後に、前記の所定の範囲Ｒつまり本実施形態の半導体素子アレイの活性領域１を局所的に加熱する工程を追加実施する。これにより、活性領域１のシリサイド化層の断線に起因する不連続な抵抗上昇が偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用する。ここで、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるので、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。また、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態では、通常の製造工程に対して、前記の活性領域１の局所的な熱処理を行なう工程を追加する必要がある。しかしながら、本実施形態では、活性領域１のシリサイド化層の断線に起因する不連続な抵抗上昇を生じさせるために、例えば第１の実施形態のＯＤ細線１ａの形成のように、設計ルールから外れた工程を実施する必要がないので、工程中でのパーティクル発生等に起因する副作用を防止することができる。
また、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、活性領域１におけるシリサイド化層としてコバルトシリサイド層又はニッケルシリサイド層を用いてもよい。コバルトシリサイド層を用いる場合、前記の活性領域１を局所的に加熱する工程における熱処理温度は８００℃以上で且つ９００℃以下であることが好ましく、ニッケルシリサイド層を用いる場合、当該熱処理温度は５００℃以上で且つ７００℃以下であることが好ましい。
（第７の実施形態）
以下、本発明の第７の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図１０は、第７の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図１０に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方はゲート配線５（第２の実施形態と異なり細線化されていない）とシェアードコンタクト６を介して接続されている。また、ゲート配線５の他端（コンタクト領域）にはビアコンタクト７が形成されており、該ビアコンタクト７を介して、ゲート配線５はビットラインとして働く上層の配線４と電気的に接続されている。また、ゲート配線５の表面はシリサイド化されている。
本実施形態においては、前述の各アクセストランジスタ及びそれと接続するゲート配線５等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することにより、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
また、本実施形態においては、図１０に示す半導体素子アレイを一単位として、これを第６の実施形態と同様に例えば図９（但し図９に示す各素子は図４に示す第２の実施形態の素子と対応）に示すように複数個配置にすることによって、記憶素子として機能するゲート配線５を所定の範囲Ｒに集中して配置することが可能になる。
さらに、本実施形態においては、通常のＣＭＯＳ作製工程で第２シリサイドＲＴＰと呼ばれる処理が終わった後に、前記の所定の範囲Ｒつまり本実施形態の半導体素子アレイのゲート配線５を局所的に加熱する工程を追加実施する。これにより、ゲート配線５のシリサイド化層の断線に起因する不連続な抵抗上昇が偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該抵抗上昇の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該抵抗上昇の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用する。ここで、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるので、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。また、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態では、通常の製造工程に対して、前記のゲート配線５の局所的な熱処理を行なう工程を追加する必要がある。しかしながら、本実施形態では、ゲート配線５のシリサイド化層の断線に起因する不連続な抵抗上昇を生じさせるために、例えば第２の実施形態のゲート細線５ａの形成のように、設計ルールから外れた工程を実施する必要がないので、工程中でのパーティクル発生等に起因する副作用を防止することができる。
また、本実施形態において、所定の閾値を設定することによってビットラインからの出力（つまり素子の電気特性の変化）を２値（０／１）情報として扱ってもよい。このようにすると、２の「素子数」乗の固有番号を生成できる。
また、本実施形態において、ゲート配線５におけるシリサイド化層としてコバルトシリサイド層又はニッケルシリサイド層を用いてもよい。コバルトシリサイド層を用いる場合、前記のゲート配線５を局所的に加熱する工程における熱処理温度は８００℃以上で且つ９００℃以下であることが好ましく、ニッケルシリサイド層を用いる場合、当該熱処理温度は５００℃以上で且つ７００℃以下であることが好ましい。
（第８の実施形態）
以下、本発明の第８の実施形態に係る電子デバイス、具体的には、固有認識番号を生成する半導体素子アレイを有する電子デバイスについて、図面を参照しながら説明する。
図１１は、第８の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
図１１に示すように、本実施形態の半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域（ＯＤ）１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。ここで、活性領域１は、ソース領域及びドレイン領域のうちの一方と電気的に接続し且つ複数のアクセストランジスタに対して共通に配置されている領域を有する。また、ソース領域及びドレイン領域のうちの他方の端部（コンタクト領域）にはビアコンタクト３が形成されており、該ビアコンタクト３を介して、活性領域１はビットラインとして働く上層の配線４と電気的に接続されている。
尚、本実施形態においては、ゲート電極２の材料としてポリシリコンを用いていると共にゲート電極２の表面をシリサイド化している。また、ゲート電極２の幅は、第４の実施形態と異なり、設計ルールに基づき設定された幅以上に設定されている。
また、本実施形態においては、前述の各アクセストランジスタ及びそれと接続する配線４等からなる構成を１ビット分として、該構成を必要な個数だけアレイ状に配置することにより、固有の認識番号を生成する記憶素子群（半導体素子アレイ）が設けられている。
また、本実施形態においては、図１１に示す半導体素子アレイを一単位として、これを第６の実施形態と同様に例えば図９（但し図９に示す各素子は図４に示す第２の実施形態の素子と対応）に示すように複数個配置にすることによって、記憶素子として機能するゲート電極２を所定の範囲Ｒに集中して配置することが可能になる。
さらに、本実施形態においては、通常のＣＭＯＳ作製工程で第１シリサイドＲＴＰと呼ばれる処理が終わった後に、前記の所定の範囲Ｒつまり本実施形態の半導体素子アレイのゲート電極２を局所的に加熱する工程を追加実施する。これにより、ゲート電極２を構成するポリシリコンを局所的に過剰に反応させ、それによってシリサイド層がゲート絶縁膜上まで達する現象（フルシリサイド化）を起こりやすくしている。その結果、他のゲート電極２と異なる仕事関数を持つフルシリサイド化電極（FUSI）２ａを有し、それにより他のアクセストランジスタと異なる閾値（Vt）を持つアクセストランジスタが局所的に形成される。
すなわち、本実施形態においては、ゲート電極２を局所的に加熱する工程を追加実施するため、ゲート電極２の局所的なフルシリサイド化に起因するアクセストランジスタの不連続な閾値変化が偶発的に生じる確率を高めることが可能になる。従って、ワードラインによってアクセストランジスタを選択することによって、当該閾値変化の有無が、選択されたアクセストランジスタを介してビットラインからの出力の変化として表れるので、当該閾値変化の有無をセンスアンプにより検出することができる。すなわち、本実施形態の半導体素子アレイを構成する各素子の電気特性に製造工程の偶発不良に起因して生じる不連続な変化に基づいて固有認識番号を設定することができる。
本実施形態によると、製造工程の偶発不良に起因して素子の電気特性に生じる不連続な変化を固有認識番号として利用する。ここで、従来用いられてきた、プロセスバラツキに対応した識別要素の物理量の変化がミクロなものであったのに対して、不良に起因する素子の電気特性の変化は比較的大きな変化つまり不連続な変化であるため、当該素子が置かれた環境（例えば温度環境）に依存することなく、固有認識番号を信頼性高く示すことができる。また、当然、当該固有認識番号は、外部から変更不可能であるので、ICマネー、ICタグ又はIDカードなどへ応用可能な、人為的に偽造不可能な半導体チップ等を提供することができる。
尚、本実施形態では、通常の製造工程に対して、前記のゲート電極２の局所的な熱処理を行なう工程を追加する必要がある。しかしながら、本実施形態では、ゲート電極２のシリサイド化層の断線に起因する不連続な抵抗上昇を生じさせるために、例えば第４の実施形態のゲート電極２の細線化のように、設計ルールから外れた工程を実施する必要がないので、工程中でのパーティクル発生等に起因する副作用を防止することができる。
また、本実施形態において、ゲート電極２におけるシリサイド化層としてコバルトシリサイド層又はニッケルシリサイド層を用いてもよい。コバルトシリサイド層を用いる場合、前記のゲート電極２を局所的に加熱する工程における熱処理温度は５００℃以上で且つ６００℃以下であることが好ましく、ニッケルシリサイド層を用いる場合、当該熱処理温度は３００℃以上で且つ５００℃以下であることが好ましい。
ところで、電子デバイス、例えば半導体装置の製造工程の偶発不良に起因した素子の電気特性の不連続な変化を生成するために、素子数を適切に設定することは、半導体装置のコスト及び面積最小化の観点から重要である。そこで、本発明の各実施形態において、まず、例えばＴＥＧ（Test Element group）により該当不良の偶発発生率を計測し、次に、計測された発生率に基づいて、最も高い発生率を持つ固有認識番号を求め、次に、該最も高い発生率と半導体装置の製造数との積つまり期待値を求め、次に、該期待値が十分小さくなるように、固有認識番号を生成するビット数（つまり半導体素子アレイの規模）を決定してもよい。このようにすると、必要とされる数量（種類）の固有認識番号を生成できる、合理的且つ適切な素子数を設定することができる。
また、本発明の各実施形態において、電気特性の不連続な変化を発生させる偶発不良を起こす工程を半導体装置の製造工程における拡散工程（ウェハダイシングされるまでの工程）の前半（配線工程より前の素子形成工程等）に設定することにより、半導体装置製造の初期段階において固有認識番号を形成することが好ましい。このようにすると、人為的に改変不可能な固有認識番号を半導体装置の製造後に書き込むのではなく、半導体製造工程の初期工程（ＦＥ（Frontend）工程）で決定できるので、セキュリティ上、また複製作製防止上、非常に効果的である。
本発明に係る電子デバイス及びその製造方法を用いて電子デバイスに固有の認識番号を付与すると、通常の製造工程に対して新たな工程を追加することなく電子デバイスに固有の認識番号を信頼性高く付与できるので、非常に有用である。
本発明の第１の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第１の実施形態に係る電子デバイスにおける半導体素子アレイの１ビット分の回路構成を模式的に示す図である。 本発明の第１の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトの他例を模式的に示す図である。 本発明の第２の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第３の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第４の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第５の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第６の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第６〜８の実施形態に係る電子デバイスにおける半導体素子アレイの配置例を示す図である。 本発明の第７の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。 本発明の第８の実施形態に係る電子デバイスにおける半導体素子アレイのレイアウトを模式的に示す図である。
符号の説明
１ 活性領域
１ａ ＯＤ細線
２ ゲート電極
２ａ フルシリサイド化電極
３ ビアコンタクト
３Ａ ビアコンタクト
３Ｂ ビアコンタクト
４ 配線
５ ゲート配線
５ａ ゲート細線
６ シェアードコンタクト
７ ビアコンタクト
８ 他のコンタクト
９ 他の配線

Claims (9)

  1. 固有認識番号を生成する複数の素子からなる素子群を備えた電子デバイスの製造方法であって、
    前記各素子はアクセストランジスタを有し、
    前記固有認識番号を、製造工程の偶発不良に起因して前記各素子の電気特性に生じる不連続な変化に基づいて設定し、
    前記各素子は、当該素子の電気特性の変化を２値情報として出力し、それによって、２の素子数乗の固有番号を生成できることを特徴とする電子デバイスの製造方法。
  2. 請求項１に記載の電子デバイスの製造方法において、
    前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つ活性領域を有し、
    前記活性領域の表面はシリサイド化されており、
    前記固有認識番号は、前記活性領域におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されることを特徴とする電子デバイスの製造方法。
  3. 請求項１に記載の電子デバイスの製造方法において、
    前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つゲート配線を有し、
    前記ゲート配線の表面はシリサイド化されており、
    前記固有認識番号は、前記ゲート配線におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されることを特徴とする電子デバイスの製造方法。
  4. 請求項１に記載の電子デバイスの製造方法において、
    前記アクセストランジスタにおけるゲート電極の表面はシリサイド化されており、
    前記固有認識番号は、前記ゲート電極におけるフルシリサイド化に起因して生じる前記アクセストランジスタの不連続な閾値変化に基づいて設定されることを特徴とする電子デバイスの製造方法。
  5. 請求項１に記載の電子デバイスの製造方法において、
    前記各素子のうちの少なくとも１つの第１素子は、当該第１素子のアクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つ第１のゲート配線を有し、
    前記各素子のうちの少なくとも１つの第２素子は、当該第２素子のアクセストランジスタと電気的に接続し且つ最小ルール幅よりも小さい幅を持つ第２のゲート配線を有し、
    前記第１のゲート配線及び前記第２のゲート配線のそれぞれの表面はシリサイド化されており、
    前記第１のゲート配線は、外部からの書き込みによってシリサイド化層の断線が起こる電気的ヒューズを構成し、
    前記第２のゲート配線は、偶発不良に起因してシリサイド化層の断線が起こる物理的ヒューズを構成し、
    前記固有認識番号は、前記電気的ヒューズ及び前記物理的ヒューズのそれぞれの状態に基づいて設定されることを特徴とする電子デバイスの製造方法。
  6. 請求項１に記載の電子デバイスの製造方法において、
    前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つ活性領域を有し、
    前記活性領域は、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、
    前記活性領域の表面はシリサイド化されており、
    前記固有認識番号は、前記活性領域におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されることを特徴とする電子デバイスの製造方法。
  7. 請求項１に記載の電子デバイスの製造方法において、
    前記各素子は、前記アクセストランジスタと電気的に接続し且つ最小ルール幅以上の幅を持つゲート配線を有し、
    前記ゲート配線は、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、
    前記ゲート配線の表面はシリサイド化されており、
    前記固有認識番号は、前記ゲート配線におけるシリサイド化層の断線に起因して生じる不連続な抵抗上昇に基づいて設定されることを特徴とする電子デバイスの製造方法。
  8. 請求項１に記載の電子デバイスの製造方法において、
    前記アクセストランジスタにおけるゲート電極は、最小ルール幅以上の幅を持つと共に、前記製造工程の偶発不良の発生率を制御するために熱処理が局所的に加えられる領域に設けられ、
    前記ゲート電極の表面はシリサイド化されており、
    前記固有認識番号は、前記ゲート電極におけるフルシリサイド化に起因して生じる前記アクセストランジスタの不連続な閾値変化に基づいて設定されることを特徴とする電子デバイスの製造方法。
  9. 請求項４又は８に記載の電子デバイスの製造方法において、
    前記ゲート電極におけるシリサイド化層はコバルトシリサイド又はニッケルシリサイドからなることを特徴とする電子デバイスの製造方法。
JP2004366519A 2004-12-17 2004-12-17 電子デバイスの製造方法 Expired - Fee Related JP4524176B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004366519A JP4524176B2 (ja) 2004-12-17 2004-12-17 電子デバイスの製造方法
US11/225,341 US20060131575A1 (en) 2004-12-17 2005-09-14 Electronic device and manufacturing method thereof
US12/201,537 US7655483B2 (en) 2004-12-17 2008-08-29 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366519A JP4524176B2 (ja) 2004-12-17 2004-12-17 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006173485A JP2006173485A (ja) 2006-06-29
JP4524176B2 true JP4524176B2 (ja) 2010-08-11

Family

ID=36594538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366519A Expired - Fee Related JP4524176B2 (ja) 2004-12-17 2004-12-17 電子デバイスの製造方法

Country Status (2)

Country Link
US (2) US20060131575A1 (ja)
JP (1) JP4524176B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227183B2 (en) * 2004-09-17 2007-06-05 International Business Machines Corporation Polysilicon conductor width measurement for 3-dimensional FETs
JP2008166441A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR101139630B1 (ko) * 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
KR101118826B1 (ko) * 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
PL2693370T3 (pl) 2011-03-31 2017-03-31 Ictk Co., Ltd. Urządzenie i sposób generowania wartości cyfrowej
US9787670B2 (en) 2011-08-16 2017-10-10 Ictk Co., Ltd Apparatus and method for authentication between devices based on PUF over machine-to-machine communications
US8590010B2 (en) * 2011-11-22 2013-11-19 International Business Machines Corporation Retention based intrinsic fingerprint identification featuring a fuzzy algorithm and a dynamic key
US8859416B2 (en) * 2012-04-24 2014-10-14 GlobalFoundries, Inc. Software and method for via spacing in a semiconductor device
US9038133B2 (en) * 2012-12-07 2015-05-19 International Business Machines Corporation Self-authenticating of chip based on intrinsic features
US9449153B2 (en) * 2012-12-20 2016-09-20 Qualcomm Incorporated Unique and unclonable platform identifiers using data-dependent circuit path responses
CN104347590B (zh) * 2013-08-05 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
KR102186475B1 (ko) 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
JP6329510B2 (ja) * 2015-05-10 2018-05-23 渡辺　浩志 電子装置、電子装置ネットワークユニット、電子装置ネットワーク及びチップ認証方式
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design
CN106952890A (zh) * 2017-03-23 2017-07-14 成都为远信安电子科技有限公司 一种基于芯片内部导线熔断原理的puf方案及电路实现
US10846456B2 (en) * 2018-05-02 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit modeling methods and systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817197A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体記憶装置
JPH08213464A (ja) * 1995-02-01 1996-08-20 Toshiba Corp 識別機能付半導体集積回路
US6446017B1 (en) * 1997-08-21 2002-09-03 Micron Technology, Inc. Method and system for tracking manufacturing data for integrated circuit parts
US6289292B1 (en) * 1997-10-28 2001-09-11 Micron Technology, Inc. System for identifying a component with physical characterization
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
JP3589168B2 (ja) * 2000-09-04 2004-11-17 セイコーエプソン株式会社 半導体装置
JPWO2002050910A1 (ja) 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
JP4114739B2 (ja) * 2002-05-17 2008-07-09 株式会社ルネサステクノロジ 半導体識別回路と半導体集積回路装置

Also Published As

Publication number Publication date
US20060131575A1 (en) 2006-06-22
US20090011596A1 (en) 2009-01-08
US7655483B2 (en) 2010-02-02
JP2006173485A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US7655483B2 (en) Electronic device and manufacturing method thereof
JP4510057B2 (ja) 不揮発性半導体記憶装置
CN101800083B (zh) 鳍型场效应晶体管熔丝的操作方法以及集成电路结构
JP4764115B2 (ja) 半導体集積回路
JP6181037B2 (ja) ワンタイム・プログラミング・メモリ・セル、アレイ構造およびその動作方法
US7221031B2 (en) Semiconductor device having sufficient process margin and method of forming same
US20060092742A1 (en) OTP antifuse cell and cell array
JP2007521644A (ja) フューズ及びその形成方法
JP5617380B2 (ja) 半導体装置及びその製造方法
US9899100B2 (en) One time programmable (OTP) cell and an OTP memory array using the same
JP5785826B2 (ja) Ｏｔｐメモリ
CN113496988A (zh) 反熔丝单元及反熔丝阵列
US9640228B2 (en) CMOS device with reading circuit
JP4727796B2 (ja) 半導体集積回路
JP5596467B2 (ja) 半導体装置及びメモリ装置への書込方法
TW202005045A (zh) 半導體設備及其操作方法
KR20090103613A (ko) 안티퓨즈 및 그 동작방법
CN101170116A (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
JP2008227267A (ja) 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法
CN105609485A (zh) 反熔丝单次可编程存储器及实现方法
US9263383B2 (en) Anti-fuse array of semiconductor device and method for operating the same
US20100078699A1 (en) Nonvolatile semiconductor storage device
JP2008053323A (ja) 半導体装置およびその製造方法
TW202103174A (zh) 記憶體陣列的佈局結構
CN101207134B (zh) 一次性可编程非易失性存储器单元、阵列及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees