JPH08213464A - 識別機能付半導体集積回路 - Google Patents

識別機能付半導体集積回路

Info

Publication number
JPH08213464A
JPH08213464A JP7015291A JP1529195A JPH08213464A JP H08213464 A JPH08213464 A JP H08213464A JP 7015291 A JP7015291 A JP 7015291A JP 1529195 A JP1529195 A JP 1529195A JP H08213464 A JPH08213464 A JP H08213464A
Authority
JP
Japan
Prior art keywords
chip
fuse
integrated circuit
semiconductor integrated
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7015291A
Other languages
English (en)
Inventor
Yasuhiro Morikawa
泰浩 森川
Isao Ogura
庸 小倉
Junichi Suzuki
順一 鈴木
Hiroaki Ichijo
博明 一條
Hisashi Sasaki
寿 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP7015291A priority Critical patent/JPH08213464A/ja
Publication of JPH08213464A publication Critical patent/JPH08213464A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体集積回路（ＩＣ／ＬＳＩ）
に係り、特に、その製造時のウェハー状態における各種
情報、及び品質情報をウェハーテストの情報に基づいて
記憶内蔵させて識別機能を付加することにより、アセン
ブリ工程の合理化及び不良解析の合理化に役立てるよう
にした識別機能付半導体集積回路を提供する。 【構成】 本発明によると、個々の半導体素子を集積し
て電気的機能を実現する半導体集積回路チップにおい
て、当該チップ電気的機能の良否を識別する情報を内蔵
させるためのヒューズ素子を具備したことを特徴とする
識別機能付半導体集積回路が提供される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（ＩＣ
／ＬＳＩ）に係り、特にその製造時のウェハー状態にお
ける各種情報、及び品質情報をウェハーテストの情報に
基づいて記憶内蔵させて識別機能を付加することによ
り、アセンブリ工程の合理化、不良解析の合理化に役立
てるようにした識別機能付半導体集積回路に関する。
【０００２】
【従来の技術】通常、ＩＣ／ＬＳＩの製造において、そ
の工程は大きく前工程、Ｄ／Ｓ工程、後工程に分けられ
る。ここで、前工程はウェハーの投入から各種のＩＣパ
ターンの焼付け、酸化、蒸着、エッチングといったＩＣ
／ＬＳＩチップを形成する工程を意味する。
【０００３】一般的には、この工程の中でゴミや各処理
の欠陥等により不具合が発生し、ある確率・割合で不良
品が発生する。また、同様に処理を行ったとしても、そ
の微妙な変化・変動により、良品チップといえども、そ
の詳細な性能に違いが発生する。
【０００４】例えば普通、ゲートポリシリコンが細目に
作られると、回路動作が高速になり、同一製品中でも動
作スピードの早いものが得られる。以上のことから前工
程を通って完成したウェハーは、次のＤ／Ｓ工程で良・
不良の判別を行う必要がある。
【０００５】最近ではそれだけではなく、ある程度の品
質レベルをも判別するようにすることが多い。現在、こ
のＤ／Ｓ工程では、上記前工程にて形成したＩＣ／ＬＳ
Ｉの良／不良チップの選別をウェハーの状態で行う。
【０００６】そして、不良チップには、後工程での誤用
を防止するために、それと分かるように、インクを用い
てマークを付けることが行われている。次の後工程で
は、上記Ｄ／Ｓ工程を経たウェハーをスクライビング
（切り放し）して個々のチップに分け、その中から良品
チップを選別して組立し、パッケージに納める。
【０００７】その後、所望とされるバーンイン・テスト
を行ない、良不良の最終判別と、動作仕様に基づいた分
別（品種バージョンと呼ぶ）を行う。その後、ＩＣ／Ｌ
ＳＩは分別された群毎にパッケージ表面に製品名称や商
標などが印刷された後、梱包されて出荷される。
【０００８】このような一連の流れの中で、ＩＣ／ＬＳ
Ｉの生産・開発側のニーズとして、下記のような項目が
ある。ＩＣ／ＬＳＩの生産計画において、市場の要求を
生産数量に反映させることが、在庫を最小にし納期を最
短にするためにも効果的で必要な手法である。
【０００９】しかしながら、従来は仮にＤ／Ｓ工程で必
要な仕様毎の分別を行うことができたとしても、一つ一
つのチップを外見状分別することはできない。上述した
ように良品・不良品は、不良チップにインクによるマー
クをつけることで判別できるようになっているが、良品
チップの品種バージョンは判別できない。
【００１０】従って、バージョン分別は最終工程で行っ
ており、分別後数量を予測することはできないので、結
果として品種別の要求数量と生産数量との間には大幅な
過不足を生じてしまう。
【００１１】そこで、客先要求を満足するためには、あ
る程度は余分な製品在庫を持つ必要がある。また、出荷
後の半導体製品に品質不良が発見された場合には、その
チップのウェハー状態におけるロット、ウェハーＮ
ｏ．、チップロケーション等の情報を知りたい場合が多
くある。
【００１２】しかし、現在はそれをチップから知ること
は不可能である。そのために、そのＩＣが出荷された時
期や製品コードなどから大まかな製造状況が判るだけで
ある。
【００１３】
【発明が解決しようとする課題】上述したような従来技
術の解決すべき課題は下記の通りである。 （１）パッケージに納められたチップの、ウェハー状態
における位置を判別することができない（スクライビン
グした時点で、チップ上からは、ウェハー番号、チップ
ロケーション等の情報はなくなる）。
【００１４】（２）パッケージ表面に上記情報（歩留
等）を印刷したとすると、他社に各種の情報をもらすこ
とになる。 （３）印刷を行なう場合、ウェハー状態での情報を印刷
工程まで持っていく必要があるが、ウェハー単位、チッ
プ単位の情報を保持できるのはマウンティング工程まで
であり、パッケージ上に組み上げられた製品とそのチッ
プが存在していたウェハー上における位置とをリンクす
るのは、現在では困難である。
【００１５】そこで、本発明は以上のような点に鑑みて
なされたもので、その目的とするところは、ＩＣ／ＬＳ
Ｉのウェハー状態における各種情報、及び品質情報をＩ
Ｃ／ＬＳＩチップに書き込むことにより、個別のチップ
での判別を可能とし、アセンブリ工程の合理化、不良解
析の合理化に役立てるようにした識別機能付半導体集積
回路を提供することにある。
【００１６】
【課題を解決するための手段】本発明によると、上記課
題を解決するために、個々の半導体素子を集積して電気
的機能を実現する半導体集積回路チップにおいて、当該
チップ電気的機能の良否を識別する情報を内蔵させるた
めのヒューズ素子を具備したことを特徴とする識別機能
付半導体集積回路が提供される。
【００１７】また、本発明によると、前記識別ヒューズ
素子は、当該チップの一領域に、レーザ光線によって切
断され得るポリシリコンヒューズまたは金属ヒューズま
たはそれに類するレーザカット型のヒューズによって形
成・配置され、ウェハー状態でのチップの良・不良判定
測定後に、前記測定結果に基づき該当するヒューズを切
断し、当該チップの識別情報を内蔵するようにしたこと
を特徴とする識別機能付半導体集積回路が提供される。
【００１８】また、本発明によると、個々の半導体素子
を集積して電気的機能を実現する半導体集積回路チップ
において、当該チップの電気的機能の品質を識別する情
報を内蔵させるための複数のヒューズ素子を有し、当該
ヒューズ素子は当該半導体素子の電気的機能とは隔絶さ
れるように構成配置され、当該チップを有するウェハー
の前工程終了後に機能確認試験を行い、その結果によっ
て判定された品質情報を当該ヒューズ素子を切断するこ
とによって識別情報を内蔵させることを特徴とした識別
機能付半導体集積回路が提供される。
【００１９】また、本発明によると、前記識別ヒューズ
素子はレーザカット型のヒューズで構成され、そのヒュ
ーズの識別をレーザ照射光の反射光などの光学手段によ
って認識・識別するヒューズを具備したことを特徴とす
る識別機能付半導体集積回路が提供される。
【００２０】さらに、本発明によると、個々の半導体素
子を集積して電気的機能を実現する半導体集積回路チッ
プにおいて、当該チップの電気的機能の品質を識別する
情報を内蔵させるための複数のヒューズ素子と、上記の
ヒューズ素子の切断状況を電気的に読取るための回路手
段と、前記ヒューズ素子と回路手段とを電気的に接続す
るための手段とを有し、当該チップを有するウェハーの
前工程終了後に機能確認試験を行い、その結果によって
判定された品質情報を当該ヒューズ素子を切断すること
によって識別情報を内蔵させ、その品質情報を外部に電
気的に読出すための外部端子とを具備したことを特徴と
する識別機能付半導体集積回路が提供される。
【００２１】
【作用】上述した解決手段によると、個別のチップ情報
を記憶・識別するために、例えばレーザーカット型のヒ
ューズ素子をチップ上に主回路とは隔絶して配置し、Ｄ
／Ｓ工程中で当該ヒューズ素子を切断することにより、
チップ識別情報をチップ上に残置することができる。
【００２２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の構成要素を示すもので、シリコン
ウェハー１の上に形成された複数の半導体集積回路（Ｉ
Ｃ／ＬＳＩ）チップ２がマトリックス状に配置されてい
る。
【００２３】個々のＩＣ／ＬＳＩチップ２はスクライブ
ライン３によって区分けされている。そして、各チップ
２内には、ＩＣとしての機能を付与するところのデバイ
ス回路部４と、チップ識別情報を記憶するための素子を
作成する識別情報記憶部５とが存在する。
【００２４】ここで、デバイス回路部４とチップ識別情
報記憶部５は、本実施例においては電気的に絶縁された
状態にしてある。これはチップ識別情報を記憶するため
の素子が、図２に示すとおりに、複数のレーザカット型
のヒューズ６によって構成されており、これらのヒュー
ズをあらかじめ決められたパターンに切断することによ
り、当該チップの識別情報を書き込むために、レーザー
のダメージがデバイス回路部分に及ばないようにするた
めであると共に、後にパターンを読みとるときに周囲の
パターンの光学的な影響を受けないようにするためであ
る。
【００２５】勿論、図１におけるチップ識別情報記憶部
５は上記に示した構成要素と条件を満足するならば、必
ずしも図１の場所に限定されない。半導体集積回路チッ
プ２中のいかなる場所に配置しても良いが、一般的には
チップの周辺や、スクライブライン近くが望ましい。
【００２６】また、識別素子は本実施例においてはレー
ザーカットヒューズを用いる例を示したが、電流溶断型
ヒューズを用いることも可能である。この場合には、当
然専用の書き込み溶断回路と、情報読みだし回路の付属
回路部分を必要とする。
【００２７】図２（ａ）は、本発明の識別情報記憶部５
を詳細に示したものである。この例ではレーザーカット
型のヒューズ６ａ，６ｂ，６ｃの３本持っている場合を
示した。
【００２８】本実施例における工程の流れについて簡単
に説明すると下記のようになる。先ず、設計の段階で識
別素子を組み込んだマスクを用いたウェハーが前工程を
終了してＤ／Ｓ工程にくる。
【００２９】次に、従来と同様にテストがプローバー上
で行われる。その結果に基づいて、良品・不良品、グレ
ード情報が決定される。その情報はヒューズカットの情
報に変換され、それに基づいて図２（ｂ）に示すように
ヒューズ６ａがカットされる。
【００３０】すなわち、図２はヒューズ６ａ，６ｂ，６
ｃの３本が用意された場合についての実施例を示してあ
り、（ａ）は切断する前の状態を示し、（ｂ）、（ｃ）
にはテスト後に切断された例を示しており、（ｂ）には
不良品の例が、（ｃ）には良品で高速品の場合の一例を
示した。
【００３１】すなわち、第１ヒューズ６ａは良不良チッ
プ識別であり、第２ヒューズ６ｂは消費電流の多少に関
する識別情報であり、第３ヒューズ６ｃはアクセスタイ
ムの遅速に関する識別情報を持つ。
【００３２】なお、切断する側をどちらに取るかについ
ては、一般には、比率的に少ない方を切断側に取った方
が効率がよい。これはヒューズを切断する回数・時間を
節約することができ、生産性を良くすることができるか
らである。
【００３３】良品歩留まりは一般的に５０％以上有する
ので、不良品を切断する側にした方が良く、その他につ
いては比率によったり、暗号化した情報の形で切断する
ようにすればよい。
【００３４】本発明は、以上のようにして半導体集積回
路（ＩＣ／ＬＳＩ）のウェハー状態における各種情報、
及び品質情報をウェハーテストの情報に基づいて効果的
に記憶内蔵させることができる。
【００３５】これによって、特別な情報通信手段を用い
ることなく、次工程であるアセンブリ工程に個々のチッ
プの品質情報を誤り無く伝達することができるようにな
る。また、その情報に基いて生産数量の適切な管理・合
理的な生産計画及び運用を行うことができる。
【００３６】これにより、市場要求数を生産数量に反映
させ、在庫を最小にし納期を最短にすることができるの
で、在庫を最小にすることによって、その分の経営上の
損益を改善することができる。
【００３７】なお、従来は、スクライビング後のチップ
は、どのウェハーのどの位置に存在していたかを判別す
るための情報がまったく無くなってしまうために、切り
放されたチップの各種情報等の判別は不可能になってし
まう。
【００３８】この点、本発明によれば、チップ上に自身
の識別情報を持っているので、チップ表面を観察すれば
良不良やグレードーどの判別が可能であり、不良品の混
入・異なるバージョンの混入を防止できる。
【００３９】また、従来はそれらの混入を防止するため
に分別保管する手間が掛かっていたが、本発明によれば
それらの手間を省くことができるので、省力化・工期の
短縮化が可能になる。
【００４０】また、製品出荷後に不幸にして、ＩＣ／Ｌ
ＳＩが破壊したり、故障したりすることがあると、市場
からの回収品を解析して原因を導定することが行われ
る。この不良解析においてもっとも手間取るのは市場に
おいて不良になったＩＣが如何なる素性のものであるか
を調査することである。
【００４１】これは多大な時間と労力の掛かる仕事であ
るが、本発明を用いた場合には、適当な情報をヒューズ
の組み合わせ情報としてチップ上に残すことで、後々の
トレースを的確に行うことができる。この場合にはヒュ
ーズの数はトレースしたい情報の量に応じて増加する。
すなわち、本発明は、不良解析の合理化にも役立つ技術
である。
【００４２】
【発明の効果】従って、以上詳述したように、本発明に
よればＩＣ／ＬＳＩのウェハー状態における各種情報、
及び品質情報をＩＣ／ＬＳＩチップに書き込むことによ
り、個別のチップでの判別を可能とし、アセンブリ工程
の合理化、不良解析の合理化に役立てるようにした識別
機能付半導体集積回路を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の識別情報記憶部の詳細図で、（ａ）は測
定前の状態（カット前の状態）を示し、（ｂ）は不良品
のカット状態の例を示し、（ｃ）は良品のカット状態の
例を示す。
【符号の説明】
１…シリコンウェハー、２…半導体集積回路（ＩＣ／Ｌ
ＳＩ）チップ、３…スクライブライン、４…デバイス回
路部、５…チップ識別情報記憶部、６ａ，６ｂ，６ｃ…
情報記憶溶ポリシリコンレーザーヒューズ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｒ 31/28 Ｇ (72)発明者 鈴木 順一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 一條 博明 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 佐々木 寿 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 個々の半導体素子を集積して電気的機能
    を実現する半導体集積回路チップにおいて、 当該チップ電気的機能の良否を識別する情報を内蔵させ
    るためのヒューズ素子を具備したことを特徴とする識別
    機能付半導体集積回路。
  2. 【請求項２】 前記識別ヒューズ素子は、 当該チップの一領域に、レーザ光線によって切断され得
    るポリシリコンヒューズまたは金属ヒューズまたはそれ
    に類するレーザカット型のヒューズによって形成・配置
    され、ウェハー状態でのチップの良・不良判定測定後
    に、前記測定結果に基づき該当するヒューズを切断し、
    当該チップの識別情報を内蔵するようにしたことを特徴
    とする請求項１に記載の識別機能付半導体集積回路。
  3. 【請求項３】 個々の半導体素子を集積して電気的機能
    を実現する半導体集積回路チップにおいて、 当該チップの電気的機能の品質を識別する情報を内蔵さ
    せるための複数のヒューズ素子を有し、 当該ヒューズ素子は当該半導体素子の電気的機能とは隔
    絶されるように構成配置され、 当該チップを有するウェハーの前工程終了後に機能確認
    試験を行い、その結果によって判定された品質情報を当
    該ヒューズ素子を切断することによって識別情報を内蔵
    させることを特徴とした識別機能付半導体集積回路。
  4. 【請求項４】 前記識別ヒューズ素子はレーザカット型
    のヒューズで構成され、そのヒューズの識別をレーザ照
    射光の反射光などの光学手段によって認識・識別するヒ
    ューズを具備したことを特徴とする請求項３に記載の識
    別機能付半導体集積回路。
  5. 【請求項５】 個々の半導体素子を集積して電気的機能
    を実現する半導体集積回路チップにおいて、 当該チップの電気的機能の品質を識別する情報を内蔵さ
    せるための複数のヒューズ素子と、 上記のヒューズ素子の切断状況を電気的に読取るための
    回路手段と、 前記ヒューズ素子と回路手段とを電気的に接続するため
    の手段と、 当該チップを有するウェハーの前工程終了後に機能確認
    試験を行い、その結果によって判定された品質情報を当
    該ヒューズ素子を切断することによって識別情報を内蔵
    させ、その品質情報を外部に電気的に読出すための外部
    端子とを具備したことを特徴とする識別機能付半導体集
    積回路。
JP7015291A 1995-02-01 1995-02-01 識別機能付半導体集積回路 Pending JPH08213464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7015291A JPH08213464A (ja) 1995-02-01 1995-02-01 識別機能付半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7015291A JPH08213464A (ja) 1995-02-01 1995-02-01 識別機能付半導体集積回路

Publications (1)

Publication Number Publication Date
JPH08213464A true JPH08213464A (ja) 1996-08-20

Family

ID=11884745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7015291A Pending JPH08213464A (ja) 1995-02-01 1995-02-01 識別機能付半導体集積回路

Country Status (1)

Country Link
JP (1) JPH08213464A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002045139A1 (fr) * 2000-12-01 2002-06-06 Hitachi, Ltd Methode d'identification d'un dispositif a circuit integre a semi-conducteur, procede de fabrication d'un tel dispositif, dispositif a circuit integre a semi-conducteur et microcircuit a semi-conducteur
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
JP2006032932A (ja) * 2004-06-15 2006-02-02 Matsushita Electric Ind Co Ltd 半導体ベアチップ、識別情報の記録方法及び半導体ベアチップの識別方法
JP2006173485A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2007165387A (ja) * 2005-12-09 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
JP5013387B2 (ja) * 2000-12-01 2012-08-29 ルネサスエレクトロニクス株式会社 集積回路装置の識別方法、集積回路装置の製造方法、集積回路装置、半導体チップ及び実装体
CN106952890A (zh) * 2017-03-23 2017-07-14 成都为远信安电子科技有限公司 一种基于芯片内部导线熔断原理的puf方案及电路实现
US10062650B2 (en) 2014-09-01 2018-08-28 Mitsubishi Electric Corporation Semiconductor device, and semiconductor chip having chip identification information

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282377B2 (en) 2000-12-01 2007-10-16 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US7665049B2 (en) 2000-12-01 2010-02-16 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
EP1341214A1 (en) * 2000-12-01 2003-09-03 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
JP5013387B2 (ja) * 2000-12-01 2012-08-29 ルネサスエレクトロニクス株式会社 集積回路装置の識別方法、集積回路装置の製造方法、集積回路装置、半導体チップ及び実装体
WO2002045139A1 (fr) * 2000-12-01 2002-06-06 Hitachi, Ltd Methode d'identification d'un dispositif a circuit integre a semi-conducteur, procede de fabrication d'un tel dispositif, dispositif a circuit integre a semi-conducteur et microcircuit a semi-conducteur
EP1341214A4 (en) * 2000-12-01 2008-10-01 Hitachi Ltd METHOD FOR IDENTIFYING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD FOR MANUFACTURING SUCH DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR MICROCIRCUIT
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
US6941536B2 (en) 2000-12-01 2005-09-06 Hitachi, Ltd. Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
JP2006032932A (ja) * 2004-06-15 2006-02-02 Matsushita Electric Ind Co Ltd 半導体ベアチップ、識別情報の記録方法及び半導体ベアチップの識別方法
JP2006173485A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP4524176B2 (ja) * 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
JP2007165387A (ja) * 2005-12-09 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
US10062650B2 (en) 2014-09-01 2018-08-28 Mitsubishi Electric Corporation Semiconductor device, and semiconductor chip having chip identification information
DE112014006917B4 (de) 2014-09-01 2020-06-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleiter-Chip
CN106952890A (zh) * 2017-03-23 2017-07-14 成都为远信安电子科技有限公司 一种基于芯片内部导线熔断原理的puf方案及电路实现

Similar Documents

Publication Publication Date Title
KR100230118B1 (ko) 반도체 집적 회로 제조 방법 및 장치
US5326709A (en) Wafer testing process of a semiconductor device comprising a redundancy circuit
US7117063B2 (en) Sorting a group of integrated circuit devices for those devices requiring special testing
US6349240B2 (en) Semiconductor device manufacturing system and method of manufacturing semiconductor devices
US7276672B2 (en) Method for sorting integrated circuit devices
US20040225385A1 (en) Method for manufacturing multi-kind and small quantity semiconductor products in a mass- production line and system thereof
JPS6010641A (ja) 半導体装置の製造方法
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JPH08213464A (ja) 識別機能付半導体集積回路
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JP2000228341A (ja) 半導体集積回路
JPH07235617A (ja) 半導体装置
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
US5998853A (en) Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results
KR100583529B1 (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
JP2677500B2 (ja) リダンダンシ回路を備えた半導体装置のウェーハ検査方法
JPS6139541A (ja) 半導体装置の製造方法
JPH0628291B2 (ja) 冗長回路付半導体装置
JPH02299216A (ja) 半導体装置
KR940004251B1 (ko) 반도체장치의 마무리 제조방법
JPH1145839A (ja) 半導体装置及びその製造方法
Markley Beam lead device and hybrid microcircuit testing
JPS58178530A (ja) 半導体集積回路装置の製造方法
JP2001189352A (ja) 半導体試験装置および半導体チップ選別装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020115