JPH1187198A - 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 - Google Patents
製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法Info
- Publication number
- JPH1187198A JPH1187198A JP23596397A JP23596397A JPH1187198A JP H1187198 A JPH1187198 A JP H1187198A JP 23596397 A JP23596397 A JP 23596397A JP 23596397 A JP23596397 A JP 23596397A JP H1187198 A JPH1187198 A JP H1187198A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- manufacturing information
- semiconductor integrated
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ウェーハから切り離されてもロット、ウェー
ハ、その他の製造状態が識別できる半導体集積回路を提
供する。 【解決手段】 ミラーウェーハを加工してウェーハを製
造したとき、ウェーハ内の各々の半導体チップ２１に、
半導体チップ本来の回路部分２２の他、半導体製造情報
記憶部２３を形成し、半導体製造情報記憶部２３に、半
導体タイプ、ロット番号、ウェーハ番号、チップ位置、
必要に応じて、特性検査結果を記憶する。半導体チップ
２１を半導体集積回路（ＩＣ）にパッケージしたとき、
半導体製造情報記憶部２３は、たとえば、テスト時にピ
ン端子から読み出し可能にしておく。
ハ、その他の製造状態が識別できる半導体集積回路を提
供する。 【解決手段】 ミラーウェーハを加工してウェーハを製
造したとき、ウェーハ内の各々の半導体チップ２１に、
半導体チップ本来の回路部分２２の他、半導体製造情報
記憶部２３を形成し、半導体製造情報記憶部２３に、半
導体タイプ、ロット番号、ウェーハ番号、チップ位置、
必要に応じて、特性検査結果を記憶する。半導体チップ
２１を半導体集積回路（ＩＣ）にパッケージしたとき、
半導体製造情報記憶部２３は、たとえば、テスト時にピ
ン端子から読み出し可能にしておく。
Description
【０００１】
【発明の属する技術分野】本発明は製造情報を記憶する
記憶部を有する半導体集積回路（ＩＣ）、半導体集積回
路に製造情報を記録する方法、および、製造情報を記録
した半導体集積回路を管理する方法に関する。
記憶部を有する半導体集積回路（ＩＣ）、半導体集積回
路に製造情報を記録する方法、および、製造情報を記録
した半導体集積回路を管理する方法に関する。
【０００２】
【従来の技術】図１は一般的な半導体集積回路（ＩＣ）
の製造方法を示す概略図である。図２は図１に図解した
ＩＣを製造する方法を示すフローチャートである。通
常、ＩＣの製造は、ウェーハ工程と組み立て工程に大別
される。
の製造方法を示す概略図である。図２は図１に図解した
ＩＣを製造する方法を示すフローチャートである。通
常、ＩＣの製造は、ウェーハ工程と組み立て工程に大別
される。
【０００３】ステップ１（Ｓ１）：ミラーウェーハ１１
の準備 ウェーハ工程において、ロット単位で何も加工されてい
ないミラーウェーハ１１を準備する。すなわち、ウェー
ハ工程において、通常、ＩＣのもとになるシリコン、化
合物半導体などのミラーウェーハ１１を２５枚程度まと
めたもの１ロットの製造単位として、準備する。ロット
内のウェーハの処理順序、および、１ウェーハ１２内の
複数の半導体集積回路（ＩＣ）の処理順序は維持されて
いくものとする。
の準備 ウェーハ工程において、ロット単位で何も加工されてい
ないミラーウェーハ１１を準備する。すなわち、ウェー
ハ工程において、通常、ＩＣのもとになるシリコン、化
合物半導体などのミラーウェーハ１１を２５枚程度まと
めたもの１ロットの製造単位として、準備する。ロット
内のウェーハの処理順序、および、１ウェーハ１２内の
複数の半導体集積回路（ＩＣ）の処理順序は維持されて
いくものとする。
【０００４】ステップ２：ミラーウェーハ１１への加工 ミラーウェーハ１１について、複数の半導体集積回路
（ＩＣまたはチップ）が本来の回路となるように、種々
の加工を施して、複数の半導体集積回路が形成されたウ
ェーハ１２を製造する。 上記加工としては、たとえ
ば、トランジスタ用膜の形成、不純物の注入、エッチン
グ、パターンニング、配線などの種々の形成工程があ
る。このとき、通常、ウェーハ１２の空き部分にテスト
用回路が複数の半導体集積回路と同じ条件で形成され
る。
（ＩＣまたはチップ）が本来の回路となるように、種々
の加工を施して、複数の半導体集積回路が形成されたウ
ェーハ１２を製造する。 上記加工としては、たとえ
ば、トランジスタ用膜の形成、不純物の注入、エッチン
グ、パターンニング、配線などの種々の形成工程があ
る。このとき、通常、ウェーハ１２の空き部分にテスト
用回路が複数の半導体集積回路と同じ条件で形成され
る。
【０００５】ステップ３：ウェーハ１２の検査 ウェーハ１２に形成されたテスト用回路について種々の
検査を行う。テスト用回路は複数の半導体集積回路と同
じ条件で形成されているから、テスト用回路を代表して
ウェーハの検査を行えば、複数の半導体集積回路の検査
を行うことに相当する。
検査を行う。テスト用回路は複数の半導体集積回路と同
じ条件で形成されているから、テスト用回路を代表して
ウェーハの検査を行えば、複数の半導体集積回路の検査
を行うことに相当する。
【０００６】ステップ４：チップの切り離し ウェーハ１２から個々の半導体集積回路用のチップ（Ｉ
Ｃ基本回路１３）を切り離す。
Ｃ基本回路１３）を切り離す。
【０００７】ステップ５：パーケージ化、組み立て ＩＣ基本回路１３のパッケージ処理を行う。これによ
り、半導体集積回路（ＩＣ）パッケージ１４が完成す
る。パッケージ処理としては、ボンディング、ケースへ
のパッケージングなどある。
り、半導体集積回路（ＩＣ）パッケージ１４が完成す
る。パッケージ処理としては、ボンディング、ケースへ
のパッケージングなどある。
【０００８】ステップ７：半導体集積回路（ＩＣ）パッ
ケージ１４の最終検査 個々の半導体集積回路（ＩＣ）パッケージ１４について
出荷前の最終検査を行う。すなわち、個々のＩＣ基本回
路１３について、その後、パッケージ処理によって装着
されたピン端子を介して、半導体集積回路（ＩＣ）パッ
ケージ１４について、各種の検査が行われる。この最終
段階の検査が終了すると出荷される。
ケージ１４の最終検査 個々の半導体集積回路（ＩＣ）パッケージ１４について
出荷前の最終検査を行う。すなわち、個々のＩＣ基本回
路１３について、その後、パッケージ処理によって装着
されたピン端子を介して、半導体集積回路（ＩＣ）パッ
ケージ１４について、各種の検査が行われる。この最終
段階の検査が終了すると出荷される。
【０００９】ＩＣ製造過程において、ロットおよびその
ロットを構成するウェーハの加工処理順番は変わること
がない。したがって、ウェーハ工程においては、ロット
単位でウェーハを加工し、各種の処理を行っていく際に
得られた製品加工情報、および、パターンの線幅、膜
厚、電気的な特性などの測定情報、さらに、不良情報な
どは一貫してデバイスタイプのあるロットのあるウェー
ハのあるチップとして、半導体集積回路の管理が可能で
ある。
ロットを構成するウェーハの加工処理順番は変わること
がない。したがって、ウェーハ工程においては、ロット
単位でウェーハを加工し、各種の処理を行っていく際に
得られた製品加工情報、および、パターンの線幅、膜
厚、電気的な特性などの測定情報、さらに、不良情報な
どは一貫してデバイスタイプのあるロットのあるウェー
ハのあるチップとして、半導体集積回路の管理が可能で
ある。
【００１０】
【発明が解決しようとする課題】組み立て工程において
は、ウェーハ１２から個々の半導体集積回路（ＩＣ）が
ＩＣ基本回路１３として切り離されるから、バラバラに
されたら、ＩＣ基本回路１３がどのウェーハに属したか
否かが判らなくなる。ウェーハ工程と同様、組み立て工
程においても、ロット単位でＩＣ基本回路１３を加工・
処理していけば、ロット単位での各種データの測定、加
工情報、不良情報を知ることができるが、切り離されて
バラバラになったＩＣ基本回路１３個々の製品加工情
報、各種測定情報および不良情報は、組み立て工程にお
いては、特定できない。
は、ウェーハ１２から個々の半導体集積回路（ＩＣ）が
ＩＣ基本回路１３として切り離されるから、バラバラに
されたら、ＩＣ基本回路１３がどのウェーハに属したか
否かが判らなくなる。ウェーハ工程と同様、組み立て工
程においても、ロット単位でＩＣ基本回路１３を加工・
処理していけば、ロット単位での各種データの測定、加
工情報、不良情報を知ることができるが、切り離されて
バラバラになったＩＣ基本回路１３個々の製品加工情
報、各種測定情報および不良情報は、組み立て工程にお
いては、特定できない。
【００１１】半導体集積回路（ＩＣ）パッケージ１４と
して最終検査が行われた後、たとえば、出荷後に、ある
装置に組み込まれたとき、その半導体集積回路（ＩＣ）
パッケージ１４に不良が発生したとしても、その半導体
集積回路（ＩＣ）パッケージ１４がどのウェーハ１２
（さらには、ミラーウェーハ１１）に属したＩＣである
か、ウェーハ工程および組み立て工程における加工情
報、特性データがどうあったか判らない。
して最終検査が行われた後、たとえば、出荷後に、ある
装置に組み込まれたとき、その半導体集積回路（ＩＣ）
パッケージ１４に不良が発生したとしても、その半導体
集積回路（ＩＣ）パッケージ１４がどのウェーハ１２
（さらには、ミラーウェーハ１１）に属したＩＣである
か、ウェーハ工程および組み立て工程における加工情
報、特性データがどうあったか判らない。
【００１２】あるロットのミラーウェーハ１１から製造
したウェーハ１２のある半導体集積回路（ＩＣ）につい
て不良、故障が発生した場合、同じロットのウェーハか
ら製造した他のＩＣについても同じ不良、故障が発生す
る可能性があるが、現在、どのウェーハから製造したＩ
Ｃがあるのは不明なため、同じロットのウェーハから製
造したＩＣについて、交換するとか、電気特性を測定し
なおすなどの必要性が起こったとしても、そのＩＣの出
身元ウェーハを特定することができない。
したウェーハ１２のある半導体集積回路（ＩＣ）につい
て不良、故障が発生した場合、同じロットのウェーハか
ら製造した他のＩＣについても同じ不良、故障が発生す
る可能性があるが、現在、どのウェーハから製造したＩ
Ｃがあるのは不明なため、同じロットのウェーハから製
造したＩＣについて、交換するとか、電気特性を測定し
なおすなどの必要性が起こったとしても、そのＩＣの出
身元ウェーハを特定することができない。
【００１３】〔本発明の目的〕本発明は個々の半導体集
積回路（ＩＣ）に出身元のウェーハのコード、製造段階
（検査工程も含む）の情報を記憶させて、そのＩＣの製
造情報（またはチップ情報）を記憶させた製造情報を記
憶する部分を有し、製造後に特定可能な半導体集積回路
を提供することにある。
積回路（ＩＣ）に出身元のウェーハのコード、製造段階
（検査工程も含む）の情報を記憶させて、そのＩＣの製
造情報（またはチップ情報）を記憶させた製造情報を記
憶する部分を有し、製造後に特定可能な半導体集積回路
を提供することにある。
【００１４】また本発明は、ウェーハの個々の製造情報
記憶部を有する半導体集積回路を製造し、製造情報を上
記記憶部に記憶させる、半導体集積回路の製造方法を提
供することにある。
記憶部を有する半導体集積回路を製造し、製造情報を上
記記憶部に記憶させる、半導体集積回路の製造方法を提
供することにある。
【００１５】本発明はさらに、製造情報記憶部を有する
半導体集積回路を用いて半導体集積回路を管理する方法
を提供することにある。
半導体集積回路を用いて半導体集積回路を管理する方法
を提供することにある。
【００１６】
【課題を解決するための手段】本発明の第１の観点によ
れば、基本回路と製造情報を記憶している記憶部とを有
する半導体集積回路が提供される。上記記憶部は不揮発
性である。好適には、前記記憶部に記憶されている製造
情報はウェーハから分離されたとき、当該半導体集積回
路の製造段階で記憶される。また好適には、前記記憶部
に記憶されている製造情報は当該半導体集積回路のテス
ト動作のとき読みだし可能である。さらに好適には、前
記記憶部に記憶されている製造情報は、半導体デバイス
の型式（タイプ）、ロット番号、ウェーハ番号、チップ
番号を含む。また、前記記憶部に記憶されている製造情
報はさらに、ウェーハ検査段階における特性検査結果を
含み得る。前記記憶部に記憶されている製造情報はさら
に、半導体集積回路の個別特性検査結果を含み得る。
れば、基本回路と製造情報を記憶している記憶部とを有
する半導体集積回路が提供される。上記記憶部は不揮発
性である。好適には、前記記憶部に記憶されている製造
情報はウェーハから分離されたとき、当該半導体集積回
路の製造段階で記憶される。また好適には、前記記憶部
に記憶されている製造情報は当該半導体集積回路のテス
ト動作のとき読みだし可能である。さらに好適には、前
記記憶部に記憶されている製造情報は、半導体デバイス
の型式（タイプ）、ロット番号、ウェーハ番号、チップ
番号を含む。また、前記記憶部に記憶されている製造情
報はさらに、ウェーハ検査段階における特性検査結果を
含み得る。前記記憶部に記憶されている製造情報はさら
に、半導体集積回路の個別特性検査結果を含み得る。
【００１７】本発明の第２の観点によれば、（１）ミラ
ーウェーハに、本来の集積回路と該本来の集積回路に対
応した製造情報を記憶する製造情報記憶部を有する集積
回路部分を複数個、および、少なくとも１つのテスト用
回路を形成して、ウェーハを形成する段階と、（２）前
記ウェーハに形成されたテスト用回路を用いて前記ウェ
ーハの検査を行う段階と、（３）前記ウェーハの個々の
集積回路部分の製造情報記憶部に製造情報を記憶する段
階と、（４）前記ウェーハから個々の集積回路部分を切
り離して複数の半導体チップを形成し、（５）前記半導
体チップの個々について、前記製造情報記憶部に記憶さ
せた製造情報を少なくともテスト動作時に読みだし可能
に半導体集積回路（ＩＣ）パッケージを形成する段階と
を有する半導体集積回路の製造方法が提供される。
ーウェーハに、本来の集積回路と該本来の集積回路に対
応した製造情報を記憶する製造情報記憶部を有する集積
回路部分を複数個、および、少なくとも１つのテスト用
回路を形成して、ウェーハを形成する段階と、（２）前
記ウェーハに形成されたテスト用回路を用いて前記ウェ
ーハの検査を行う段階と、（３）前記ウェーハの個々の
集積回路部分の製造情報記憶部に製造情報を記憶する段
階と、（４）前記ウェーハから個々の集積回路部分を切
り離して複数の半導体チップを形成し、（５）前記半導
体チップの個々について、前記製造情報記憶部に記憶さ
せた製造情報を少なくともテスト動作時に読みだし可能
に半導体集積回路（ＩＣ）パッケージを形成する段階と
を有する半導体集積回路の製造方法が提供される。
【００１８】本発明の第３の観点によれば、（１） 基
本回路と製造情報を記憶している記憶部とを有する半導
体集積回路から、前記製造情報を読みだす段階と、
（２）事前に登録しておいて、前記製造情報とを対比さ
せて前記半導体集積回路の管理を行う段階を有する製造
情報を記録した半導体集積回路を管理する方法が提供さ
れる。
本回路と製造情報を記憶している記憶部とを有する半導
体集積回路から、前記製造情報を読みだす段階と、
（２）事前に登録しておいて、前記製造情報とを対比さ
せて前記半導体集積回路の管理を行う段階を有する製造
情報を記録した半導体集積回路を管理する方法が提供さ
れる。
【００１９】
【作用】半導体集積回路（ＩＣパッケージ）には、基本
回路の他に、製造情報を記憶している記憶部とを有し、
ウェーハの段階で記憶部に製造情報が記憶されているか
ら、記憶部からのその製造情報を読みだせば、ウェーハ
からＩＣに切り離された後でも、そのＩＣがどのロット
のミラーウェーハの何番目か、ウェーハ番号、チップ番
号、特性検査結果などの製造情報が判る。特に、出荷後
の製造情報の読み出しは、テスト時などに行うことが可
能にすることにより、通常動作時はＩＣの動作に関係な
いし、パッケージ化したときも特別のピン端子が増加し
ない。
回路の他に、製造情報を記憶している記憶部とを有し、
ウェーハの段階で記憶部に製造情報が記憶されているか
ら、記憶部からのその製造情報を読みだせば、ウェーハ
からＩＣに切り離された後でも、そのＩＣがどのロット
のミラーウェーハの何番目か、ウェーハ番号、チップ番
号、特性検査結果などの製造情報が判る。特に、出荷後
の製造情報の読み出しは、テスト時などに行うことが可
能にすることにより、通常動作時はＩＣの動作に関係な
いし、パッケージ化したときも特別のピン端子が増加し
ない。
【００２０】
【発明の実施の形態】第１実施の形態 本発明の第１の実施の形態を図３〜図５を参照して述べ
る。図３は本発明の実施の形態としての製造情報記憶部
を有する半導体集積回路（ＩＣ）の製造方法と記憶部に
製造情報を記憶する方法を示す概略図である。図４は図
３に図解したＩＣを製造し、製造情報を記憶部に記憶す
る方法を示すフローチャートである。図５は、本発明の
実施の形態としての製造情報記憶部を有する半導体集積
回路（ＩＣ）の平面構成を示す図である。
る。図３は本発明の実施の形態としての製造情報記憶部
を有する半導体集積回路（ＩＣ）の製造方法と記憶部に
製造情報を記憶する方法を示す概略図である。図４は図
３に図解したＩＣを製造し、製造情報を記憶部に記憶す
る方法を示すフローチャートである。図５は、本発明の
実施の形態としての製造情報記憶部を有する半導体集積
回路（ＩＣ）の平面構成を示す図である。
【００２１】ステップ１（Ｓ１）：ミラーウェーハ１１
の準備 図１および図２に図解したと同様に、ウェーハ工程にお
いて、ロット単位でミラーウェーハ１１を準備する。本
実施の形態においても、１ロット単位として、たとえ
ば、ウェーハ２５枚ごとに、以下に述べる処理を行う場
合を述べる。この場合、ロット内のウェーハの処理順
序、および、１ウェーハ内の複数の半導体集積回路（Ｉ
Ｃ）の処理順序は維持されていくものとする。
の準備 図１および図２に図解したと同様に、ウェーハ工程にお
いて、ロット単位でミラーウェーハ１１を準備する。本
実施の形態においても、１ロット単位として、たとえ
ば、ウェーハ２５枚ごとに、以下に述べる処理を行う場
合を述べる。この場合、ロット内のウェーハの処理順
序、および、１ウェーハ内の複数の半導体集積回路（Ｉ
Ｃ）の処理順序は維持されていくものとする。
【００２２】ステップ２Ａ（Ｓ２Ａ）：ミラーウェーハ
１１への加工 ミラーウェーハ１１について、複数のＩＣが本来の回路
となるように、種々の加工を施して、複数の半導体集積
回路が形成されたウェーハ１２を製造する。このとき、
図５に図解したように、管理の対象となるチップが存在
するウェーハ３３（図１のウェーハ１２に対応するウェ
ーハ）の個々のＩＣ部分（図１のＩＣ基本回路１３に対
応するが、本実施の形態においては、半導体チップ２１
と言う）に、半導体チップ本来の回路部分２２の他に、
半導体製造情報記憶部２３を形成する。半導体製造情報
記憶部２３は後に述べる種々の製造条件を記憶する部分
であり、書き込み・読み出し可能な記憶部である。ただ
し、書き込みは一度だけ製造段階で行われるのみである
から、常時、書き込み可能である必要はない。半導体製
造情報記憶部２３は、電源が投入されていないときでも
製造情報が保持しておく必要があるから、不揮発性の記
憶部である。不揮発性の記憶部としては、種々のＲＯ
Ｍ、通常の不揮発性メモリなどの任意のものを適用する
ことができる。なお、上記ステップ２と同様、通常、ウ
ェーハ３３の空き部分にテスト用回路が複数の半導体集
積回路（半導体チップ２１）と同じ条件で形成される。
１１への加工 ミラーウェーハ１１について、複数のＩＣが本来の回路
となるように、種々の加工を施して、複数の半導体集積
回路が形成されたウェーハ１２を製造する。このとき、
図５に図解したように、管理の対象となるチップが存在
するウェーハ３３（図１のウェーハ１２に対応するウェ
ーハ）の個々のＩＣ部分（図１のＩＣ基本回路１３に対
応するが、本実施の形態においては、半導体チップ２１
と言う）に、半導体チップ本来の回路部分２２の他に、
半導体製造情報記憶部２３を形成する。半導体製造情報
記憶部２３は後に述べる種々の製造条件を記憶する部分
であり、書き込み・読み出し可能な記憶部である。ただ
し、書き込みは一度だけ製造段階で行われるのみである
から、常時、書き込み可能である必要はない。半導体製
造情報記憶部２３は、電源が投入されていないときでも
製造情報が保持しておく必要があるから、不揮発性の記
憶部である。不揮発性の記憶部としては、種々のＲＯ
Ｍ、通常の不揮発性メモリなどの任意のものを適用する
ことができる。なお、上記ステップ２と同様、通常、ウ
ェーハ３３の空き部分にテスト用回路が複数の半導体集
積回路（半導体チップ２１）と同じ条件で形成される。
【００２３】ステップ３：ウェーハ３３の検査 ウェーハ３３の検査として、図２を参照して述べたよう
に、代表的なテスト用回路について、種々の検査を行
う。たとえば、図３に図解したように、電気テスタ３１
とプローバ３２とを用いてウェーハ３３内のテスト用回
路について、図１に図解したと同様の種々の特性測定お
よび検査を行う。電気テスタ３１で特定した結果は、デ
ータ管理装置３４に送出されてデータ管理装置３４に記
憶される。
に、代表的なテスト用回路について、種々の検査を行
う。たとえば、図３に図解したように、電気テスタ３１
とプローバ３２とを用いてウェーハ３３内のテスト用回
路について、図１に図解したと同様の種々の特性測定お
よび検査を行う。電気テスタ３１で特定した結果は、デ
ータ管理装置３４に送出されてデータ管理装置３４に記
憶される。
【００２４】ステップ３Ａ：半導体製造情報記憶部２３
への製造情報の書き込み データ管理装置３４は、電気テスタ３１およびプローバ
３２を用いた検査の終了後、ウェーハ３３の個々の半導
体チップ２１の半導体製造情報記憶部２３に、製造情報
を書き込む。製造情報の例を下記に示す。
への製造情報の書き込み データ管理装置３４は、電気テスタ３１およびプローバ
３２を用いた検査の終了後、ウェーハ３３の個々の半導
体チップ２１の半導体製造情報記憶部２３に、製造情報
を書き込む。製造情報の例を下記に示す。
【００２５】表１：製造情報の例 （１）半導体デバイスの型式（タイプ） （２）ロット番号 （３）ウェーハ番号 （４）チップ番号 （５）特性検査データ
【００２６】特性検査データはＩＣ基本回路によって異
なる。たとえば、ＩＣ基本回路がメモリである場合に
は、電気テスタ３１はメモリについての特性試験を行う
から、そこで得られたデータが半導体製造情報記憶部２
３に記憶される。また、ＩＣ基本回路が、マイクロコン
ピュータ（マイクロプロセッサ）である場合は、演算処
理速度などが特性検査データが半導体製造情報記憶部２
３に記憶できる。本発明においては、基本的に、半導体
チップ２１がどのような半導体デバイスの型式か、ミラ
ーウェーハ１１のロット番号はいくつか、ウェーハ３３
の番号はいくつか、ウェーハ３３内のチップ番号はいく
つかが判れば、後の管理に使用できるから、特性検査デ
ータを半導体製造情報記憶部２３に記憶することは必須
ではない。しかしながら、ウェーハ３３の製造段階で特
性検査結果を半導体製造情報記憶部２３に記憶すること
は、後の特性劣化の評価などに使用することができるの
で、特性検査結果を半導体製造情報記憶部２３に記憶す
ることが望ましい。
なる。たとえば、ＩＣ基本回路がメモリである場合に
は、電気テスタ３１はメモリについての特性試験を行う
から、そこで得られたデータが半導体製造情報記憶部２
３に記憶される。また、ＩＣ基本回路が、マイクロコン
ピュータ（マイクロプロセッサ）である場合は、演算処
理速度などが特性検査データが半導体製造情報記憶部２
３に記憶できる。本発明においては、基本的に、半導体
チップ２１がどのような半導体デバイスの型式か、ミラ
ーウェーハ１１のロット番号はいくつか、ウェーハ３３
の番号はいくつか、ウェーハ３３内のチップ番号はいく
つかが判れば、後の管理に使用できるから、特性検査デ
ータを半導体製造情報記憶部２３に記憶することは必須
ではない。しかしながら、ウェーハ３３の製造段階で特
性検査結果を半導体製造情報記憶部２３に記憶すること
は、後の特性劣化の評価などに使用することができるの
で、特性検査結果を半導体製造情報記憶部２３に記憶す
ることが望ましい。
【００２７】ステップ４：チップの切り離し 図１に図解したように、ウェーハ１２（３３）から個々
の半導体チップ２１（ＩＣ基本回路１３Ａ）を切り離
す。なお、個々の半導体チップ２１（ＩＣ基本回路）に
は上述した製造情報が半導体製造情報記憶部２３に記憶
されているから、このように切り離されても、半導体製
造情報記憶部２３に記憶された情報を読みだせば、その
半導体チップ２１（ＩＣ基本回路）の認識および特定が
可能である。
の半導体チップ２１（ＩＣ基本回路１３Ａ）を切り離
す。なお、個々の半導体チップ２１（ＩＣ基本回路）に
は上述した製造情報が半導体製造情報記憶部２３に記憶
されているから、このように切り離されても、半導体製
造情報記憶部２３に記憶された情報を読みだせば、その
半導体チップ２１（ＩＣ基本回路）の認識および特定が
可能である。
【００２８】ステップ５：半導体集積回路（ＩＣ）パッ
ケージ１４Ａの組み立て 図１に図解したと同様に、ＩＣ基本回路のパッケージ処
理を行う。これにより、半導体集積回路（ＩＣ）パッケ
ージ１４Ａが完成する。なお、半導体集積回路（ＩＣ）
パッケージ１４Ａは、図１に図解した半導体集積回路
（ＩＣ）パッケージ１４とは異なり、半導体集積回路
（ＩＣ）パッケージ１４Ａのピン端子から、半導体製造
情報記憶部２３から製造情報を読み出し可能なように、
構成される。なお、半導体製造情報記憶部２３からの製
造情報の読み出しは通常動作状態では行わないから、半
導体集積回路（ＩＣ）パッケージ１４Ａのテスト用ピン
端子から読みだすように構成することが望ましい。
ケージ１４Ａの組み立て 図１に図解したと同様に、ＩＣ基本回路のパッケージ処
理を行う。これにより、半導体集積回路（ＩＣ）パッケ
ージ１４Ａが完成する。なお、半導体集積回路（ＩＣ）
パッケージ１４Ａは、図１に図解した半導体集積回路
（ＩＣ）パッケージ１４とは異なり、半導体集積回路
（ＩＣ）パッケージ１４Ａのピン端子から、半導体製造
情報記憶部２３から製造情報を読み出し可能なように、
構成される。なお、半導体製造情報記憶部２３からの製
造情報の読み出しは通常動作状態では行わないから、半
導体集積回路（ＩＣ）パッケージ１４Ａのテスト用ピン
端子から読みだすように構成することが望ましい。
【００２９】ステップ６：半導体集積回路（ＩＣ）パッ
ケージ１４Ａの最終検査 半導体集積回路（ＩＣ）パッケージ１４Ａについて、図
１を参照して述べたと同様に、電気テスタ３１およびプ
ローバ３２を用いて、出荷前の最終検査を行う。電気テ
スタ３１を用いて得られた最終検査結果は、データ管理
装置３４に記憶される。半導体集積回路（ＩＣ）パッケ
ージ１４Ａには、半導体製造情報記憶部２３に製造情報
が記憶されているから、単体の半導体集積回路（ＩＣ）
パッケージ１４Ａでも、表１に例示した製造情報が記憶
されていて、ＩＣ基本回路が識別可能である。
ケージ１４Ａの最終検査 半導体集積回路（ＩＣ）パッケージ１４Ａについて、図
１を参照して述べたと同様に、電気テスタ３１およびプ
ローバ３２を用いて、出荷前の最終検査を行う。電気テ
スタ３１を用いて得られた最終検査結果は、データ管理
装置３４に記憶される。半導体集積回路（ＩＣ）パッケ
ージ１４Ａには、半導体製造情報記憶部２３に製造情報
が記憶されているから、単体の半導体集積回路（ＩＣ）
パッケージ１４Ａでも、表１に例示した製造情報が記憶
されていて、ＩＣ基本回路が識別可能である。
【００３０】第１の実施の形態の変形例 上述したステップ６の後、従来と同様に出荷する場合を
上述したが、ステップ６に加えて、ステップ７として、
ステップ６において電気テスタ３１を用いて得られ、デ
ータ管理装置３４に記憶されている最終検査結果を、デ
ータ管理装置３４からさらに半導体チップ認識情報記憶
部２３に記憶することもできる。表１に例示した製造情
報に加えて、最終検査結果を半導体製造情報記憶部２３
に記憶させると、出荷後の特性劣化などが評価できる。
上述したが、ステップ６に加えて、ステップ７として、
ステップ６において電気テスタ３１を用いて得られ、デ
ータ管理装置３４に記憶されている最終検査結果を、デ
ータ管理装置３４からさらに半導体チップ認識情報記憶
部２３に記憶することもできる。表１に例示した製造情
報に加えて、最終検査結果を半導体製造情報記憶部２３
に記憶させると、出荷後の特性劣化などが評価できる。
【００３１】以上によれば、半導体集積回路（ＩＣ）パ
ッケージ１４Ａには、その内部のＩＣ基本回路（半導体
チップ２１）の半導体製造情報記憶部２３に製造情報が
記憶されているから、任意の段階で、その半導体集積回
路（ＩＣ）パッケージ１４Ａの製造情報が、識別可能で
ある。特に、半導体製造情報記憶部２３からの製造情報
の読み出しを、テスト時に可能とすることにより、半導
体集積回路（ＩＣ）パッケージ１４Ａのピン端子を増加
させず、半導体集積回路（ＩＣ）パッケージ１４Ａの通
常動作を妨げない。
ッケージ１４Ａには、その内部のＩＣ基本回路（半導体
チップ２１）の半導体製造情報記憶部２３に製造情報が
記憶されているから、任意の段階で、その半導体集積回
路（ＩＣ）パッケージ１４Ａの製造情報が、識別可能で
ある。特に、半導体製造情報記憶部２３からの製造情報
の読み出しを、テスト時に可能とすることにより、半導
体集積回路（ＩＣ）パッケージ１４Ａのピン端子を増加
させず、半導体集積回路（ＩＣ）パッケージ１４Ａの通
常動作を妨げない。
【００３２】第２実施の形態 図６および図７を参照して本発明の第２の実施の形態を
述べる。図６は本発明の実施の形態としての半導体集積
回路（ＩＣ）の製造情報記憶部から製造情報を読みだし
て管理する方法を示す図である。図７は図６に図解した
ＩＣの管理をする方法を示すフローチャートである。
述べる。図６は本発明の実施の形態としての半導体集積
回路（ＩＣ）の製造情報記憶部から製造情報を読みだし
て管理する方法を示す図である。図７は図６に図解した
ＩＣの管理をする方法を示すフローチャートである。
【００３３】ステップ１１（Ｓ１１）：半導体集積回路
（ＩＣ）パッケージ４３から製造情報の読み出し 図５に図解したように、半導体チップ本来の回路部分２
２の他に半導体製造情報記憶部２３を有する半導体チッ
プ２１がパッケージ化されて半導体集積回路（ＩＣ）パ
ッケージ４３（半導体集積回路（ＩＣ）パッケージ１４
Ａに該当）は、たとえば、テスト動作時に、ハンドラ４
２および電気テスタ４１を用いて、半導体製造情報記憶
部２３に記憶された製造情報が読みだされて、その読み
出し結果がデータ管理装置４４（データ管理装置３４に
相当）に転送される。データ管理装置４４には、図３を
参照して述べたデータ管理装置３４からの製造情報が転
送されている。なお、データ管理装置３４とデータ管理
装置４４とを同じ装置で実現することもでき、その時
は、データ管理装置３４からデータ管理装置４４への転
送は必要ない。
（ＩＣ）パッケージ４３から製造情報の読み出し 図５に図解したように、半導体チップ本来の回路部分２
２の他に半導体製造情報記憶部２３を有する半導体チッ
プ２１がパッケージ化されて半導体集積回路（ＩＣ）パ
ッケージ４３（半導体集積回路（ＩＣ）パッケージ１４
Ａに該当）は、たとえば、テスト動作時に、ハンドラ４
２および電気テスタ４１を用いて、半導体製造情報記憶
部２３に記憶された製造情報が読みだされて、その読み
出し結果がデータ管理装置４４（データ管理装置３４に
相当）に転送される。データ管理装置４４には、図３を
参照して述べたデータ管理装置３４からの製造情報が転
送されている。なお、データ管理装置３４とデータ管理
装置４４とを同じ装置で実現することもでき、その時
は、データ管理装置３４からデータ管理装置４４への転
送は必要ない。
【００３４】ステップ１２：半導体集積回路（ＩＣ）パ
ッケージ４３の製造情報の出力 データ管理装置４４は、半導体集積回路（ＩＣ）パッケ
ージ４３から読みだした製造情報を、たとえば、表示装
置に表示する。その表示内容は、表１に例示したような
ものとなる。すなわち、（１）半導体デバイスの型式
（タイプ）、（２）ロット番号、（３）ウェーハ番号、
（４）チップ番号、好ましくは、（５）特性検査デー
タ。
ッケージ４３の製造情報の出力 データ管理装置４４は、半導体集積回路（ＩＣ）パッケ
ージ４３から読みだした製造情報を、たとえば、表示装
置に表示する。その表示内容は、表１に例示したような
ものとなる。すなわち、（１）半導体デバイスの型式
（タイプ）、（２）ロット番号、（３）ウェーハ番号、
（４）チップ番号、好ましくは、（５）特性検査デー
タ。
【００３５】ステップ１３：関連情報の出力 好ましくは、データ管理装置４４は半導体集積回路（Ｉ
Ｃ）パッケージ４３と同じウェーハ、同じロットのミラ
ーウェーハなどをメモリから探索して、出力する。これ
により、たとえば、ある半導体集積回路（ＩＣ）パッケ
ージ４３が不良になったあるいは故障した場合など、そ
の半導体集積回路（ＩＣ）パッケージ４３と同じウェー
ハ、または、同じロットで製造した他の半導体集積回路
（ＩＣ）パッケージが識別できる。ただし、この処理は
必須ではない。
Ｃ）パッケージ４３と同じウェーハ、同じロットのミラ
ーウェーハなどをメモリから探索して、出力する。これ
により、たとえば、ある半導体集積回路（ＩＣ）パッケ
ージ４３が不良になったあるいは故障した場合など、そ
の半導体集積回路（ＩＣ）パッケージ４３と同じウェー
ハ、または、同じロットで製造した他の半導体集積回路
（ＩＣ）パッケージが識別できる。ただし、この処理は
必須ではない。
【００３６】以上のように、半導体集積回路（ＩＣ）パ
ッケージ１４Ａ（半導体集積回路（ＩＣ）パッケージ４
３）の内部の半導体チップ２１に半導体チップ本来の回
路部分２２の他に、半導体製造情報記憶部２３を形成し
て、製造情報を記憶しておくことにより、製造段階から
出荷後まで、そのＩＣが（１）半導体デバイスの型式
（タイプ）、（２）ロット番号、（３）ウェーハ番号、
（４）チップ番号、好ましくは、（５）特性検査データ
などが識別できる。また、ある半導体集積回路（ＩＣ）
パッケージとそれと同じロット、同じウェーハなどから
製造した他の半導体集積回路（ＩＣ）パッケージなどが
特定できる。
ッケージ１４Ａ（半導体集積回路（ＩＣ）パッケージ４
３）の内部の半導体チップ２１に半導体チップ本来の回
路部分２２の他に、半導体製造情報記憶部２３を形成し
て、製造情報を記憶しておくことにより、製造段階から
出荷後まで、そのＩＣが（１）半導体デバイスの型式
（タイプ）、（２）ロット番号、（３）ウェーハ番号、
（４）チップ番号、好ましくは、（５）特性検査データ
などが識別できる。また、ある半導体集積回路（ＩＣ）
パッケージとそれと同じロット、同じウェーハなどから
製造した他の半導体集積回路（ＩＣ）パッケージなどが
特定できる。
【００３７】本発明の実施に際しては上述した実施の形
態には限定されず、種々の変形態様をとることができ
る。
態には限定されず、種々の変形態様をとることができ
る。
【００３８】
【発明の効果】本発明の製造情報を記憶する記憶部を有
する半導体集積回路は、半導体集積回路（ＩＣパッケー
ジ）には、基本回路の他に、製造情報を記憶している記
憶部とを有し、ウェーハの段階で記憶部に製造情報が記
憶されているから、ウェーハからＩＣに切り離された後
でも、記憶部からのその製造情報を読みだせば、そのＩ
Ｃがどのロットのミラーウェーハの何番目か、ウェーハ
番号、チップ番号、特性検査結果などの製造情報が判
る。
する半導体集積回路は、半導体集積回路（ＩＣパッケー
ジ）には、基本回路の他に、製造情報を記憶している記
憶部とを有し、ウェーハの段階で記憶部に製造情報が記
憶されているから、ウェーハからＩＣに切り離された後
でも、記憶部からのその製造情報を読みだせば、そのＩ
Ｃがどのロットのミラーウェーハの何番目か、ウェーハ
番号、チップ番号、特性検査結果などの製造情報が判
る。
【００３９】本発明の半導体集積回路に製造方法によれ
ば、ウェーハの段階で半導体チップの半導体製造情報記
憶部に製造情報を記憶するから、ウェーハからＩＣに切
り離された後でも、記憶部からのその製造情報を読みだ
せば、そのＩＣがどのロットのミラーウェーハの何番目
か、ウェーハ番号、チップ番号、特性検査結果などの製
造情報が判る。
ば、ウェーハの段階で半導体チップの半導体製造情報記
憶部に製造情報を記憶するから、ウェーハからＩＣに切
り離された後でも、記憶部からのその製造情報を読みだ
せば、そのＩＣがどのロットのミラーウェーハの何番目
か、ウェーハ番号、チップ番号、特性検査結果などの製
造情報が判る。
【００４０】本発明の製造情報を記録した半導体集積回
路を管理する方法によれば、製造情報を記憶する記憶部
を有する半導体集積回路の記憶部からのその製造情報を
読みだして、そのＩＣがどのロットのミラーウェーハの
何番目か、ウェーハ番号、チップ番号、特性検査結果な
どの製造情報が判る。また、本発明の製造情報を記録し
た半導体集積回路を管理する方法によれば、あるＩＣと
関連する他のＩＣが識別できる。
路を管理する方法によれば、製造情報を記憶する記憶部
を有する半導体集積回路の記憶部からのその製造情報を
読みだして、そのＩＣがどのロットのミラーウェーハの
何番目か、ウェーハ番号、チップ番号、特性検査結果な
どの製造情報が判る。また、本発明の製造情報を記録し
た半導体集積回路を管理する方法によれば、あるＩＣと
関連する他のＩＣが識別できる。
【図１】図１は一般的な半導体集積回路（ＩＣ）の製造
方法を示す概略図である。
方法を示す概略図である。
【図２】図２は図１に図解したＩＣを製造する方法を示
すフローチャートである。
すフローチャートである。
【図３】図３は本発明の実施の形態としての製造情報記
憶部を有する半導体集積回路（ＩＣ）の製造方法と記憶
部に製造情報を記憶する方法を示す概略図である。
憶部を有する半導体集積回路（ＩＣ）の製造方法と記憶
部に製造情報を記憶する方法を示す概略図である。
【図４】図４は図３に図解したＩＣを製造し、製造情報
を記憶部に記憶する方法を示すフローチャートである。
を記憶部に記憶する方法を示すフローチャートである。
【図５】本発明の実施の形態としての製造情報記憶部を
有する半導体集積回路（ＩＣ）の平面構成を示す図であ
る。
有する半導体集積回路（ＩＣ）の平面構成を示す図であ
る。
【図６】図６は本発明の実施の形態としての半導体集積
回路（ＩＣ）の製造情報記憶部から製造情報を読みだし
て管理する方法を示す図である。
回路（ＩＣ）の製造情報記憶部から製造情報を読みだし
て管理する方法を示す図である。
【図７】図７は図６に図解したＩＣの管理をする方法を
示すフローチャートである。
示すフローチャートである。
１１・・ミラーウェーハ １２・・ウェーハ １３・・ＩＣ基本回路 １４，１４Ａ・・半導体集積回路（ＩＣ）パッケージ ２１・・半導体チップ ２２・・半導体チップ本来の回路部分 ２３・・半導体製造情報記憶部 ３１・・電気テスタ ３２・・プローバ ３３・・管理の対象となるチップが存在するウェーハ ３４・・データ管理装置 ４１・・電気テスタ ４２・・ハンドラ ４３・・半導体集積回路（ＩＣ）パッケージ ４４・・データ管理装置
Claims (11)
- 【請求項１】基本回路と、製造情報を記憶している記憶
部とを有する半導体集積回路。 - 【請求項２】前記記憶部は不揮発性である、請求項１記
載の半導体集積回路。 - 【請求項３】前記記憶部に記憶されている製造情報はウ
ェーハから分離されたとき、当該半導体集積回路の製造
段階で記憶される請求項２記載の半導体集積回路。 - 【請求項４】前記記憶部に記憶されている製造情報は当
該半導体集積回路のテスト動作のとき読みだし可能であ
る請求項２記載の半導体集積回路。 - 【請求項５】前記記憶部に記憶されている製造情報は、 半導体デバイスの型式（タイプ）、ロット番号、ウェー
ハ番号、チップ番号を含む請求項１記載の半導体集積回
路。 - 【請求項６】前記記憶部に記憶されている製造情報はさ
らにウェーハ検査段階における特性検査結果を含む請求
項５記載の半導体集積回路。 - 【請求項７】前記記憶部に記憶されている製造情報はさ
らに半導体集積回路の個別特性検査結果を含む請求項５
または６記載の半導体集積回路。 - 【請求項８】ミラーウェーハに、本来の集積回路と該本
来の集積回路に対応した製造情報を記憶する製造情報記
憶部を有する集積回路部分を複数個、および、少なくと
も１のテスト用回路を形成して、ウェーハを形成する段
階と、 前記ウェーハに形成されたテスト用回路を用いて前記ウ
ェーハの検査を行う段階と、 前記ウェーハの個々の集積回路部分の製造情報記憶部に
製造情報を記憶する段階と、 前記ウェーハから個々の集積回路部分を切り離して複数
の半導体チップを形成し、 前記半導体チップの個々について、前記製造情報記憶部
に記憶させた製造情報を少なくともテスト動作時に読み
だし可能に半導体集積回路（ＩＣ）パッケージを形成す
る段階とを有する半導体集積回路の製造方法。 - 【請求項９】前記製造情報記憶部に記憶される製造情報
は、 半導体デバイスの型式（タイプ）、ロット番号、ウェー
ハ番号、チップ番号を含む請求項８記載の半導体集積回
路の製造方法。 - 【請求項１０】前記半導体集積回路（ＩＣ）パッケージ
を形成する段階の後、ＩＣごとに特性検査を行う段階
と、 前記特性検査結果を前記半導体集積回路（ＩＣ）パッケ
ージの前記製造情報記憶部に記憶する段階をさらに有す
る請求項７記載の半導体集積回路の製造方法。 - 【請求項１１】基本回路と製造情報を記憶している記憶
部とを有する半導体集積回路から、前記製造情報を読み
だす段階と、 事前に登録しておいて、前記製造情報とを対比させて前
記半導体集積回路の管理を行う段階を有する製造情報を
記録した半導体集積回路を管理する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23596397A JPH1187198A (ja) | 1997-09-01 | 1997-09-01 | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23596397A JPH1187198A (ja) | 1997-09-01 | 1997-09-01 | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187198A true JPH1187198A (ja) | 1999-03-30 |
Family
ID=16993813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23596397A Pending JPH1187198A (ja) | 1997-09-01 | 1997-09-01 | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187198A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271276A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体試験装置及び半導体試験システム |
| CN104403593A (zh) * | 2014-12-16 | 2015-03-11 | 马鞍山太时芯光科技有限公司 | 一种耐高温mylar片及其制备方法和晶圆减薄工艺中保护晶圆的方法 |
-
1997
- 1997-09-01 JP JP23596397A patent/JPH1187198A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271276A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体試験装置及び半導体試験システム |
| CN104403593A (zh) * | 2014-12-16 | 2015-03-11 | 马鞍山太时芯光科技有限公司 | 一种耐高温mylar片及其制备方法和晶圆减薄工艺中保护晶圆的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| US7502659B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US6349240B2 (en) | Semiconductor device manufacturing system and method of manufacturing semiconductor devices | |
| JP3659981B2 (ja) | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| US5539878A (en) | Parallel testing of CPU cache and instruction units | |
| US5534786A (en) | Burn-in and test method of semiconductor wafers and burn-in boards for use in semiconductor wafer burn-in tests | |
| US6018686A (en) | Electrically imprinting a semiconductor die with identifying information | |
| JP3353602B2 (ja) | 半導体装置の試験方法 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JP2765771B2 (ja) | 半導体記憶装置の試験方法 | |
| US20030037277A1 (en) | Semiconductor device | |
| JPH1187198A (ja) | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 | |
| US6621285B1 (en) | Semiconductor chip having a pad arrangement that allows for simultaneous testing of a plurality of semiconductor chips | |
| JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
| JP3736525B2 (ja) | 半導体集積回路装置および回路基板 | |
| JPS6158966B2 (ja) | ||
| US20020072132A1 (en) | Semiconductor integrated circuit | |
| JPH02299216A (ja) | 半導体装置 | |
| JPH0555374A (ja) | フイールドプログラマブルゲートアレイのプログラム装置 | |
| JPH113940A (ja) | 半導体装置、デバイス評価方法、特性評価用基本素子回路構成方法 | |
| JP2002214294A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPH01218038A (ja) | 集積回路装置の試験方法 | |
| JPH10284554A (ja) | 半導体集積回路ウェハ及びその試験方法 | |
| JPH10178072A (ja) | 半導体検査方法 |