JP2765771B2 - 半導体記憶装置の試験方法 - Google Patents

半導体記憶装置の試験方法

Info

Publication number
JP2765771B2
JP2765771B2 JP22342291A JP22342291A JP2765771B2 JP 2765771 B2 JP2765771 B2 JP 2765771B2 JP 22342291 A JP22342291 A JP 22342291A JP 22342291 A JP22342291 A JP 22342291A JP 2765771 B2 JP2765771 B2 JP 2765771B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
semiconductor memory
memory device
measurement
step
measurement step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22342291A
Other languages
English (en)
Other versions
JPH0540147A (ja )
Inventor
晋 岡島
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、EEPROM(electr
ical erasable and programmable ROM)やEPROM
(erasable and programmable ROM )等の半導体記憶装
置の試験方法に関する。

【0002】

【従来の技術】従来、半導体製造工程において、パッケ
ージングされた半導体記憶装置は、一連の測定工程を順
に経て種々の電気的特性が各工程ごとに各々独立して試
験されている。例えば、図4に示すように、一群の半導
体記憶装置は、まず測定工程1に投入されて、高温状態
での電気的特性(例えば、応答速度)の評価・選別が行
われる。この測定工程1では、電気的特性の優れた順
に、一群の半導体記憶装置がランクA,B,Cのように
区分けされる。区分けされた各群の半導体記憶装置は、
次の測定工程2にそれぞれ投入される。この測定工程2
では、常温状態での電気特性の評価・選別が行われ、各
群の半導体記憶装置はさらにランク分類されて出荷され
ていく。

【0003】

【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題点
がある。上述したように一連の測定工程は、各々独立し
て試験を行っているので、誤って測定工程1を抜かして
測定工程2に測定ロットが投入されても、測定工程2で
は支障なく電気的特性の試験が行われる。その結果、本
来、高温状態の電気的特性が劣るためにランクCとして
出荷されるべき半導体記憶装置が、常温状態の電気的特
性が普通レベルであるのでランクBとして出荷されると
いうような不都合な事態も起こり得る。もちろん、測定
工程を流れる各群の半導体記憶装置には、作業伝票が付
されているので、作業者がその伝票を確認することによ
って、測定抜けを発見できるのであるが、このような確
認作業を各作業者に義務付けても見落とす可能性もあ
る。

【0004】また、従来の試験方法では、測定工程1で
一群の半導体記憶装置を複数群のロットに細分化してい
るので、工程を流れるロット数が増えて、それだけ工程
管理が煩雑化するという問題点もある。

【0005】さらに、測定工程1で選別する必要上、測
定工程1で半導体記憶装置をハンドリングする機械装置
(測定ハンドラー)も当然、選別機構を備える必要があ
り、それだけ装置の構成が複雑化する。

【0006】本発明は、このような事情に鑑みてなされ
たものであって、半導体記憶装置の測定抜けを容易かつ
確実に検出することができる半導体記憶装置の試験方法
を提供することを目的としている。

【0007】さらに、本発明の他の目的は、ロットの細
分化による測定工程の管理の煩雑化を回避できるととも
に、測定ハンドラーの構成も簡素化することができる半
導体記憶装置の試験方法を提供することにある。

【0008】

【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項1に記載の発明は、半導体記憶装置の特性試
験を一連の測定工程で順に実施する半導体記憶装置の試
験方法において、前測定工程では、当該測定工程の特性
試験が完了した後に、試験対象となった半導体記憶装置
内に後測定工程への受渡しデータを書き込み、後測定工
程では、当該測定工程の特性試験を実施する前に、試験
対象となる半導体記憶装置内に前測定工程で書き込まれ
た受渡しデータを読み取って、前測定工程で特性試験が
行われたかどうかを判定し、特性試験が行われていない
場合にはそのことを報知し、前測定工程で特性試験が行
われている場合に当該後測定工程の特性試験を実施する
ことを特徴とする。

【0009】また、請求項2に記載の発明は、請求項1
に記載された半導体記憶装置の試験方法において、前測
定工程で書き込まれる次測定工程への受渡しデータは、
試験対象となった半導体記憶装置の特性評価を示すラン
ク分類データを含み、かつ当該前測定工程で特性試験さ
れた一群の半導体記憶装置を細分化することなく後測定
工程へ送り、最終の後測定工程では、前測定工程から受
け渡されたランク分類データを一群の半導体記憶装置か
ら読み取り、これらのランク分類データと当該後測定工
程の特性試験で得られたランク分類データとに基づい
て、一群の半導体記憶装置をランクごとに分類して細分
化する

【0010】

【作用】本発明の作用は次のとおりである。請求項1に
記載の発明によれば、後測定工程において、試験対象と
なる半導体記憶装置内に前測定工程で書き込まれた受渡
しデータを読み取る。前測定工程が抜けていれば、当該
半導体記憶装置に受渡しデータが書き込まれていないの
で、これによって前測定工程の抜けを後測定工程で自動
的に検出する。前測定工程が抜けている場合は、そのこ
とを報知する。前測定工程で特性試験が行われている場
合には後測定工程の特性試験を実施する。

【0011】請求項2に記載の発明によれば、後測定工
程への受渡しデータとして、試験対象となった半導体記
憶装置の特性評価を示すランク分類データを書き込んで
いるので、前測定工程において一群の半導体記憶装置を
細分化して後測定工程に送る必要がない。すなわち、
終の後測定工程では、試験対象となる半導体記憶装置内
に書き込まれたランク分類データを読み取って、これを
参照し、当該後測定工程での特性試験で得られたランク
分類データと関連して、一群の半導体記憶装置をランク
ごとに分類して細分化する。

【0012】

【実施例】以下、図面を参照して本発明の一実施例を説
明する。図1は、試験対象となる例えばEEPROM
と、その電気的特性を試験するためのICテスタとの接
続関係を示した概略ブロック図である。

【0013】ここで、EEPROM10は、シリアルデ
ータ入力タイプのEEPROMで、メモリセル11、デ
コーダ12、センスアンプ13、ゲート14等を含む。
ICテスタ20は、特性評価のためにEEPROM10
に対して、チップセレクト信号CS、シリアルデータD
I、シリアルクロックSK等の信号を与える。周知のよ
うにチップセレクト信号CSは、EEPROM10を能
動状態にするための信号である。シリアルデータDI
は、読み出し/書き込みを指定するためのオペレーショ
ンモードコードと、メモリセル11のアドレスデータ
と、書き込み時には書き込みデータ等を含む。シリアル
クロックSKは、データの読み出し/書き込み時の同期
用信号である。図中の符号DOは、EEPROM10か
ら読み出されたデータを示す。なお、ここでは、シリア
ルデータ入力タイプのEEPROMを例に採って説明す
るが、パラレルデータ入力タイプのEEPROMであっ
ても、本発明が適用されることはもちろんである。

【0014】以下、図2に示したフローチャートを参照
して、本実施例に係る試験方法を説明する。図2では、
代表的な測定工程iにおける測定処理と、その前後の測
定工程i−1,i+1の測定処理の一部を示している。
測定工程iに対して、本発明にいう前測定工程に相当す
る測定工程i−1は、その測定工程固有の特性試験を行
った後、試験対象となったEEPROM10のメモリセ
ル11内の所定のアドレス(図1の例ではアドレス
N )に次測定工程iへの受渡しデータDTを書き込
む。具体的には、ICテスタ20から出力されるシリア
ルデータDIに、書き込みコードと、受渡しデータを書
き込むためのアドレスデータAN と、所定の受渡しデー
タDTを設定することによって行われる。

【0015】受渡しデータDTの態様は特に限定しない
が、簡単に例示すれば次のようなデータが設定される。
測定工程iでの特定試験を完了したことだけを示すので
あれば、例えば受渡しデータとして『1』を設定すれば
よい(ただし、初期状態のメモリセル11の各内容が
『0』とする)。一方、上述したように特性評価の優劣
に応じて、ランクA,B,Cに分類するのであれば、ラ
ンクAは『1』、ランクBは『2』、ランクCは『3』
というように受渡しデータを設定する。

【0016】測定工程i−1における特性試験が完了す
ると、一群のEEPROM10は、測定工程i−1に対
して、本発明にいう後工程に相当する測定工程iに送ら
れる。測定工程iでは、次のような処理が行われる。

【0017】ステップS1:まず、測定ハンドラーの測
定端子が、測定対象であるEEPROM10の各端子に
正しく電気的に接続しているかどうかを確認するための
コンタクトチェックが行われる。このようなコンタクト
チェックは各測定工程において実施される。

【0018】ステップS2:次に、EEPROM10内
の受渡しデータDTを読み取る。具体的には、測定工程
iのICテスタ20から出力されるシリアルデータDI
に、読み取りコードと、受渡しデータDTが書き込まれ
ているアドレスデータAN を設定することによって行わ
れる。メモリセル11から読み取られた受渡しデータD
Tは、センスアンプ13およびゲート14を介してIC
テスタ20に取り込まれる。

【0019】ステップS3:ICテスタ20に取り込ん
だ受渡しデータDTに基づき、前測定工程で特性試験が
行われたかどうかを判断する。すなわち、受渡しデータ
DTが、予め定められたデータに該当しない場合は、前
測定工程i−1が抜けているとして、その旨を表示器に
表示すること等によって作業者に知らせる。

【0020】ステップS4:前測定工程i−1からの受
渡しデータDTが確認されると、測定工程iの固有の特
性試験を行う。

【0021】ステップS5:前記特性試験の結果に応じ
た受渡しデータDTを設定して、上述と同様にメモリセ
ル11のアドレスAN に上書きする。この測定工程iで
書き込まれる受渡しデータDTとしては、例えば、測定
工程i−1と測定工程iの各特性試験の結果を反映させ
たようなデータを設定することが考えられる。

【0022】以上で、測定工程iでの処理が完了し、一
群のEEPROM10は、次測定工程i+1に送られ、
同様の処理が実施される。なお、測定工程i+1が最終
の測定工程であれば、受渡しデータDTの書き込みを行
わず、メモリセル11内の受渡しデータを消去する。

【0023】図3は、図4に示した従来の測定工程に本
発明方法を適用した場合の半導体記憶装置の工程内の流
れを示した図である。上述したように、測定工程1で
は、半導体記憶装置(上述の例ではEEPROM)内
に、測定工程2への受渡しデータとして、ランク分類デ
ータを書き込むことができるので、一群の半導体記憶装
置は細分化されることなく測定工程1から測定工程2へ
流される。また、最終の測定工程2では、半導体記憶装
置内の受渡しデータ(ランク分類データ)と、測定工程
2で得られた特性試験結果(ランク分類データ)とに基
づいて、一群の半導体記憶装置をランクA,B,Cに分
類している。図3と図4を比較して明らかなように、本
実施例によれば、一連の測定工程中で、半導体記憶装置
の測定ロットが分割されることが少なくなるので、工程
の管理が容易になることが理解できる。

【0024】また、測定工程1では、ランクA,B,C
を含む良品と、それ以外の不良品とを選別できる2種類
の分類機能をもった測定ハンドラーを使用することがで
きるので、それだけ測定工程1における測定ハンドラー
の構造を簡素化することが可能である。

【0025】なお、上述の実施例では、測定対象となる
半導体記憶装置として、EEPROMを例に採ったが、
本発明は、EPROMや、ICカード等の半導体記憶装
置にも適用することが可能てある。

【0026】後測定工程への受渡しデータとしては、上
述の実施例のような測定完了を示すデータや、ランク分
類データに限らず、例えば、測定日時やロット番号等を
含めるようにしてもよい。

【0027】

【発明の効果】以上の説明から明らかなように、請求項
1に記載の発明によれば、前測定工程では、特性試験を
完了した後に、試験対象となった半導体記憶装置内に後
測定工程への受渡しデータを書き込み、後測定工程て
は、特性試験を実施する前に、半導体記憶装置内の受渡
しデータを読み取って、前測定工程での測定状況を判断
しているので、仮に前測定工程が抜けた場合でも、自動
的にこれを検出することができる。したがって、作業者
が伝票を確認していた従来手法に比較して、測定抜けを
容易かつ確実にチェックすることができる。

【0028】また、請求項2に記載の発明によれば、受
渡しデータとして、試験対象となった半導体記憶装置の
特性評価を示すランク分類データを用いているので、一
連の測定工程中で測定ロットが細分化されることが少な
くなり、工程の管理が容易になる。さらに、測定ロット
の分割を最小限に抑えられるので、測定ハンドラーの構
成も簡素化することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置の試験方法の一実
施例を説明するためのブロック図である。

【図2】実施例に係る測定工程の処理手順を示したフロ
ーチャートである。

【図3】実施例に係る方法を適用した一連の測定工程中
のロットの流れを示した図である。

【図4】従来方法の説明図である。

【符号の説明】

10…EEPROM 11…メモリセル 12…デコーダ 13…センスアンプ 14…ゲート 20…ICテスタ DT…受渡しデータ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体記憶装置の特性試験を一連の測定
    工程で順に実施する半導体記憶装置の試験方法におい
    て、 前測定工程では、当該測定工程の特性試験が完了した後
    に、試験対象となった半導体記憶装置内に後測定工程へ
    の受渡しデータを書き込み、 後測定工程では、当該測定工程の特性試験を実施する前
    に、試験対象となる半導体記憶装置内に前測定工程で書
    き込まれた受渡しデータを読み取って、前測定工程で
    性試験が行われたかどうかを判定し、特性試験が行われ
    ていない場合にはそのことを報知し、前測定工程で特性
    試験が行われている場合に当該後測定工程の特性試験を
    実施すること、 を特徴とする半導体記憶装置の試験方法。
  2. 【請求項2】 請求項1に記載された半導体記憶装置の
    試験方法において、 前測定工程で書き込まれる次測定工程への受渡しデータ
    は、試験対象となった半導体記憶装置の特性評価を示す
    ランク分類データを含み、かつ当該前測定工程で特性試
    験された一群の半導体記憶装置を細分化することなく後
    測定工程へ送り、最終の後測定工程では、前測定工程か
    ら受け渡されたランク分類データを一群の半導体記憶装
    置から読み取り、これらのランク分類データと当該後測
    定工程の特性試験で得られたランク分類データとに基づ
    いて、一群の半導体記憶装置をランクごとに分類して細
    分化する半導体記憶装置の試験方法。
JP22342291A 1991-08-07 1991-08-07 半導体記憶装置の試験方法 Expired - Fee Related JP2765771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22342291A JP2765771B2 (ja) 1991-08-07 1991-08-07 半導体記憶装置の試験方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22342291A JP2765771B2 (ja) 1991-08-07 1991-08-07 半導体記憶装置の試験方法
US08156392 US5550838A (en) 1991-08-07 1993-11-22 Method for testing characteristics of a semiconductor memory device in a series of steps

Publications (2)

Publication Number Publication Date
JPH0540147A true JPH0540147A (ja) 1993-02-19
JP2765771B2 true JP2765771B2 (ja) 1998-06-18

Family

ID=16797897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22342291A Expired - Fee Related JP2765771B2 (ja) 1991-08-07 1991-08-07 半導体記憶装置の試験方法

Country Status (2)

Country Link
US (1) US5550838A (ja)
JP (1) JP2765771B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
DE19951048C2 (de) * 1999-10-22 2002-11-21 Infineon Technologies Ag Verfahren zur Identifizierung einer integrierten Schaltung
KR100544223B1 (ko) * 2001-11-09 2006-01-23 가부시키가이샤 아드반테스트 반도체 디바이스 시험 장치
US6639418B2 (en) 2001-11-21 2003-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency
JP2004047620A (ja) 2002-07-10 2004-02-12 Toyoda Gosei Co Ltd 発光ダイオード及び発光素子の配列方法及び配列装置
US7493534B2 (en) * 2003-08-29 2009-02-17 Hewlett-Packard Development Company, L.P. Memory error ranking
US7484065B2 (en) 2004-04-20 2009-01-27 Hewlett-Packard Development Company, L.P. Selective memory allocation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363407A (en) * 1981-01-22 1982-12-14 Polaroid Corporation Method and system for testing and sorting batteries
JPH0743413B2 (ja) * 1984-05-09 1995-05-15 三菱電機株式会社 半導体試験装置
US4727318A (en) * 1984-10-04 1988-02-23 Sony/Tektronix Corporation Apparatus for measuring characteristics of electronic devices
JPH01169938A (en) * 1987-12-24 1989-07-05 Sharp Corp Examination method for semiconductor integrated circuit
US5062109A (en) * 1988-09-02 1991-10-29 Advantest Corporation Memory tester
JPH02118474A (en) * 1988-10-28 1990-05-02 Fujitsu Ltd Testing device for propagation delay time
JPH02235374A (en) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp Testing method of nonvolatile semiconductor memory

Also Published As

Publication number Publication date Type
JPH0540147A (ja) 1993-02-19 application
US5550838A (en) 1996-08-27 grant

Similar Documents

Publication Publication Date Title
US5483175A (en) Method for circuits connection for wafer level burning and testing of individual dies on semiconductor wafer
US5966388A (en) High-speed test system for a memory device
US6427092B1 (en) Method for continuous, non lot-based integrated circuit manufacturing
US6502215B2 (en) Self-test RAM using external synchronous clock
US5592400A (en) Card issue system
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US6297995B1 (en) Circuit configuration with a temperature-dependent semiconductor component test and repair logic circuit
US5666049A (en) Semiconductor testing apparatus, semiconductor testing circuit chip, and probe card
US20070165461A1 (en) Disabling faulty flash memory dies
US20010004326A1 (en) Memory controller for flash memory system and method for writing data to flash memory device
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
US6529793B1 (en) Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5235271A (en) System and method for testing manufactured lots of electronic devices
US4760575A (en) IC card having fault checking function
US5825783A (en) Semiconductor integrated circuit device with large-scale memory and controller embedded on one semiconductor chip and method of testing the device
US6219810B1 (en) Intelligent binning for electrically repairable semiconductor chips
US4451903A (en) Method and device for encoding product and programming information in semiconductors
US4799009A (en) Semiconductor testing device
US6194738B1 (en) Method and apparatus for storage of test results within an integrated circuit
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US20010052093A1 (en) Memory testing method and memory testing apparatus
US5538141A (en) Test flow assurance using memory imprinting
US6275058B1 (en) Method and apparatus for properly disabling high current parts in a parallel test environment
US4468759A (en) Testing method and apparatus for dram
US4833652A (en) Semiconductor memory device having a self-diagnosing function

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees