JP2765771B2 - 半導体記憶装置の試験方法 - Google Patents
半導体記憶装置の試験方法Info
- Publication number
- JP2765771B2 JP2765771B2 JP3223422A JP22342291A JP2765771B2 JP 2765771 B2 JP2765771 B2 JP 2765771B2 JP 3223422 A JP3223422 A JP 3223422A JP 22342291 A JP22342291 A JP 22342291A JP 2765771 B2 JP2765771 B2 JP 2765771B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- semiconductor memory
- memory device
- data
- measurement process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Description
【０００１】
【産業上の利用分野】本発明は、ＥＥＰＲＯＭ（electr
ical erasable and programmable ROM）やＥＰＲＯＭ
（erasable and programmable ROM ）等の半導体記憶装
置の試験方法に関する。
ical erasable and programmable ROM）やＥＰＲＯＭ
（erasable and programmable ROM ）等の半導体記憶装
置の試験方法に関する。
【０００２】
【従来の技術】従来、半導体製造工程において、パッケ
ージングされた半導体記憶装置は、一連の測定工程を順
に経て種々の電気的特性が各工程ごとに各々独立して試
験されている。例えば、図４に示すように、一群の半導
体記憶装置は、まず測定工程１に投入されて、高温状態
での電気的特性（例えば、応答速度）の評価・選別が行
われる。この測定工程１では、電気的特性の優れた順
に、一群の半導体記憶装置がランクＡ，Ｂ，Ｃのように
区分けされる。区分けされた各群の半導体記憶装置は、
次の測定工程２にそれぞれ投入される。この測定工程２
では、常温状態での電気特性の評価・選別が行われ、各
群の半導体記憶装置はさらにランク分類されて出荷され
ていく。
ージングされた半導体記憶装置は、一連の測定工程を順
に経て種々の電気的特性が各工程ごとに各々独立して試
験されている。例えば、図４に示すように、一群の半導
体記憶装置は、まず測定工程１に投入されて、高温状態
での電気的特性（例えば、応答速度）の評価・選別が行
われる。この測定工程１では、電気的特性の優れた順
に、一群の半導体記憶装置がランクＡ，Ｂ，Ｃのように
区分けされる。区分けされた各群の半導体記憶装置は、
次の測定工程２にそれぞれ投入される。この測定工程２
では、常温状態での電気特性の評価・選別が行われ、各
群の半導体記憶装置はさらにランク分類されて出荷され
ていく。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題点
がある。上述したように一連の測定工程は、各々独立し
て試験を行っているので、誤って測定工程１を抜かして
測定工程２に測定ロットが投入されても、測定工程２で
は支障なく電気的特性の試験が行われる。その結果、本
来、高温状態の電気的特性が劣るためにランクＣとして
出荷されるべき半導体記憶装置が、常温状態の電気的特
性が普通レベルであるのでランクＢとして出荷されると
いうような不都合な事態も起こり得る。もちろん、測定
工程を流れる各群の半導体記憶装置には、作業伝票が付
されているので、作業者がその伝票を確認することによ
って、測定抜けを発見できるのであるが、このような確
認作業を各作業者に義務付けても見落とす可能性もあ
る。
うな構成を有する従来例の場合には、次のような問題点
がある。上述したように一連の測定工程は、各々独立し
て試験を行っているので、誤って測定工程１を抜かして
測定工程２に測定ロットが投入されても、測定工程２で
は支障なく電気的特性の試験が行われる。その結果、本
来、高温状態の電気的特性が劣るためにランクＣとして
出荷されるべき半導体記憶装置が、常温状態の電気的特
性が普通レベルであるのでランクＢとして出荷されると
いうような不都合な事態も起こり得る。もちろん、測定
工程を流れる各群の半導体記憶装置には、作業伝票が付
されているので、作業者がその伝票を確認することによ
って、測定抜けを発見できるのであるが、このような確
認作業を各作業者に義務付けても見落とす可能性もあ
る。
【０００４】また、従来の試験方法では、測定工程１で
一群の半導体記憶装置を複数群のロットに細分化してい
るので、工程を流れるロット数が増えて、それだけ工程
管理が煩雑化するという問題点もある。
一群の半導体記憶装置を複数群のロットに細分化してい
るので、工程を流れるロット数が増えて、それだけ工程
管理が煩雑化するという問題点もある。
【０００５】さらに、測定工程１で選別する必要上、測
定工程１で半導体記憶装置をハンドリングする機械装置
（測定ハンドラー）も当然、選別機構を備える必要があ
り、それだけ装置の構成が複雑化する。
定工程１で半導体記憶装置をハンドリングする機械装置
（測定ハンドラー）も当然、選別機構を備える必要があ
り、それだけ装置の構成が複雑化する。
【０００６】本発明は、このような事情に鑑みてなされ
たものであって、半導体記憶装置の測定抜けを容易かつ
確実に検出することができる半導体記憶装置の試験方法
を提供することを目的としている。
たものであって、半導体記憶装置の測定抜けを容易かつ
確実に検出することができる半導体記憶装置の試験方法
を提供することを目的としている。
【０００７】さらに、本発明の他の目的は、ロットの細
分化による測定工程の管理の煩雑化を回避できるととも
に、測定ハンドラーの構成も簡素化することができる半
導体記憶装置の試験方法を提供することにある。
分化による測定工程の管理の煩雑化を回避できるととも
に、測定ハンドラーの構成も簡素化することができる半
導体記憶装置の試験方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、半導体記憶装置の特性試
験を一連の測定工程で順に実施する半導体記憶装置の試
験方法において、前測定工程では、当該測定工程の特性
試験が完了した後に、試験対象となった半導体記憶装置
内に後測定工程への受渡しデータを書き込み、後測定工
程では、当該測定工程の特性試験を実施する前に、試験
対象となる半導体記憶装置内に前測定工程で書き込まれ
た受渡しデータを読み取って、前測定工程で特性試験が
行われたかどうかを判定し、特性試験が行われていない
場合にはそのことを報知し、前測定工程で特性試験が行
われている場合に当該後測定工程の特性試験を実施する
ことを特徴とする。
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、半導体記憶装置の特性試
験を一連の測定工程で順に実施する半導体記憶装置の試
験方法において、前測定工程では、当該測定工程の特性
試験が完了した後に、試験対象となった半導体記憶装置
内に後測定工程への受渡しデータを書き込み、後測定工
程では、当該測定工程の特性試験を実施する前に、試験
対象となる半導体記憶装置内に前測定工程で書き込まれ
た受渡しデータを読み取って、前測定工程で特性試験が
行われたかどうかを判定し、特性試験が行われていない
場合にはそのことを報知し、前測定工程で特性試験が行
われている場合に当該後測定工程の特性試験を実施する
ことを特徴とする。
【０００９】また、請求項２に記載の発明は、請求項１
に記載された半導体記憶装置の試験方法において、前測
定工程で書き込まれる次測定工程への受渡しデータは、
試験対象となった半導体記憶装置の特性評価を示すラン
ク分類データを含み、かつ当該前測定工程で特性試験さ
れた一群の半導体記憶装置を細分化することなく後測定
工程へ送り、最終の後測定工程では、前測定工程から受
け渡されたランク分類データを一群の半導体記憶装置か
ら読み取り、これらのランク分類データと当該後測定工
程の特性試験で得られたランク分類データとに基づい
て、一群の半導体記憶装置をランクごとに分類して細分
化する。
に記載された半導体記憶装置の試験方法において、前測
定工程で書き込まれる次測定工程への受渡しデータは、
試験対象となった半導体記憶装置の特性評価を示すラン
ク分類データを含み、かつ当該前測定工程で特性試験さ
れた一群の半導体記憶装置を細分化することなく後測定
工程へ送り、最終の後測定工程では、前測定工程から受
け渡されたランク分類データを一群の半導体記憶装置か
ら読み取り、これらのランク分類データと当該後測定工
程の特性試験で得られたランク分類データとに基づい
て、一群の半導体記憶装置をランクごとに分類して細分
化する。
【００１０】
【作用】本発明の作用は次のとおりである。請求項１に
記載の発明によれば、後測定工程において、試験対象と
なる半導体記憶装置内に前測定工程で書き込まれた受渡
しデータを読み取る。前測定工程が抜けていれば、当該
半導体記憶装置に受渡しデータが書き込まれていないの
で、これによって前測定工程の抜けを後測定工程で自動
的に検出する。前測定工程が抜けている場合は、そのこ
とを報知する。前測定工程で特性試験が行われている場
合には後測定工程の特性試験を実施する。
記載の発明によれば、後測定工程において、試験対象と
なる半導体記憶装置内に前測定工程で書き込まれた受渡
しデータを読み取る。前測定工程が抜けていれば、当該
半導体記憶装置に受渡しデータが書き込まれていないの
で、これによって前測定工程の抜けを後測定工程で自動
的に検出する。前測定工程が抜けている場合は、そのこ
とを報知する。前測定工程で特性試験が行われている場
合には後測定工程の特性試験を実施する。
【００１１】請求項２に記載の発明によれば、後測定工
程への受渡しデータとして、試験対象となった半導体記
憶装置の特性評価を示すランク分類データを書き込んで
いるので、前測定工程において一群の半導体記憶装置を
細分化して後測定工程に送る必要がない。すなわち、最
終の後測定工程では、試験対象となる半導体記憶装置内
に書き込まれたランク分類データを読み取って、これを
参照し、当該後測定工程での特性試験で得られたランク
分類データと関連して、一群の半導体記憶装置をランク
ごとに分類して細分化する。
程への受渡しデータとして、試験対象となった半導体記
憶装置の特性評価を示すランク分類データを書き込んで
いるので、前測定工程において一群の半導体記憶装置を
細分化して後測定工程に送る必要がない。すなわち、最
終の後測定工程では、試験対象となる半導体記憶装置内
に書き込まれたランク分類データを読み取って、これを
参照し、当該後測定工程での特性試験で得られたランク
分類データと関連して、一群の半導体記憶装置をランク
ごとに分類して細分化する。
【００１２】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、試験対象となる例えばＥＥＰＲＯＭ
と、その電気的特性を試験するためのＩＣテスタとの接
続関係を示した概略ブロック図である。
明する。図１は、試験対象となる例えばＥＥＰＲＯＭ
と、その電気的特性を試験するためのＩＣテスタとの接
続関係を示した概略ブロック図である。
【００１３】ここで、ＥＥＰＲＯＭ１０は、シリアルデ
ータ入力タイプのＥＥＰＲＯＭで、メモリセル１１、デ
コーダ１２、センスアンプ１３、ゲート１４等を含む。
ＩＣテスタ２０は、特性評価のためにＥＥＰＲＯＭ１０
に対して、チップセレクト信号ＣＳ、シリアルデータＤ
Ｉ、シリアルクロックＳＫ等の信号を与える。周知のよ
うにチップセレクト信号ＣＳは、ＥＥＰＲＯＭ１０を能
動状態にするための信号である。シリアルデータＤＩ
は、読み出し／書き込みを指定するためのオペレーショ
ンモードコードと、メモリセル１１のアドレスデータ
と、書き込み時には書き込みデータ等を含む。シリアル
クロックＳＫは、データの読み出し／書き込み時の同期
用信号である。図中の符号ＤＯは、ＥＥＰＲＯＭ１０か
ら読み出されたデータを示す。なお、ここでは、シリア
ルデータ入力タイプのＥＥＰＲＯＭを例に採って説明す
るが、パラレルデータ入力タイプのＥＥＰＲＯＭであっ
ても、本発明が適用されることはもちろんである。
ータ入力タイプのＥＥＰＲＯＭで、メモリセル１１、デ
コーダ１２、センスアンプ１３、ゲート１４等を含む。
ＩＣテスタ２０は、特性評価のためにＥＥＰＲＯＭ１０
に対して、チップセレクト信号ＣＳ、シリアルデータＤ
Ｉ、シリアルクロックＳＫ等の信号を与える。周知のよ
うにチップセレクト信号ＣＳは、ＥＥＰＲＯＭ１０を能
動状態にするための信号である。シリアルデータＤＩ
は、読み出し／書き込みを指定するためのオペレーショ
ンモードコードと、メモリセル１１のアドレスデータ
と、書き込み時には書き込みデータ等を含む。シリアル
クロックＳＫは、データの読み出し／書き込み時の同期
用信号である。図中の符号ＤＯは、ＥＥＰＲＯＭ１０か
ら読み出されたデータを示す。なお、ここでは、シリア
ルデータ入力タイプのＥＥＰＲＯＭを例に採って説明す
るが、パラレルデータ入力タイプのＥＥＰＲＯＭであっ
ても、本発明が適用されることはもちろんである。
【００１４】以下、図２に示したフローチャートを参照
して、本実施例に係る試験方法を説明する。図２では、
代表的な測定工程ｉにおける測定処理と、その前後の測
定工程ｉ−１，ｉ＋１の測定処理の一部を示している。
測定工程ｉに対して、本発明にいう前測定工程に相当す
る測定工程ｉ−１は、その測定工程固有の特性試験を行
った後、試験対象となったＥＥＰＲＯＭ１０のメモリセ
ル１１内の所定のアドレス（図１の例ではアドレス
ＡN ）に次測定工程ｉへの受渡しデータＤＴを書き込
む。具体的には、ＩＣテスタ２０から出力されるシリア
ルデータＤＩに、書き込みコードと、受渡しデータを書
き込むためのアドレスデータＡN と、所定の受渡しデー
タＤＴを設定することによって行われる。
して、本実施例に係る試験方法を説明する。図２では、
代表的な測定工程ｉにおける測定処理と、その前後の測
定工程ｉ−１，ｉ＋１の測定処理の一部を示している。
測定工程ｉに対して、本発明にいう前測定工程に相当す
る測定工程ｉ−１は、その測定工程固有の特性試験を行
った後、試験対象となったＥＥＰＲＯＭ１０のメモリセ
ル１１内の所定のアドレス（図１の例ではアドレス
ＡN ）に次測定工程ｉへの受渡しデータＤＴを書き込
む。具体的には、ＩＣテスタ２０から出力されるシリア
ルデータＤＩに、書き込みコードと、受渡しデータを書
き込むためのアドレスデータＡN と、所定の受渡しデー
タＤＴを設定することによって行われる。
【００１５】受渡しデータＤＴの態様は特に限定しない
が、簡単に例示すれば次のようなデータが設定される。
測定工程ｉでの特定試験を完了したことだけを示すので
あれば、例えば受渡しデータとして『１』を設定すれば
よい（ただし、初期状態のメモリセル１１の各内容が
『０』とする）。一方、上述したように特性評価の優劣
に応じて、ランクＡ，Ｂ，Ｃに分類するのであれば、ラ
ンクＡは『１』、ランクＢは『２』、ランクＣは『３』
というように受渡しデータを設定する。
が、簡単に例示すれば次のようなデータが設定される。
測定工程ｉでの特定試験を完了したことだけを示すので
あれば、例えば受渡しデータとして『１』を設定すれば
よい（ただし、初期状態のメモリセル１１の各内容が
『０』とする）。一方、上述したように特性評価の優劣
に応じて、ランクＡ，Ｂ，Ｃに分類するのであれば、ラ
ンクＡは『１』、ランクＢは『２』、ランクＣは『３』
というように受渡しデータを設定する。
【００１６】測定工程ｉ−１における特性試験が完了す
ると、一群のＥＥＰＲＯＭ１０は、測定工程ｉ−１に対
して、本発明にいう後工程に相当する測定工程ｉに送ら
れる。測定工程ｉでは、次のような処理が行われる。
ると、一群のＥＥＰＲＯＭ１０は、測定工程ｉ−１に対
して、本発明にいう後工程に相当する測定工程ｉに送ら
れる。測定工程ｉでは、次のような処理が行われる。
【００１７】ステップＳ１：まず、測定ハンドラーの測
定端子が、測定対象であるＥＥＰＲＯＭ１０の各端子に
正しく電気的に接続しているかどうかを確認するための
コンタクトチェックが行われる。このようなコンタクト
チェックは各測定工程において実施される。
定端子が、測定対象であるＥＥＰＲＯＭ１０の各端子に
正しく電気的に接続しているかどうかを確認するための
コンタクトチェックが行われる。このようなコンタクト
チェックは各測定工程において実施される。
【００１８】ステップＳ２：次に、ＥＥＰＲＯＭ１０内
の受渡しデータＤＴを読み取る。具体的には、測定工程
ｉのＩＣテスタ２０から出力されるシリアルデータＤＩ
に、読み取りコードと、受渡しデータＤＴが書き込まれ
ているアドレスデータＡN を設定することによって行わ
れる。メモリセル１１から読み取られた受渡しデータＤ
Ｔは、センスアンプ１３およびゲート１４を介してＩＣ
テスタ２０に取り込まれる。
の受渡しデータＤＴを読み取る。具体的には、測定工程
ｉのＩＣテスタ２０から出力されるシリアルデータＤＩ
に、読み取りコードと、受渡しデータＤＴが書き込まれ
ているアドレスデータＡN を設定することによって行わ
れる。メモリセル１１から読み取られた受渡しデータＤ
Ｔは、センスアンプ１３およびゲート１４を介してＩＣ
テスタ２０に取り込まれる。
【００１９】ステップＳ３：ＩＣテスタ２０に取り込ん
だ受渡しデータＤＴに基づき、前測定工程で特性試験が
行われたかどうかを判断する。すなわち、受渡しデータ
ＤＴが、予め定められたデータに該当しない場合は、前
測定工程ｉ−１が抜けているとして、その旨を表示器に
表示すること等によって作業者に知らせる。
だ受渡しデータＤＴに基づき、前測定工程で特性試験が
行われたかどうかを判断する。すなわち、受渡しデータ
ＤＴが、予め定められたデータに該当しない場合は、前
測定工程ｉ−１が抜けているとして、その旨を表示器に
表示すること等によって作業者に知らせる。
【００２０】ステップＳ４：前測定工程ｉ−１からの受
渡しデータＤＴが確認されると、測定工程ｉの固有の特
性試験を行う。
渡しデータＤＴが確認されると、測定工程ｉの固有の特
性試験を行う。
【００２１】ステップＳ５：前記特性試験の結果に応じ
た受渡しデータＤＴを設定して、上述と同様にメモリセ
ル１１のアドレスＡN に上書きする。この測定工程ｉで
書き込まれる受渡しデータＤＴとしては、例えば、測定
工程ｉ−１と測定工程ｉの各特性試験の結果を反映させ
たようなデータを設定することが考えられる。
た受渡しデータＤＴを設定して、上述と同様にメモリセ
ル１１のアドレスＡN に上書きする。この測定工程ｉで
書き込まれる受渡しデータＤＴとしては、例えば、測定
工程ｉ−１と測定工程ｉの各特性試験の結果を反映させ
たようなデータを設定することが考えられる。
【００２２】以上で、測定工程ｉでの処理が完了し、一
群のＥＥＰＲＯＭ１０は、次測定工程ｉ＋１に送られ、
同様の処理が実施される。なお、測定工程ｉ＋１が最終
の測定工程であれば、受渡しデータＤＴの書き込みを行
わず、メモリセル１１内の受渡しデータを消去する。
群のＥＥＰＲＯＭ１０は、次測定工程ｉ＋１に送られ、
同様の処理が実施される。なお、測定工程ｉ＋１が最終
の測定工程であれば、受渡しデータＤＴの書き込みを行
わず、メモリセル１１内の受渡しデータを消去する。
【００２３】図３は、図４に示した従来の測定工程に本
発明方法を適用した場合の半導体記憶装置の工程内の流
れを示した図である。上述したように、測定工程１で
は、半導体記憶装置（上述の例ではＥＥＰＲＯＭ）内
に、測定工程２への受渡しデータとして、ランク分類デ
ータを書き込むことができるので、一群の半導体記憶装
置は細分化されることなく測定工程１から測定工程２へ
流される。また、最終の測定工程２では、半導体記憶装
置内の受渡しデータ（ランク分類データ）と、測定工程
２で得られた特性試験結果（ランク分類データ）とに基
づいて、一群の半導体記憶装置をランクＡ，Ｂ，Ｃに分
類している。図３と図４を比較して明らかなように、本
実施例によれば、一連の測定工程中で、半導体記憶装置
の測定ロットが分割されることが少なくなるので、工程
の管理が容易になることが理解できる。
発明方法を適用した場合の半導体記憶装置の工程内の流
れを示した図である。上述したように、測定工程１で
は、半導体記憶装置（上述の例ではＥＥＰＲＯＭ）内
に、測定工程２への受渡しデータとして、ランク分類デ
ータを書き込むことができるので、一群の半導体記憶装
置は細分化されることなく測定工程１から測定工程２へ
流される。また、最終の測定工程２では、半導体記憶装
置内の受渡しデータ（ランク分類データ）と、測定工程
２で得られた特性試験結果（ランク分類データ）とに基
づいて、一群の半導体記憶装置をランクＡ，Ｂ，Ｃに分
類している。図３と図４を比較して明らかなように、本
実施例によれば、一連の測定工程中で、半導体記憶装置
の測定ロットが分割されることが少なくなるので、工程
の管理が容易になることが理解できる。
【００２４】また、測定工程１では、ランクＡ，Ｂ，Ｃ
を含む良品と、それ以外の不良品とを選別できる２種類
の分類機能をもった測定ハンドラーを使用することがで
きるので、それだけ測定工程１における測定ハンドラー
の構造を簡素化することが可能である。
を含む良品と、それ以外の不良品とを選別できる２種類
の分類機能をもった測定ハンドラーを使用することがで
きるので、それだけ測定工程１における測定ハンドラー
の構造を簡素化することが可能である。
【００２５】なお、上述の実施例では、測定対象となる
半導体記憶装置として、ＥＥＰＲＯＭを例に採ったが、
本発明は、ＥＰＲＯＭや、ＩＣカード等の半導体記憶装
置にも適用することが可能てある。
半導体記憶装置として、ＥＥＰＲＯＭを例に採ったが、
本発明は、ＥＰＲＯＭや、ＩＣカード等の半導体記憶装
置にも適用することが可能てある。
【００２６】後測定工程への受渡しデータとしては、上
述の実施例のような測定完了を示すデータや、ランク分
類データに限らず、例えば、測定日時やロット番号等を
含めるようにしてもよい。
述の実施例のような測定完了を示すデータや、ランク分
類データに限らず、例えば、測定日時やロット番号等を
含めるようにしてもよい。
【００２７】
【発明の効果】以上の説明から明らかなように、請求項
１に記載の発明によれば、前測定工程では、特性試験を
完了した後に、試験対象となった半導体記憶装置内に後
測定工程への受渡しデータを書き込み、後測定工程て
は、特性試験を実施する前に、半導体記憶装置内の受渡
しデータを読み取って、前測定工程での測定状況を判断
しているので、仮に前測定工程が抜けた場合でも、自動
的にこれを検出することができる。したがって、作業者
が伝票を確認していた従来手法に比較して、測定抜けを
容易かつ確実にチェックすることができる。
１に記載の発明によれば、前測定工程では、特性試験を
完了した後に、試験対象となった半導体記憶装置内に後
測定工程への受渡しデータを書き込み、後測定工程て
は、特性試験を実施する前に、半導体記憶装置内の受渡
しデータを読み取って、前測定工程での測定状況を判断
しているので、仮に前測定工程が抜けた場合でも、自動
的にこれを検出することができる。したがって、作業者
が伝票を確認していた従来手法に比較して、測定抜けを
容易かつ確実にチェックすることができる。
【００２８】また、請求項２に記載の発明によれば、受
渡しデータとして、試験対象となった半導体記憶装置の
特性評価を示すランク分類データを用いているので、一
連の測定工程中で測定ロットが細分化されることが少な
くなり、工程の管理が容易になる。さらに、測定ロット
の分割を最小限に抑えられるので、測定ハンドラーの構
成も簡素化することができる。
渡しデータとして、試験対象となった半導体記憶装置の
特性評価を示すランク分類データを用いているので、一
連の測定工程中で測定ロットが細分化されることが少な
くなり、工程の管理が容易になる。さらに、測定ロット
の分割を最小限に抑えられるので、測定ハンドラーの構
成も簡素化することができる。
【図１】本発明に係る半導体記憶装置の試験方法の一実
施例を説明するためのブロック図である。
施例を説明するためのブロック図である。
【図２】実施例に係る測定工程の処理手順を示したフロ
ーチャートである。
ーチャートである。
【図３】実施例に係る方法を適用した一連の測定工程中
のロットの流れを示した図である。
のロットの流れを示した図である。
【図４】従来方法の説明図である。
１０…ＥＥＰＲＯＭ １１…メモリセル １２…デコーダ １３…センスアンプ １４…ゲート ２０…ＩＣテスタ ＤＴ…受渡しデータ
Claims (2)
- 【請求項１】 半導体記憶装置の特性試験を一連の測定
工程で順に実施する半導体記憶装置の試験方法におい
て、 前測定工程では、当該測定工程の特性試験が完了した後
に、試験対象となった半導体記憶装置内に後測定工程へ
の受渡しデータを書き込み、 後測定工程では、当該測定工程の特性試験を実施する前
に、試験対象となる半導体記憶装置内に前測定工程で書
き込まれた受渡しデータを読み取って、前測定工程で特
性試験が行われたかどうかを判定し、特性試験が行われ
ていない場合にはそのことを報知し、前測定工程で特性
試験が行われている場合に当該後測定工程の特性試験を
実施すること、 を特徴とする半導体記憶装置の試験方法。 - 【請求項２】 請求項１に記載された半導体記憶装置の
試験方法において、 前測定工程で書き込まれる次測定工程への受渡しデータ
は、試験対象となった半導体記憶装置の特性評価を示す
ランク分類データを含み、かつ当該前測定工程で特性試
験された一群の半導体記憶装置を細分化することなく後
測定工程へ送り、最終の後測定工程では、前測定工程か
ら受け渡されたランク分類データを一群の半導体記憶装
置から読み取り、これらのランク分類データと当該後測
定工程の特性試験で得られたランク分類データとに基づ
いて、一群の半導体記憶装置をランクごとに分類して細
分化する半導体記憶装置の試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223422A JP2765771B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
| US08/156,392 US5550838A (en) | 1991-08-07 | 1993-11-22 | Method for testing characteristics of a semiconductor memory device in a series of steps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223422A JP2765771B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0540147A JPH0540147A (ja) | 1993-02-19 |
| JP2765771B2 true JP2765771B2 (ja) | 1998-06-18 |
Family
ID=16797897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223422A Expired - Fee Related JP2765771B2 (ja) | 1991-08-07 | 1991-08-07 | 半導体記憶装置の試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5550838A (ja) |
| JP (1) | JP2765771B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867505A (en) * | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
| IT1290156B1 (it) * | 1996-12-18 | 1998-10-19 | Texas Instruments Italia Spa | Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del |
| US6100486A (en) | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5927512A (en) | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5844803A (en) | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
| US5915231A (en) * | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
| US5856923A (en) * | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
| US7120513B1 (en) | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
| DE19951048C2 (de) * | 1999-10-22 | 2002-11-21 | Infineon Technologies Ag | Verfahren zur Identifizierung einer integrierten Schaltung |
| WO2003040739A1 (en) * | 2001-11-09 | 2003-05-15 | Advantest Corporation | Semiconductor device tester |
| US6639418B2 (en) | 2001-11-21 | 2003-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency |
| JP2004047620A (ja) | 2002-07-10 | 2004-02-12 | Toyoda Gosei Co Ltd | 発光ダイオード及び発光素子の配列方法及び配列装置 |
| US7493534B2 (en) * | 2003-08-29 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Memory error ranking |
| US7484065B2 (en) | 2004-04-20 | 2009-01-27 | Hewlett-Packard Development Company, L.P. | Selective memory allocation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363407A (en) * | 1981-01-22 | 1982-12-14 | Polaroid Corporation | Method and system for testing and sorting batteries |
| JPH0743413B2 (ja) * | 1984-05-09 | 1995-05-15 | 三菱電機株式会社 | 半導体試験装置 |
| US4727318A (en) * | 1984-10-04 | 1988-02-23 | Sony/Tektronix Corporation | Apparatus for measuring characteristics of electronic devices |
| JPH01169938A (ja) * | 1987-12-24 | 1989-07-05 | Sharp Corp | 半導体集積回路の試験方法 |
| US5062109A (en) * | 1988-09-02 | 1991-10-29 | Advantest Corporation | Memory tester |
| JPH02118474A (ja) * | 1988-10-28 | 1990-05-02 | Fujitsu Ltd | 伝播遅延時間の試験装置 |
| JPH02235374A (ja) * | 1989-03-08 | 1990-09-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリのテスト方法 |
-
1991
- 1991-08-07 JP JP3223422A patent/JP2765771B2/ja not_active Expired - Fee Related
-
1993
- 1993-11-22 US US08/156,392 patent/US5550838A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5550838A (en) | 1996-08-27 |
| JPH0540147A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0578410B1 (en) | Programmable die identification circuits | |
| JP2765771B2 (ja) | 半導体記憶装置の試験方法 | |
| US5818250A (en) | Apparatus and method for determining the speed of a semiconductor chip | |
| US7038481B2 (en) | Method and apparatus for determining burn-in reliability from wafer level burn-in | |
| US7447955B2 (en) | Test apparatus and test method | |
| EP0485480A1 (en) | Method and package for integrated circuit identification and testing | |
| JPS61278992A (ja) | 故障検査機能を備えたｉｃカ−ド | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US20070176621A1 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| US7768279B2 (en) | Control method and control program for prober | |
| US6281694B1 (en) | Monitor method for testing probe pins | |
| EP1113280A2 (en) | Semiconductor integrated circuit having self-diagnosis test function and test method thereof | |
| US6209110B1 (en) | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested | |
| CN115542113A (zh) | 晶圆测试方法、装置、设备及存储介质 | |
| US6181615B1 (en) | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| TWI811932B (zh) | 感測晶片校正裝置及感測晶片校正方法 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| US7071676B2 (en) | Circuit configuration and method for measuring at least one operating parameter for an integrated circuit | |
| CN116110480A (zh) | 一种有效分辨闪存真假数据保留性失效的测试方法 | |
| TW200409259A (en) | System and method for merging wafer test results | |
| JP2984155B2 (ja) | ウエハのｉｃチップ検査方法 | |
| JPH08306748A (ja) | 半導体素子の検査方法およびそれを用いた半導体製造装置 | |
| JP2919140B2 (ja) | 半導体試験方法 | |
| JPS5853093A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |