JP3589168B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3589168B2
JP3589168B2 JP2000266794A JP2000266794A JP3589168B2 JP 3589168 B2 JP3589168 B2 JP 3589168B2 JP 2000266794 A JP2000266794 A JP 2000266794A JP 2000266794 A JP2000266794 A JP 2000266794A JP 3589168 B2 JP3589168 B2 JP 3589168B2
Authority
JP
Japan
Prior art keywords
well
drain
layer
memory cell
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000266794A
Other languages
English (en)
Other versions
JP2002076144A (ja
Inventor
敬 熊谷
正浩 竹内
覚 小平
貴史 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000266794A priority Critical patent/JP3589168B2/ja
Priority to US09/945,164 priority patent/US6657243B2/en
Publication of JP2002076144A publication Critical patent/JP2002076144A/ja
Application granted granted Critical
Publication of JP3589168B2 publication Critical patent/JP3589168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903FET configuration adapted for use as static memory cell
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903FET configuration adapted for use as static memory cell
    • Y10S257/904FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、SRAM(static random access memory)のような半導体記憶装置を含む半導体装置に関する。
【0002】
【背景技術および発明が解決しようとする課題】
半導体記憶装置の一種であるSRAMは、リフレッシュ動作が不要なのでシステムを簡単にできることや低消費電力であるという特徴を有する。このため、SRAMは、例えば、携帯電話のような携帯機器のメモリに好適に使用される。
【0003】
携帯機器には、小型化の要請があり、このためには、SRAMのメモリセルアレイが形成されるSRAM部を小型化しなければならない。
【0004】
本発明の目的は、小型化が可能な半導体装置を提供することである。
【0005】
(1)本発明は、
複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタおよび第2転送トランジスタを有し、
前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
前記半導体回路部は、第1導電型第4ウェルを有し、
前記第4ウェルは、前記第3ウェルと接続され、
前記メモリセルは、前記第1ウェルのウェルコンタクト領域を有さないことを特徴とする。
【0006】
負荷トランジスタが配置される第1ウェルに電位を供給する配線を、半導体基板上に形成した場合、この配線が第1ウェルと接続するウェルコンタクト領域を半導体基板上に設けなければならない。これは、SRAM部の小型化の妨げとなる。本発明によれば、第3ウェルが第1ウェルと接続する配線となる。このため、SRAM部を小型化することができる。
【0007】
また、SRAM部のメモリセル領域全面に、第3ウェルを配置することができるので、第1ウェルのウェル抵抗を低減できる。よって、本発明によれば、ウェル抵抗の上昇が原因となるラッチアップの発生を防ぐことができる。
【0008】
さらに、本発明によれば、第2導電型の第2ウェルの下に、第1導電型の第3ウェルが埋め込みの形で配置することが可能である。この第2ウェルと第3ウェルは、逆バイアスされたpn接合となる。また、第2ウェルと第2ウェル上のドレイン(ドレインとは、例えば、駆動トランジスタのドレイン拡散領域)も逆バイアスのpn接合である。この状態で、第2ウェル上のドレインにα線が入射し、ドレイン部のpn接合空乏層が、ファネリングによりゆがめられた場合、第3ウェルがガードバンドの役割を果たす。すなわち、第2ウェルのドレインへのファネリング電荷の注入を、第2ウェルの深さの分だけにすることができる。従って、本発明では、α線によるソフトエラーを防ぐことができる。
そのうえ、本発明によれば、第4ウェルから第3ウェルを介して、第1ウェルに電位が与えられる。加えて、本発明によれば、前記メモリセルが前記第1ウェルのウェルコンタクト領域を有さないことにより、SRAM部をより小型化することができる。
【0009】
(2)本発明において、
複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタおよび第2転送トランジスタを有し、
前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
前記半導体回路部は、第1導電型第4ウェルを有し、
前記第4ウェルは、前記第3ウェルと接続され、
前記第3ウェルと前記第4ウェルとの境界部に、前記第3ウェルのウェルコンタクト領域を有することを特徴とする。
【0010】
本発明によれば、第4ウェルから第3ウェルを介して、第1ウェルに電位が与えられる。また、本発明によれば、第1ウェルのウェル抵抗を低減できる。特に、第4ウェルと第3ウェルとの境界部に、前記第3ウェルのウェルコンタクト領域を配置することで、第4ウェルで発生した基板電流がメモリセル領域に流れ込むのを防ぐことができる。よって、ラッチアップ耐量をさらに向上できる。
【0011】
(3)本発明において、
複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタ、第2転送トランジスタおよびセル用電源線を有し、
前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
前記半導体回路部は、第1導電型第4ウェルを有し、
前記第4ウェルは、前記第3ウェルと接続され、
前記SRAM部は、正規メモリセル群および冗長メモリセル群からなるメモリセル群を含み、
前記正規メモリセル群は、前記冗長メモリセル群に置換可能であり、
前記セル用電源線は、前記メモリセルにおける前記第1負荷トランジスタおよび前記第2負荷トランジスタに電位を供給し、
前記セル用電源線は、前記第3ウェルと電気的に分離されており、
前記メモリセル群は、それぞれ、メモリセル群用電源線を備え、
前記メモリセル群用電源線は、前記メモリセル群の前記セル用電源線に電位を供給し、
前記メモリセル群用電源線は、電源切り離し回路を含み、
前記電源切り離し回路により、前記セル用電源線は電源から切り離し可能であることを特徴とする。
【0012】
本発明によれば、SRAM部を小型化することができる。
【0016】
本発明によれば、SRAM部の歩留まりを向上させることができる。
【0018】
また、本発明によれば、メモリセル群用電源線に電源切り離し回路が設けられている。このため、流れてはならない電流が、メモリセル群用電源線およびセル用電源線を介して、あるメモリセルに流れる場合、以下の救済ができる。その不良メモリセルを含むメモリセル群を、冗長メモリセル群と置換する。そして、電源切り離し回路により、不良メモリセルを含む正規メモリセル群のセル用電源線を電源から切り離す。これにより、電流がメモリセル群用電源線およびセル用電源線を介して、不良メモリセルに流れるのを防ぐことができる。よって、メモリセル内の電流を伴う不良を救済でき、歩留まりが向上する。
【0019】
また、本発明によれば、セル用電源線の電源からの切り離しは、メモリセル群を単位としてなされる。このため、セル用電源線を単位とする場合に比べて、SRAM部の面積を小さくすることが可能となる。
【0020】
また、本発明によれば、第3ウェルがセル用電源線と分離されているので、第3ウェルを介して、不良メモリセルに電流が流れるのを防ぐことが可能となる。よって、セル用電源線を切断するだけで、電流不良を救済できる。
【0021】
)本発明において、
前記メモリセル群用電源線は、前記メモリセル群における前記メモリセルのビット線プリチャージ回路に電位を供給し、
前記電源切り離し回路により、前記ビット線プリチャージ回路は電源から切り離し可能である、ことを特徴とする。
【0022】
本発明によれば、ビット線プリチャージ回路がメモリセル群用電源線と接続されている。このため、流れてはならない電流が、ビット線プリチャージ回路を介して、あるメモリセルに流れる場合、以下の救済が可能である。その不良メモリセルを含むメモリセル群を、冗長メモリセル群と置換する。そして、ビット線プリチャージ回路を電源から切り離す。これにより、電流がビット線プリチャージ回路を介して、不良メモリセルに流れるのを防ぐことができる。よって、ビット線を介する電流不良を救済でき、歩留まりが向上する。
【0024】
)本発明において、
前記メモリセルは、第1および第2ゲート−ゲート電極層、第1および第2ドレイン−ドレイン接続層、第1および第2ドレイン−ゲート接続層を備え、
前記第1ゲート−ゲート電極層は、前記第1負荷トランジスタおよび前記第1駆動トランジスタのゲート電極を含み、
前記第2ゲート−ゲート電極層は、前記第2負荷トランジスタおよび前記第2駆動トランジスタのゲート電極を含み、
前記第1ドレイン−ドレイン接続層は、前記第1負荷トランジスタのドレインと前記第1駆動トランジスタのドレインとを接続し、
前記第2ドレイン−ドレイン接続層は、前記第2負荷トランジスタのドレインと前記第2駆動トランジスタのドレインとを接続し、
前記第1ドレイン−ドレイン接続層と前記第2ドレイン−ドレイン接続層との間に、前記第1ゲート−ゲート電極層および前記第2ゲート−ゲート電極層が位置し、
前記第1ドレイン−ゲート接続層は、前記第1ドレイン−ドレイン接続層と前記第2ゲート−ゲート電極層とを接続し、
前記第2ドレイン−ゲート接続層は、前記第2ドレイン−ドレイン接続層と前記第1ゲート−ゲート電極層とを接続し、
前記ドレイン−ゲート接続層、前記ドレイン−ドレイン接続層、および前記ゲート−ゲート電極層は、それぞれ、異なる層にある、ことを特徴とする。
【0025】
本発明によれば、三層(ゲート−ゲート電極層、ドレイン−ドレイン接続層、ドレイン−ゲート接続層)を用いて、フリップフロップが形成される。このため、二層を用いてフリップフロップを形成する場合に比べて、各層のパターンを単純化(例えば、直線状のパターン)することができる。このように、本発明によれば、各層のパターンを単純化できるので、例えば、メモリセルサイズが、4.5μm以下の微細な半導体装置にすることができる。
【0026】
)本発明において、
前記第1導電型は、n型であり、
前記第2導電型は、p型であり、
前記第1ウェルおよび前記第3ウェルには、VDD電源が接続され、
前記第2ウェルには、VSS電源が接続されている、ことを特徴とする。
【0027】
)本発明において、
前記第2ウェルは、2メモリセル毎に一つ、前記第2ウェルのウェルコンタクト領域が設けられている、ことを特徴とする。
【0028】
本発明によれば、ラッチアップを防ぐことができる。すなわち、ウェルコンタクト領域から離れたメモリセルでは、基板抵抗が上昇する。基板抵抗の上昇は、ラッチアップの原因となる。本発明によれば、第2ウェルのウェルコンタクト領域が、2メモリセル毎に一つ設けられている。このため、第2ウェルについては、ウェルコンタクト領域に近い位置にあるので、その分だけ、基板抵抗を下げることができる。よって、本発明によれば、ラッチアップを防ぐことができる。
【0029】
【発明の実施の形態】
本発明にかかる半導体装置の一実施形態について説明する。図18は、本実施形態の半導体装置1の平面図である。本実施形態の半導体装置1は、SRAM部3と、ロジック回路部5と、を同一の半導体基板に形成している。ここで、ロジック回路部5とは、デコーダ、センスアンプ、制御回路などのSRAM周辺回路であってもよいし、メモリ混載チップにおける、メモリ以外のロジック回路であってもよい。以下、半導体装置1について、SRAM部3の概略、SRAM部3の詳細、ロジック回路部5、半導体装置1のウェル、SRAM部3の冗長回路、の順で説明する。
【0030】
[SRAM部3の概略]
本実施形態のSRAM部3は、6個のMOS電界効果トランジスタにより、一つのメモリセルが構成されるタイプである。SRAM部3の概略を、メモリセルのフリップフロップを構成する部分の構造と、メモリセルの構造と、SRAM部3の主な効果と、に分けて説明する。
【0031】
{メモリセルのフリップフロップを構成する部分の構造}
図1は、本実施形態のSRAM部3のメモリセルアレイの一部における第1層導電層、第2層導電層および第3層導電層を示す平面図である。図1の理解を容易にするため、まず、第1層導電層、第2層導電層、第3層導電層について個別に説明する。
【0032】
第1層導電層は、図3に示すように、ゲート−ゲート電極層21a、21bおよび副ワード線23が配置されている。第2層導電層は、図5に示すように、ドレイン−ドレイン接続層31a、31b等が配置されている。第3層導電層は、図8に示すように、ドレイン−ゲート接続層41a、41b等が配置されている。図3に示す構造上に、図5に示す構造が位置し、図5に示す構造上に、図8に示す構造が位置している。これを一つの図で表したのが図1である。
【0033】
図1には、フリップフロップを構成する部分が表れている。これを、領域Aに着目して説明する。領域Aは、一つのメモリセルが形成される領域である。他の図面の領域Aもこの意味である。
【0034】
領域Aには、6個のMOS電界効果トランジスタ、つまり、nチャネル型の転送トランジスタQ、Q、nチャネル型の駆動トランジスタQ、Qおよびpチャネル型の負荷トランジスタQ、Qが形成されている。駆動トランジスタQと負荷トランジスタQとで、一つのCMOSインバータが構成されている。また、駆動トランジスタQと負荷トランジスタQとで、一つのCMOSインバータが構成されている。この二つのCMOSインバータをクロスカップルすることにより、フリップフロップが構成される。領域Aにある6個のMOS電界効果トランジスタで構成される回路を、等価回路で示すと図17のようになる。
【0035】
再び図1を参照して、ゲート−ゲート電極層21a、21bは、それぞれ、直線状のパターンをしている。ゲート−ゲート電極層21aは、駆動トランジスタQおよび負荷トランジスタQのゲート電極を構成し、さらに、これらのゲート電極同士を接続している。また、ゲート−ゲート電極層21bは、駆動トランジスタQおよび負荷トランジスタQのゲート電極を構成し、さらに、これらのゲート電極同士を接続している。
【0036】
駆動トランジスタQのドレイン領域と負荷トランジスタQのドレイン領域とは、ドレイン−ドレイン接続層31aにより接続される。また、駆動トランジスタQのドレイン領域と負荷トランジスタQのドレイン領域とは、ドレイン−ドレイン接続層31bにより接続される。ドレイン−ドレイン接続層31aおよびドレイン−ドレイン接続層31bは、それぞれ、直線状のパターンを有する。
【0037】
駆動トランジスタQおよび負荷トランジスタQのゲート電極(ゲート−ゲート電極層21a)とドレイン−ドレイン接続層31bとは、ドレイン−ゲート接続層41bにより接続されている。また、駆動トランジスタQおよび負荷トランジスタQのゲート電極(ゲート−ゲート電極層21b)とドレイン−ドレイン接続層31aとは、ドレイン−ゲート接続層41aにより接続されている。ドレイン−ゲート接続層41aおよびドレイン−ゲート接続層41bは、それぞれ、L字状のパターンをしている。L字状のパターンの第1の辺と第2の辺とで形成される角度は、ほぼ90度である。ドレイン−ゲート接続層41aの第1の辺は、ドレイン−ゲート接続層41bの第1の辺と対向している。ドレイン−ゲート接続層41aの第2の辺は、ドレイン−ゲート接続層41bの第2の辺と対向している。ドレイン−ゲート接続層41aとドレイン−ゲート接続層41bとは、ほぼ点対称である。
【0038】
ゲート−ゲート電極層21a、ゲート−ゲート電極層21b、ドレイン−ドレイン接続層31aおよびドレイン−ドレイン接続層31bは、互いに平行に配置されている。そして、平面的に見ると、ドレイン−ドレイン接続層31aとドレイン−ドレイン接続層31bとの間に、ゲート−ゲート電極層21a、21bが位置している。
【0039】
{メモリセルの構造}
次に、本実施形態のSRAM部3のメモリセルの構造を説明する。SRAM部3のメモリセルは、フィールド上に、第1層導電層、第2層導電層、第3層導電層、第4層導電層を、層間絶縁層を介して、順に重ねた構造をしている。フィールドは、図2に示すように、活性領域11、13、17と素子分離領域19とが位置する領域である。第4層導電層は、図10に示すように、ビット線51等が位置する層である。SRAM部3のメモリセルは、図2に示すフィールド上に、前述した図1に示す第1層導電層、第2層導電層、第3層導電層が位置し、そして、この上に、図10に示す第4層導電層が位置する構造をしている。
【0040】
{SRAM部3の主な効果}
本実施形態によれば、SRAM部のメモリセルの小型化を図ることができる。本実施形態では、メモリセルのフリップフロップで情報の記憶を行う。フリップフロップは、一方のインバータの入力端子(ゲート電極)を他方のインバータの出力端子(ドレイン)に接続し、かつ他方のインバータの入力端子(ゲート電極)を一方のインバータの出力端子(ドレイン)に接続することにより、構成される。つまり、フリップフロップは、第1のインバータと第2のインバータをクロスカップル接続したものである。フリップフロップを二層で作製する場合、例えば、インバータのドレイン同士を接続するドレイン−ドレイン接続層と、インバータのゲートとインバータのドレインを接続するドレイン−ゲート接続層と、を一つの導電層にすることにより、クロスカップル接続ができる。
【0041】
しかし、この構造によれば、この導電層は、一方のインバータのドレインが位置する領域と、他方のインバータのゲートが位置する領域と、これらを連結する領域と、にわたって形成される。よって、この導電層は、三つ端部を有するパターン(例えば、T字状やh字状のような分岐部を有するパターン)や、互いに腕部分が入り込み合った渦巻き状のパターンとなる。なお、T字状のパターンとしては、例えば、特開平10−41409号公報の図1に開示されている。h字状のパターンとしては、例えば、M.Ishida,et.al.,IEDM Tech.Digest(1998)、第201頁の図4(b)に開示されている。渦巻き状のパターンとしては、例えば、M.Ishida,et.al.,IEDM Tech.Digest(1998)、第201頁の図3(b)に開示されている。このような複雑なパターンは、パターンが微細化すると、フォトエッチング工程での正確な形状再現が困難となるので、所望のパターンが得られず、メモリセルサイズの小型化の妨げとなる。
【0042】
本実施形態によれば、図1に示すように、CMOSインバータのゲートとなるゲート−ゲート電極層(21a、21b)、CMOSインバータのドレイン同士を接続するドレイン−ドレイン接続層(31a、31b)、一方のCMOSインバータのゲートと他方のCMOSインバータのドレインとを接続するドレイン−ゲート接続層(41a、41b)を、それぞれ、異なる層に形成している。したがって、フリップフロップを形成するのに、三層が用いられることになる。よって、二層を用いてフリップフロップを形成する場合に比べて、各層のパターンを単純化(例えば、直線状に)することができる。このように、本実施形態によれば、各層のパターンを単純化できるので、例えば、0.18μm世代において、メモリセルサイズが、4.5μm以下の微細なSRAMにすることができる。
【0043】
[SRAM部3の詳細]
本実施形態のSRAM部3の詳細を、下層から順に、図2〜図15を用いて説明する。なお、図2〜図13には、B1−B2線、C1−C2線が記載されている。B1−B2線に沿った断面を示すのが図14であり、C1−C2線に沿った断面を示すのが図15である。
【0044】
{フィールド、第1層導電層}
図11は、フィールドおよび第1層導電層を示す平面図である。まず、フィールドについて、図2、図14および図15を用いて説明する。図2は、フィールドを示す平面図である。フィールドは、活性領域11、13、17および素子分離領域19を有する。活性領域11、13、17は、シリコン基板の表面に形成されている。
【0045】
活性領域11は、ほぼ口の字型をしている。複数の活性領域11が、図2中、x軸方向に並んでいる。活性領域11には、図1に示す転送トランジスタQ、Q、駆動トランジスタQ、Qが形成される。
【0046】
活性領域13は、ほぼエの字型をしている。複数の活性領域13が、図2中、x軸方向に並んでいる。活性領域13には、図1に示す負荷トランジスタQ、Qが形成される。
【0047】
活性領域17は、y方向に並ぶ2メモリセル毎に一つが形成される。活性領域17には、pウェルのウェルコンタクト領域が形成される。よって、2メモリセル分に対応するpウェルが、このウェルコンタクト領域を介して、VSS配線(接地線)と接続される。
【0048】
活性領域11、13、17は、それぞれ、素子分離領域19(深さ、例えば、400nm)により、他の活性領域から分離されている。素子分離領域19としては、例えば、STI(shallow trench isolation)がある。
【0049】
図2に示すフィールドのB1−B2断面、C1−C2断面は、それぞれ、図14、図15に示すとおりである。これらの断面には、シリコン基板中に形成されたpウェル12、nウェル14、nウェル16等が表れている。これらのウェルについては、[半導体装置1のウェル]の欄で説明する。
【0050】
次に、フィールド上に位置する第1層導電層について、図3、図11、図14および図15を用いて説明する。図3は、第1層導電層を示す平面図であり、第1層導電層には、複数のゲート−ゲート電極層21a、21bおよび複数の副ワード線23が配置されている。ゲート−ゲート電極層21a、21bおよび副ワード線23は、例えば、ポリシリコン層上にシリサイド層を形成した構造を有する。
【0051】
ゲート−ゲート電極層21a、21bは、それぞれ、図3中、y軸方向に延びた直線状のパターンを有する。一組のゲート−ゲート電極層21a、21bが、互いに平行に、一つのメモリセル領域に配置される。ゲート−ゲート電極層21a、21bは、図1に示す駆動トランジスタQ、Q、負荷トランジスタQ、Qのゲート電極となる。駆動トランジスタQ、Qのゲート長は、例えば、0.18μmである。負荷トランジスタQ、Qのゲート長は、例えば、0.20μmである。
【0052】
副ワード線23は、直線状のパターンを有し、図3中、x軸方向に延びている。副ワード線23は、駆動トランジスタ側に位置している。副ワード線23は、上層に位置する主ワード線によって活性化/非活性化される。副ワード線23は、転送トランジスタのゲート電極となる。転送トランジスタのゲート長は、例えば、0.24μmである。
【0053】
図3に示す第1層導電層のB1−B2断面、C1−C2断面は、それぞれ、図14、図15に示すとおりである。これらの断面には、副ワード線23やゲート−ゲート電極層21bが表れている。
【0054】
次に、活性領域に形成されるソース/ドレイン領域等について説明する。図11に示すように、活性領域11には、n型ソース/ドレイン領域11aが形成される。ソース/ドレイン領域とは、ソースおよびドレインのうち、少なくとも一方の機能を果たす領域という意味である。活性領域17には、p型ウェルコンタクト領域17aが形成される。
【0055】
フィールドおよび第1層導電層を覆うように、例えば、シリコン酸化層のような層間絶縁層(図11中には図示せず)が形成されている。図14および図15に示すように、この層間絶縁層65は、CMPにより平坦化の処理がなされている。層間絶縁層65には、n型ソース/ドレイン領域11a等を露出する複数のコンタクトホール63が形成されている。これらのコンタクトホール63には、コンタクト導電部61が埋め込まれている。
【0056】
コンタクト導電部61は、コンタクトホール63に埋め込まれたプラグ60と、コンタクトホール63の底面上および側面上に位置する高融点金属の窒化物層62と、を含む。プラグ60の材料としては、例えば、タングステンがある。高融点金属の窒化物層62の材料としては、例えば、チタンナイトライドがある。高融点金属の窒化物層62は、主にバリア層として機能する。コンタクトホール63の上端部の径は、例えば、0.30μmであり、下端部の径は、例えば、0.24μmである。
【0057】
コンタクト導電部61の平面パターンを図で示すと、図4のとおりである。図11に示すように、コンタクト導電部61は、n型ソース/ドレイン領域11a、p型ソース/ドレイン領域13a、p型ウェルコンタクト領域17aに接続されている。
【0058】
{第2層導電層}
第2層導電層は、図11に示す構造上に位置する。第2層導電層は、図5に示すように、複数のドレイン−ドレイン接続層31a、31b、VDD配線33、複数のBL(ビット線、ビット線/)コンタクトパッド層35a、35b、複数のVSS局所配線37が配置されている。これらは、例えば、高融点金属からなる金属層(厚さ例えば、8.5nm)上に、高融点金属の窒化物層(厚さ例えば、135nm)を形成した構造を有する。高融点金属からなる金属層は、下敷きとなり、例えば、チタン層がある。高融点金属の窒化物層は、例えば、チタンナイトライド層がある。なお、第2層導電層の構成は、高融点金属の窒化物層のみでもよい。
【0059】
ドレイン−ドレイン接続層31a、31bから説明する。ドレイン−ドレイン接続層31a、31bは、それぞれ、図5中、y軸方向に延びた直線状のパターンを有する。ドレイン−ドレイン接続層31aの本体部31a3の幅は、ドレイン−ドレイン接続層31aの端部31a1、31a2の幅より小さい。同様に、ドレイン−ドレイン接続層31bの本体部31b3の幅は、ドレイン−ドレイン接続層31bの端部31b1、31b2の幅より小さい。本体部31a3、31b3の幅の値は、設計ルール上の最小値である。一組のドレイン−ドレイン接続層31a、31bが、一つのメモリセル領域に配置される。
【0060】
SS局所配線37は、端部および、図5中、y軸方向に延びた本体部を有する。VSS局所配線37の端部の幅は、VSS局所配線37の本体部の幅より大きい。VSS局所配線37は、ドレイン−ドレイン接続層31aの端部31a2とドレイン−ドレイン接続層31bの端部31b2との間に位置する。そして、この位置から、VSS局所配線37は、図5中、下に位置するメモリセルのドレイン−ドレイン接続層31aの端部31a2とドレイン−ドレイン接続層31bの端部31b2との間にまで延びている。VSS局所配線37は、二つのメモリセルにつき、一つが配置される。
【0061】
BLコンタクトパッド層35aは、ビット線とn型ソース/ドレイン領域11a(図11参照)とを接続するためのパッド層として機能する。同様に、BLコンタクトパッド層35bは、ビット線/とn型ソース/ドレイン領域11aとを接続するためのパッド層として機能する。
【0062】
BLコンタクトパッド層35aは、一メモリセルのドレイン−ドレイン接続層31aと、図5中、その下にあるメモリセルのドレイン−ドレイン接続層31aとの間に位置する。同様に、BLコンタクトパッド層35bは、一メモリセルのドレイン−ドレイン接続層31bと、図5中、その下にあるメモリセルのドレイン−ドレイン接続層31bとの間に位置する。BLコンタクトパッド層35a、35bは、二つのメモリセルにつき、それぞれ、一つが配置される。
【0063】
DD配線33は、図5中、x軸方向に延びた直線状のパターンを有する。
【0064】
図5に示す第2層導電層に位置するドレイン−ドレイン接続層31a、31b、VDD配線33、BLコンタクトパッド層35a、35b、VSS局所配線37は、図11に示すコンタクト導電部61と接続されている。この接続を、図5ではコンタクト部61mで表す。
【0065】
図5に示す第2層導電層のB1−B2断面は、図14に示すとおりである。この断面には、ドレイン−ドレイン接続層31b、BLコンタクトパッド層35bが表れている。第2層導電層は、先程説明したように、高融点金属からなる金属層30と、高融点金属からなる金属層30上に位置する高融点金属の窒化物層32と、を備える。
【0066】
第2層導電層を覆うように、例えば、シリコン酸化層のような層間絶縁層(図5中には図示せず)が形成されている。図14および図15に示すように、この層間絶縁層71は、CMPにより平坦化の処理がなされている。図14に示すように、層間絶縁層71には、ドレイン−ドレイン接続層31b等を露出する複数のスルーホール79が形成されている。スルーホール79には、コンタクト導電部75が埋め込まれている。また、図15に示すように、層間絶縁層71、65には、ゲート−ゲート電極層21bを露出するスルーホール77が形成されている。スルーホール77には、コンタクト導電部73が埋め込まれている。コンタクト導電部73、75と第2層導電層との平面的関係を図示したのが図12である。
【0067】
コンタクト導電部73について説明する。コンタクト導電部73の平面パターンは、図6に示すとおりである。コンタクト導電部73は、ゲート−ゲート電極層21a、21b(図3参照)に、接続されている。コンタクト導電部73の断面を、図15を用いて説明する。コンタクト導電部73は、二つの層間絶縁層65、71を貫通するスルーホール77に埋め込まれている。この断面において、コンタクト導電部73は、ゲート−ゲート電極層21bと接続されている。コンタクト導電部73は、スルーホール77に埋め込まれたプラグ70と、スルーホール77の底面上および側面上に位置する高融点金属の窒化物層72と、を含む。プラグ70の材料としては、例えば、タングステンがある。高融点金属の窒化物層72の材料としては、例えば、チタンナイトライドがある。高融点金属の窒化物層72は、主にバリア層として機能する。スルーホール77の上端部の径は、例えば、0.32μmであり、下端部の径は、例えば、0.24μmである。
【0068】
コンタクト導電部75について説明する。コンタクト導電部75の平面パターンは、図7に示すとおりである。コンタクト導電部75は、図12に示すように、ドレイン−ドレイン接続層31aの端部31a1、ドレイン−ドレイン接続層31bの端部31b2、BLコンタクトパッド層35a、35b、VSS局所配線37に接続されている。コンタクト導電部75の断面を、図14を用いて説明する。コンタクト導電部75は、層間絶縁層71を貫通するスルーホール79に埋め込まれている。この断面において、コンタクト導電部75は、ドレイン−ドレイン接続層31b、BLコンタクトパッド層35bと接続されている。コンタクト導電部75の構成要素は、コンタクト導電部61、73と同じである。スルーホール79の上端部の径は、例えば、0.30μmであり、下端部の径は、例えば、0.24μmである。
【0069】
{第3層導電層}
第3層導電層は、図12に示す構造上に位置する。第3層導電層は、図8に示すように、複数のドレイン−ゲート接続層41a、41b、主ワード線43、複数のBLコンタクトパッド層45a、45b、複数のVSSコンタクトパッド層47が配置されている。
【0070】
ドレイン−ゲート接続層41aは、本体部41a3と二つの端部41a1、41a2とを有する。本体部41a3は、図8中、x軸方向に延びている部分である。端部41a1は、ドレイン−ゲート接続層41b側に曲がっている部分である。同様に、ドレイン−ゲート接続層41bは、本体部41b3と二つの端部41b1、41b2とを有する。本体部41b3は、図8中、x軸方向に延びている部分である。端部41b1は、ドレイン−ゲート接続層41a側に曲がっている部分である。一組のドレイン−ゲート接続層41a、41bが、一つのメモリセル領域に配置される。
【0071】
BLコンタクトパッド層45aは、ビット線とn型ソース/ドレイン領域11aとを接続するためのパッド層として機能する。同様に、BLコンタクトパッド層45bは、ビット線/とn型ソース/ドレイン領域11aとを接続するためのパッド層として機能する。BLコンタクトパッド層45a、45bは、二つのメモリセルにつき、それぞれ、一つが配置される。
【0072】
SSコンタクトパッド層47は、図8中、y軸方向に延び、二つの端部を有する。VSSコンタクトパッド層47は、BLコンタクトパッド層45aとBLコンタクトパッド層45bとの間に位置する。VSSコンタクトパッド層47は、二つのメモリセルにつき、一つが配置される。
【0073】
主ワード線43は、図8中、x軸方向に、直線状に延びている。主ワード線43は、図5に示すVDD配線33の上方に位置する。なお、本実施形態では、ワード線を副ワード線23(図3参照)と主ワード線43(図8参照)からなる構造としているが、主ワード線を設けない構造でもよい。
【0074】
ドレイン−ゲート接続層41aの端部41a1、ドレイン−ゲート接続層41bの端部41b1は、それぞれ、図12に示すコンタクト導電部73と接続されている。この接続を、図8ではコンタクト部73mで表す。また、ドレイン−ゲート接続層41aの端部41a2、ドレイン−ゲート接続層41bの端部41b2、BLコンタクトパッド層45a、45b、VSSコンタクトパッド層47は、図12に示すコンタクト導電部75と接続されている。この接続を、図8ではコンタクト部75mで表す。
【0075】
図8に示す第3層のB1−B2断面、C1−C2断面は、それぞれ、図14、図15に示すとおりである。この断面には、ドレイン−ゲート接続層41a、41b、BLコンタクトパッド層45b、主ワード線43が表れている。これらを含む第3層導電層は、例えば、下から順に、高融点金属の窒化物層42、金属層44、高融点金属からなる金属層46、高融点金属の窒化物層48が積層された構造を有する。各層の具体例は、次のとおりである。高融点金属の窒化物層42としては、例えば、チタンナイトライド層がある。金属層44としては、例えば、アルミニウム層、銅層または、これらの合金層がある。高融点金属からなる金属層46としては、例えば、チタン層がある。高融点金属の窒化物層48としては、例えば、チタンナイトライド層がある。
【0076】
第3層導電層上には、シリコン酸化層からなるハードマスク層40が形成されている。ハードマスク層40をマスクとして、第3層の導電層のパターンニングがなされる。これは、メモリセルの小型化により、レジストのみをマスクとして、第3層導電層のパターンニングをするのが困難だからである。
【0077】
第3層導電層を覆うように、例えば、シリコン酸化層のような層間絶縁層が形成されている。図14および図15に示すように、この層間絶縁層85は、CMPにより平坦化の処理がなされている。層間絶縁層85には、BLコンタクトパッド層45a等が露出するスルーホール83が形成されている。スルーホール83には、コンタクト導電部81が埋め込まれている。これを図示した平面図が図13である。コンタクト導電部81は、図13に示すように、BLコンタクトパッド層45a、45b、VSSコンタクトパッド層47に接続されている。コンタクト導電部81の平面パターンは、図9に示すとおりである。コンタクト導電部81の構成要素は、コンタクト導電部61、73、75と同じである。スルーホール83の上端部の径は、例えば、0.36μmであり、下端部の径は、例えば、0.28μmである。
【0078】
{第4層導電層}
第4層導電層は、図13に示す構造上に位置する。第4層導電層は、図10に示すように、複数のビット線51、複数のビット線/53、複数のVSS配線55が配置されている。これらは、図10中、y軸方向に、直線状に延びている。VSS配線55は、ビット線51とビット線/53との間であって、メモリセル中央にに配置されている。これらは、それぞれ、図13に示すコンタクト導電部81と接続されている。この接続を、図10ではコンタクト部81mで表す。ビット線51等は、例えば、下から順に、チタンナイトライド層、アルミニウム−銅合金層、チタンナイトライド層が積層された構造を有する。
【0079】
図10に示す第4層のB1−B2断面は、図14に示すとおりである。この断面には、ビット線/53が表れている。ビット線/53には、ビット線51に流れる信号と相補の信号が流れる。以上が本実施形態の構造の詳細である。
【0080】
なお、図1〜図13に示されているパターンは、設計パターンである。これらのパターンは角部を有する。しかし、実際に半導体基板上に形成されるパターンは、光の近接効果により、角部を規定する線が曲線になっている。
【0081】
[ロジック回路部5]
図16は、SRAM部3の一部およびロジック回路部5の一部の断面図である。SRAM部3の一部の断面は、図14に示す断面において、B2をさらに、図2に示すy方向に延ばしたものである。但し、図16においては、詳細な構造を省略している。SRAM部3の一部の断面もあらわしたのは、ロジック回路部5の各層とSRAM部3の各層との対応関係を説明するためである。ロジック回路部5における符号が示す要素のうち、SRAM部3における符号が示す要素と同じものについては、同一符号を付している。
【0082】
ロジック回路部5とSRAM部3とは、同一のシリコン基板上に形成されている。ロジック回路部5には、MOS電界効果トランジスタ100があらわれている。ロジック回路部5には、この回路の機能を実現するのに必要な素子が形成される。MOS電界効果トランジスタ100は、シリコン基板中のnウェル18上に形成されている。MOS電界効果トランジスタ100は、ゲート電極25と、一対のp型ソース/ドレイン領域13aと、を備える。ゲート電極25は、副ワード線23と同じ層に位置している。ゲート電極25は、副ワード線23と同時に形成されるので、ゲート電極25の構成要素は、副ワード線23と同じである。ゲート電極25を覆うように、層間絶縁層65が位置している。
【0083】
ロジック回路部5において、層間絶縁層65上には、配線層が形成されていない。なお、層間絶縁層65上に配線層が形成されていてもよい。層間絶縁層65上に層間絶縁層71が位置している。層間絶縁層65および層間絶縁層71を貫通するように、二つのコンタクトホール87が形成されている。コンタクトホール87の一方は、p型ソース/ドレイン領域13aの一方に到達している。コンタクトホール87の他方は、p型ソース/ドレイン領域13aの他方に到達している。コンタクトホール87は、図15に示すスルーホール77と同時に形成される。なお、図示はされていないが、層間絶縁層65および層間絶縁層71を貫通し、ゲート電極25へ到達するコンタクトホールも形成されている。このコンタクトホールはコンタクトホール87と同時に形成される。
【0084】
コンタクトホール87の上端部の径は、例えば、0.32μmであり、下端部の径は、例えば、0.22μmであり、深さは、1.0μmである。コンタクトホール87のアスペクト比(コンタクトホール87の深さ/コンタクトホール87の下端部の径)は、約4.5である。コンタクトホール87には、コンタクト導電部89が埋め込まれている。コンタクト導電部89は、図15に示すコンタクト導電部73と同時に形成されるので、コンタクト導電部89の構成要素は、コンタクト導電部73と同じである。
【0085】
層間絶縁層71上には、第1層配線層90や配線コンタクトパッド91が位置している。配線コンタクトパッドとは、配線層とp型ソース/ドレイン領域13aとの接続に用いられる導電層である。配線コンタクトパッド91は、一方のコンタクト導電部89と接続されている。第1層配線層90は、他方のコンタクト導電部89と接続されている。第1層配線層90および配線コンタクトパッド91は、ドレイン−ゲート接続層41bやBLコンタクトパッド層45bと同じ層に位置している。第1層配線層90および配線コンタクトパッド91は、ドレイン−ゲート接続層41bやBLコンタクトパッド層45bと同時に形成されるので、第1層配線層90および配線コンタクトパッド91の構成要素は、ドレイン−ゲート接続層41bやBLコンタクトパッド層45bと同じである。
【0086】
第1層配線層90および配線コンタクトパッド91を覆うように、層間絶縁層85が位置している。層間絶縁層85中には、二つのコンタクト導電部81が形成されている。一方のコンタクト導電部81は、配線コンタクトパッド91と接続されている。他方のコンタクト導電部81は、第1層配線層90と接続されている。
【0087】
層間絶縁層85上には、第2層配線層92や配線コンタクトパッド93が位置している。配線コンタクトパッド93は、一方のコンタクト導電部81と接続されている。第2層配線層92は、他方のコンタクト導電部81と接続されている。第2層配線層92および配線コンタクトパッド93は、ビット線/53と同じ層に位置している。第2層配線層92および配線コンタクトパッド93は、ビット線/53と同時に形成されるので、第2層配線層92および配線コンタクトパッド93の構成要素は、ビット線/53と同じである。
【0088】
第2層配線層92、配線コンタクトパッド93およびビット線/53を覆うように、層間絶縁層94が位置している。層間絶縁層94の構成要素は、層間絶縁層85と同じである。層間絶縁層94中には、コンタクト導電部95が形成されている。コンタクト導電部95は、配線コンタクトパッド93と接続されている。コンタクト導電部95の構成要素は、コンタクト導電部と同じである。層間絶縁層94上には、第3層配線層96が位置している。第3層配線層96は、コンタクト導電部95と接続されている。第3層配線層96の構成要素は、第2層配線層92と同じである。
【0089】
なお、ロジック回路部5の配線構成として、第3層配線層96およびコンタクト導電部95を設けない構成でもよいし、また、第3層配線層96の他、第4層配線層や第5層配線層を設ける構成でもよい。また、SRAM部3と同一の配線層を有する構成でもよい。
【0090】
[半導体装置1のウェル]
半導体装置1のウェルについて、ウェルの構造、ウェルによる効果、ウェルの形成方法の順に説明する。
【0091】
{ウェルの構造}
半導体装置1のウェルの構造について、主に図16を用いて説明する。まず、SRAM部3に配置されているウェルの構造から説明する。
【0092】
SRAM部3には、pウェル12、nウェル14、nウェル16が配置されている。pウェル12の表面には、活性領域11があり、そこに、図1に示す、nチャネル型の転送トランジスタQ、Q、nチャネル型の駆動トランジスタQ、Qが形成されている。また、図示されていないが、pウェル12の表面には、図2に示す活性領域17がある。活性領域17には、pウェル12のウェルコンタクト領域がある。nウェル14の表面には、活性領域13があり、そこに、図1に示す、pチャネル型の負荷トランジスタQ、Qが形成されている。nウェル16は、pウェル12、nウェル14の下に位置している。nウェル16は、各nウェル14と接触している。よって、各nウェル14は、nウェル16と接続されている。
【0093】
図19は、pウェル12、nウェル14、nウェル16の配置関係を示す平面図である。pウェル12、nウェル14は、それぞれ、平面形状が長方形状をしている。pウェル12、nウェル14は、それぞれ、複数あり、交互に、nウェル16上に配置されている。
【0094】
ロジック回路部5に配置されているウェルについて説明する。ロジック回路部5には、nウェル18が配置されている。nウェル18は、SRAM部3とロジック回路部5の境界において、nウェル16と接触している。よって、nウェル18はnウェル16と接続されている。
【0095】
次に、各ウェルの深さ、および濃度について説明する。pウェル12の底部12aは、シリコン基板の表面から深さd(例えば、0.6〜1.0μm)の位置にある。pウェル12のp型不純物は、例えば、ボロンであり、p型不純物濃度は、1×1016〜1×1018個/cmである。nウェル14の底部14aは、pウェル12の底部12aとほぼ同じ位置にある。nウェル14のn型不純物は、例えば、リンであり、n型不純物濃度は、1×1016〜1×1018個/cmである。nウェル16の底部16aは、シリコン基板の表面から深さD(例えば、0.8〜3.0μm)の位置にある。深さDは深さdより大きな値である。nウェル16のn型不純物は、例えば、リンであり、n型不純物濃度は、1×1015〜1×1018個/cmである。nウェル18の底部18aは、nウェル16の底部16aとほぼ同じ位置にある。nウェル18のn型不純物は、例えば、リンであり、n型不純物濃度は、1×1015〜1×1018個/cmである。
【0096】
{ウェルによる効果}
本実施形態のウェルによる効果を説明する。nウェル16は、nウェル14にVDDの電位を供給する。このため、nウェル14には、ウェルコンタクト領域が不要となる。これにより、SRAM部3を小型化することができる。なお、nウェル16は、nウェル18から電位を供給される。nウェル18は、nウェル18のウェルコンタクト領域を介して、シリコン基板上の配線層より電位が供給される。
【0097】
本実施形態によれば、nウェル16により、nウェル14には、均一に、VDDの電位が供給される。このため、一部の負荷トランジスタにおいて、nウェル14の抵抗が上昇する問題を生じないようにすることができる。つまり、nウェル14にウェルコンタクト領域を設けた場合、ウェルコンタクト領域から離れた位置にある負荷トランジスタでは、nウェル14の抵抗が高くなり、ラッチアップの原因となるのである。
【0098】
なお、nウェル16は、nウェル18から電位を供給されているが、本発明はこれに限定されない。例えば、図19に示すSRAM部3の周囲に、nウェル16のウェルコンタクト領域を形成し、そこからnウェル16に電位を供給してもよい。一般にロジック回路部5は、トランジスタの駆動能力が高く、基板電流が大きい。nウェル16とnウェル18との境界部にウェルコンタクト領域を配置することで、ロジック回路部5の基板電流がメモリセル領域に流れ込まない。よって、ラッチアップをさらに防止することができる。
【0099】
本実施形態では、pウェル12の下にnウェル16が埋め込み層の形で配置される。pウェル12にはVSSの電位、nウェル16にはVDDの電位が、それぞれ、供給される。pウェル12とnウェル16は、逆バイアスされたpn接合となる。また、pウェル12上のn型のドレイン11a(例えば、駆動トランジスタQ、Qのドレイン)がVDD電位である場合、n型のドレイン11aとpウェル12も、逆バイアスされたpn接合となる。この状態で、n型のドレイン11aにα線が入射し、n型のドレイン11aとpウェル12とのpn接合の空乏層がファネリングによりゆがめられた場合でも、VDD電位のnウェル16のガードバンドの役割を果たす。すなわち、n型のドレイン11aへのファネリングによる電荷の流入は、pウェル12分だけとなる。pウェル12の下にnウェル16がない場合(特に、シリコン基板がp型)に比べて、n型のドレイン11aへの流入電荷量は、大幅に低減される。よって、本実施形態では、α線によるソフトエラーを防ぐことができる。
【0100】
{ウェルの形成方法}
次に、図16に示すウェルの形成方法について、図20〜図23を用いて説明する。図20〜図23において、領域R1は、SRAM部3の形成領域、領域R2は、ロジック回路部5の形成領域を示す。
【0101】
まず、図20に示すように、p型のシリコン基板の表面に、例えば、STI(shallow trench isolation)により、素子分離領域19を形成する。そして、シリコン基板の表面に、図示しないが、厚さ、例えば、3.0〜8.0μmのレジストパターンを形成する。このレジストパターンにより、領域R1は全面的に露出し、領域R2は部分的に露出している。
【0102】
このレジストパターンをマスクとして、シリコン基板にイオンを注入し、図21に示すように、領域R1にnウェル16および領域R2にnウェル18を形成する。イオンは、例えば、リンである。打ち込みエネルギーは、例えば、500KeV〜3MeVである。ドーズ量は、例えば、5E12〜5E13である。
【0103】
図22に示すように、nウェル14の形成領域およびnウェル18を露出するように、レジストパターン1000をシリコン基板上に形成する。レジストパターン1000の厚さは、例えば、1.2〜2.5μmである。レジストパターン1000をマスクとして、シリコン基板にイオンを注入し、領域R1にnウェル14を形成する。
【0104】
nウェル14は、例えば、以下の3種類の打ち込みを組み合わせることにより形成される。まず、チャネルカット層を形成する。イオンは、例えば、リンである。打ち込みエネルギーは、例えば、200KeV〜500KeVであり、ドース量は、例えば、3E12〜2E13である。次に、パンチスルーストッパ層を形成する。イオンは、例えば、リンである。打ち込みエネルギーは、例えば、100KeV〜200KeVであり、ドース量は、例えば、2E12〜1E13である。次に、チャネルドープ層を形成する。イオンは、例えば、リンである。打ち込みエネルギーは、例えば、20KeV〜100KeVであり、ドース量は、例えば、1E12〜1.2E13である。なお、このイオン注入により、nウェル18にもイオンが注入される。また、チャネルドープ層形成のイオン注入は、領域R1のnウェル14、領域R2のnウェル18を、別々に異なるドース量でイオン注入してもよい。
【0105】
図23に示すように、pウェル12の形成領域を露出するように、レジストパターン2000をシリコン基板上に形成する。レジストパターン2000の厚さは、例えば、1.2〜2.5μmである。レジストパターン2000をマスクとして、シリコン基板にイオンを注入し、領域R1にpウェル12を形成する。
【0106】
pウェル12は、例えば、以下の3種類の打ち込みを組み合わせることにより形成される。まず、チャネルカット層を形成する。イオンは、例えば、ボロンである。打ち込みエネルギーは、例えば、100KeV〜300KeVであり、ドース量は、例えば、3E12〜2E13である。次に、パンチスルーストッパ層を形成する。イオンは、例えば、ボロンである。打ち込みエネルギーは、例えば、50KeV〜200KeVであり、ドース量は、例えば、2E12〜1E13である。次に、チャネルドープ層を形成する。イオンは、例えば、二フッ化ボロンである。打ち込みエネルギーは、例えば、30KeV〜150KeVであり、ドース量は、例えば、1E12〜1.2E13である。
【0107】
以上により、図16に示すウェルが形成される。
【0108】
[SRAM部3の冗長回路]
SRAM部3は、冗長回路を含む。これについて、SRAM部3の冗長回路の構成、冗長回路よる主な効果、SRAM部3の電源切り離し回路、の順で説明する。
【0109】
{SRAM部3の冗長回路の構成}
図24は、SRAM部3の一部の回路ブロック図である。多数のメモリセルMCが、SRAM部3にマトリックス状に配置されている。メモリセルMCは、図17に示す回路構成をしている。
【0110】
SRAM部3は、多数のメモリセル群を含む。メモリセル群は、複数のメモリセルMCから構成され、所定数(例えば、16)のカラムを一群としている。よって、メモリセル群のロウ方向には、16個のメモリセルMCがある。メモリセル群には、正規メモリセル群および冗長メモリセル群がある。冗長メモリセル群は、所定数(例えば、128)の正規メモリセル群毎に一つ設けられている。
【0111】
各メモリセル群には、主電源VDDと接続されたメモリセル群用電源線200がある。メモリセル群用電源線200は、ビット線プリチャージ回路400を介して、そのメモリセル群にあるBL線およびBL/線に電位を供給する。また、メモリセル群用電源線200は、そのメモリセル群にあるセル用VDD電源線に電位を供給する。
【0112】
メモリセル群用電源線200には、電源切り離し回路300が接続されている。電源切り離し回路300は、セル用VDD電源線を主電源VDDから切り離す機能を有する。電源切り離し回路300の詳細は、後で説明する。なお、SRAM部3には、カラム毎に接地線500が配置されている。
【0113】
各メモリセルMCは、セル用VSS電源線を備えている。セル用VSS電源線は、その一部が図10に示すVSS配線55である。セル用VSS電源線およびpウェル12は、接地線500に接続されている。
【0114】
各メモリセルMCは、セル用VDD電源線を備えている。セル用VDD電源線は、その一部が図5に示すVDD配線33である。各メモリセルMCのセル用VDD電源線は、そのメモリセルMCが属するメモリセル群のメモリセル群用電源線200に接続されている。セル用VDD電源線は、nウェル14と接続されていない。nウェル14は、図16に示すnウェル18、nウェル16を介して、別の経路からVDDの電位が供給される。
【0115】
{冗長回路よる主な効果}
あるメモリセルMCに、セル用VDD電源線、BL線またはBL/線を介して、不要な電流が流れる場合、そのメモリセルは不良メモリセルである。本実施形態では、その不良メモリセルMCを含む正規メモリセル群を冗長メモリセル群に置換する。そして、不良メモリセルMCに電流が流れるのを防ぐため、電源切り離し回路300のヒューズを切断することにより、その正規メモリセル群を主電源VDDから切り離す。
【0116】
なお、nウェル14の電源供給の経路をセル用VDD電源線と別にしているので、隣りのメモリセル群のセル用VDD電源線からの電流が不良メモリセルMCに流れることない。すなわち、あるメモリセル群のnウェル14は、隣りのメモリセル群のnウェル14とつながっている。nウェル14の電源供給の経路をセル用VDD電源線と同じにすると、不良メモリセルMCを含む正規メモリセル群を主電源VDDから切り離しても、隣りのメモリセル群のnウェル14を介して不良メモリセルMCに電流が流れるのである。
【0117】
また、本実施形態によれば、セル用VDD電源線の主電源VDDからの切り離しは、メモリセル群を単位としてなされる。このため、セル用VDD電源線を単位としてなされる場合に比べて、SRAM部3の面積を小さくすることが可能となる。なお、本実施形態において、セル用電源線の電源からの切り離しは、セル用電源線を単位とすることも可能である。
【0118】
{電源切り離し回路}
電源切り離し回路300は、公知の電源切り離し回路を用いることができる。電源切り離し回路300の一例について、図25を用いて説明する。図25は、特開平9−265792号公報に開示された電源切り離し回路である。まず、電源切り離し回路300の構成から説明する。電源切り離し回路300は、プログラム回路310とスイッチ回路320を含む。
【0119】
プログラム回路310は、抵抗311、ヒューズ313、インバータ315、317を含む。抵抗311とヒューズ313は直列接続されている。抵抗311とヒューズ313を接続する配線には、インバータ315の入力端子が接続されている。インバータ315の入力は、アクティブロウである。インバータ315の出力端子は、インバータ317の入力端子に接続されている。
【0120】
スイッチ回路320は、pチャネル型のMOSトランジスタ321を含む。MOSトランジスタ321の一方のソース/ドレインには、メモリセル群用電源線200(200a)が接続されている。MOSトランジスタ321の他方のソース/ドレインには、メモリセル群用電源線200(200b)が接続されている。MOSトランジスタ321のゲートには、インバータ317の出力端子が接続されている。
【0121】
次に、電源切り離し回路300の動作を説明する。ヒューズ313は抵抗311より、抵抗値が十分低い。このため、ヒューズ313を切断しない場合、ノード319はロウレベル電位となる。したがって、pチャネル型のMOSトランジスタ321はONし、主電源VDDからメモリセル群用電源線200を介して、セル用VDD電源線(図24)に電位が供給される。
【0122】
あるメモリセルMS(図24)が不良な場合、そのメモリセルMSを含む正規メモリセル群における電源切り離し回路300のヒューズ313を、レーザなどで切断する。これにより、ノード319はハイレベル電位となるので、pチャネル型のMOSトランジスタ321はOFFする。この結果、セル用VDD電源線(図24)は、主電源VDDから切り離される。なお、電源切り離し回路300は、この構成にとらわれず、低抵抗のヒューズリンクを用いてもよい。
【図面の簡単な説明】
【図1】本実施形態のSRAM部のメモリセルアレイの一部における第1層導電層、第2層導電層および第3層導電層を示す平面図である。
【図2】本実施形態のSRAM部のメモリセルアレイの一部におけるフィールドを示す平面図である。
【図3】本実施形態のSRAM部のメモリセルアレイの一部における第1層導電層を示す平面図である。
【図4】本実施形態のSRAM部のメモリセルアレイの一部におけるコンタクト導電部61を示す平面図である。
【図5】本実施形態のSRAM部のメモリセルアレイの一部における第2層導電層を示す平面図である。
【図6】本実施形態のSRAM部のメモリセルアレイの一部におけるコンタクト導電部73を示す平面図である。
【図7】本実施形態のSRAM部のメモリセルアレイの一部におけるコンタクト導電部75を示す平面図である。
【図8】本実施形態のSRAM部のメモリセルアレイの一部における第3層導電層を示す平面図である。
【図9】本実施形態のSRAM部のメモリセルアレイの一部におけるコンタクト導電部81を示す平面図である。
【図10】本実施形態のSRAM部のメモリセルアレイの一部における第4層導電層を示す平面図である。
【図11】本実施形態のSRAM部における、フィールド、第1層導電層、コンタクト導電部61を示す平面図である。
【図12】本実施形態のSRAM部における、第2層導電層、コンタクト導電部73、75を示す平面図である。
【図13】本実施形態のSRAM部における、第3層導電層、コンタクト導電部81を示す平面図である。
【図14】本実施形態のSRAM部の平面のB1−B2線に沿った断面図である。
【図15】本実施形態のSRAM部の平面のC1−C2線に沿った断面図である。
【図16】本実施形態におけるSRAM部の一部およびロジック回路部の一部の断面図である。
【図17】本実施形態におけるSRAMの等価回路図である。
【図18】本実施形態における半導体装置の平面図である。
【図19】本実施形態におけるウェルの配置関係を示す平面図である。
【図20】本実施形態におけるウェルの形成方法の第1工程図である。
【図21】本実施形態におけるウェルの形成方法の第2工程図である。
【図22】本実施形態におけるウェルの形成方法の第3工程図である。
【図23】本実施形態におけるウェルの形成方法の第4工程図である。
【図24】本実施形態におけるSRAM部の一部の回路ブロック図である。
【図25】本実施形態におけるSRAM部の電源切り離し回路の回路図である。
【符号の説明】
1 半導体装置
3 SRAM部
5 ロジック回路部
11 活性領域
11a n型ソース/ドレイン領域
12 pウェル
12a 底部
13 活性領域
13a p型ソース/ドレイン領域
14 nウェル
14a 底部
16 nウェル
16a 底部
17 活性領域
17a p型ウェルコンタクト領域
18 nウェル
18a 底部
19 素子分離領域
21a、21b ゲート−ゲート電極層
23 副ワード線
25 ゲート電極
30 高融点金属からなる金属層
31a、31b ドレイン−ドレイン接続層
31a1、31a2、31b1、31b2 端部
31a3、31b3 本体部
32 高融点金属の窒化物層
33 VDD配線
35a、35b BLコンタクトパッド層
37 VSS局所配線
40 ハードマスク層
41a、41b ドレイン−ゲート接続層
41a1、41a2、41b1、41b2 端部
41a3、41b3 本体部
42 高融点金属の窒化物層
43 主ワード線
44 金属層
45a、45b BLコンタクトパッド層
46 高融点金属からなる金属層
47 VSSコンタクトパッド層
48 高融点金属の窒化物層
51 ビット線
53 ビット線/
55 VSS配線
60 プラグ
61 コンタクト導電部
61m コンタクト部
62 高融点金属の窒化物層
63 コンタクトホール
65 層間絶縁層
70 プラグ
71 層間絶縁層
72 高融点金属の窒化物層
73 コンタクト導電部
73m コンタクト部
75 コンタクト導電部
75m コンタクト部
77、79 スルーホール
81 コンタクト導電部
81m コンタクト部
83 スルーホール
85 層間絶縁層
87 コンタクトホール
89 コンタクト導電部
90 第1層配線層
91 配線コンタクトパッド層
92 第2層配線層
93 配線コンタクトパッド層
94 層間絶縁層
95 コンタクト導電部
96 第3層配線層
100 MOS電界効果トランジスタ
200 メモリセル群用電源線
300 電源切り離し回路
310 プログラム回路
311 抵抗
313 ヒューズ
315 インバータ
317 インバータ
319 ノード
320 スイッチ回路
321 MOSトランジスタ
400 ビット線プリチャージ回路
500 接地線
1000 レジストパターン
2000 レジストパターン

Claims (7)

  1. 複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
    前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタおよび第2転送トランジスタを有し、
    前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
    前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
    前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
    前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
    前記半導体回路部は、第1導電型第4ウェルを有し、
    前記第4ウェルは、前記第3ウェルと接続され、
    前記メモリセルは、前記第1ウェルのウェルコンタクト領域を有さない、半導体装置。
  2. 複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
    前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタおよび第2転送トランジスタを有し、
    前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
    前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
    前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
    前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
    前記半導体回路部は、第1導電型第4ウェルを有し、
    前記第4ウェルは、前記第3ウェルと接続され、
    前記第3ウェルと前記第4ウェルとの境界部に、前記第3ウェルのウェルコンタクト領域を有する、半導体装置。
  3. 複数のメモリセルを含むSRAM部と、半導体回路部とを備えた半導体装置であって、
    前記メモリセルは、第1導電型第1ウェル、第2導電型第2ウェル、第1導電型第3ウェル、第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、第2駆動トランジスタ、第1転送トランジスタ、第2転送トランジスタおよびセル用電源線を有し、
    前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1ウェル上に位置し、
    前記第1駆動トランジスタ、前記第2駆動トランジスタ、前記第1転送トランジスタおよび前記第2転送トランジスタは、前記第2ウェル上に位置し、
    前記第3ウェルの底部は、前記第1ウェルの底部および前記第2ウェルの底部より深い位置にあり、
    前記第3ウェルは、各前記メモリセルの前記第1ウェルと接続され、
    前記半導体回路部は、第1導電型第4ウェルを有し、
    前記第4ウェルは、前記第3ウェルと接続され、
    前記SRAM部は、正規メモリセル群および冗長メモリセル群からなるメモリセル群を含み、
    前記正規メモリセル群は、前記冗長メモリセル群に置換可能であり、
    前記セル用電源線は、前記メモリセルにおける前記第1負荷トランジスタおよび前記第2負荷トランジスタに電位を供給し、
    前記セル用電源線は、前記第3ウェルと電気的に分離されており、
    前記メモリセル群は、それぞれ、メモリセル群用電源線を備え、
    前記メモリセル群用電源線は、前記メモリセル群の前記セル用電源線に電位を 供給し、
    前記メモリセル群用電源線は、電源切り離し回路を含み、
    前記電源切り離し回路により、前記セル用電源線は電源から切り離し可能である、半導体装置。
  4. 請求項において、
    前記メモリセル群用電源線は、前記メモリセル群における前記メモリセルのビット線プリチャージ回路に電位を供給し、
    前記電源切り離し回路により、前記ビット線プリチャージ回路は電源から切り離し可能である、半導体装置。
  5. 請求項1〜のいずれかにおいて、
    前記メモリセルは、第1および第2ゲート−ゲート電極層、第1および第2ドレイン−ドレイン接続層、第1および第2ドレイン−ゲート接続層を備え、
    前記第1ゲート−ゲート電極層は、前記第1負荷トランジスタおよび前記第1駆動トランジスタのゲート電極を含み、
    前記第2ゲート−ゲート電極層は、前記第2負荷トランジスタおよび前記第2駆動トランジスタのゲート電極を含み、
    前記第1ドレイン−ドレイン接続層は、前記第1負荷トランジスタのドレインと前記第1駆動トランジスタのドレインとを接続し、
    前記第2ドレイン−ドレイン接続層は、前記第2負荷トランジスタのドレインと前記第2駆動トランジスタのドレインとを接続し、
    前記第1ドレイン−ドレイン接続層と前記第2ドレイン−ドレイン接続層との間に、前記第1ゲート−ゲート電極層および前記第2ゲート−ゲート電極層が位置し、
    前記第1ドレイン−ゲート接続層は、前記第1ドレイン−ドレイン接続層と前記第2ゲート−ゲート電極層とを接続し、
    前記第2ドレイン−ゲート接続層は、前記第2ドレイン−ドレイン接続層と前記第1ゲート−ゲート電極層とを接続し、
    前記ドレイン−ゲート接続層、前記ドレイン−ドレイン接続層、および前記ゲート−ゲート電極層は、それぞれ、異なる層にある、半導体装置。
  6. 請求項1〜のいずれかにおいて、
    前記第1導電型は、n型であり、
    前記第2導電型は、p型であり、
    前記第1ウェルおよび前記第3ウェルには、VDD電源が接続され、
    前記第2ウェルには、VSS電源が接続されている、半導体装置。
  7. 請求項1〜のいずれかにおいて、
    前記第2ウェルは、2メモリセル毎に一つ、前記第2ウェルのウェルコンタクト領域が設けられている、半導体装置。
JP2000266794A 2000-09-04 2000-09-04 半導体装置 Expired - Fee Related JP3589168B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000266794A JP3589168B2 (ja) 2000-09-04 2000-09-04 半導体装置
US09/945,164 US6657243B2 (en) 2000-09-04 2001-08-31 Semiconductor device with SRAM section including a plurality of memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266794A JP3589168B2 (ja) 2000-09-04 2000-09-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2002076144A JP2002076144A (ja) 2002-03-15
JP3589168B2 true JP3589168B2 (ja) 2004-11-17

Family

ID=18753822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266794A Expired - Fee Related JP3589168B2 (ja) 2000-09-04 2000-09-04 半導体装置

Country Status (2)

Country Link
US (1) US6657243B2 (ja)
JP (1) JP3589168B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006479B1 (en) 2000-11-28 2006-02-28 Cisco Technology, Inc. System and method of a wireless network operation and maintenance
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP2004253499A (ja) * 2003-02-19 2004-09-09 Hitachi Ltd 半導体装置
US7002258B2 (en) * 2003-12-03 2006-02-21 Arm Physical Ip, Inc. Dual port memory core cell architecture with matched bit line capacitances
US7476945B2 (en) * 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
US7199431B2 (en) * 2004-10-25 2007-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor devices with reduced impact from alien particles
JP4524176B2 (ja) * 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
US8044437B1 (en) * 2005-05-16 2011-10-25 Lsi Logic Corporation Integrated circuit cell architecture configurable for memory or logic elements
JP4917767B2 (ja) * 2005-07-01 2012-04-18 パナソニック株式会社 半導体記憶装置
JP5135815B2 (ja) * 2006-02-14 2013-02-06 ミツミ電機株式会社 半導体集積回路装置
JP4865360B2 (ja) * 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
JP4811086B2 (ja) * 2006-03-31 2011-11-09 ヤマハ株式会社 半導体記憶装置
JP4868934B2 (ja) * 2006-05-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4846702B2 (ja) * 2007-12-10 2011-12-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5386819B2 (ja) * 2007-12-14 2014-01-15 富士通セミコンダクター株式会社 半導体記憶装置
GB2466313A (en) * 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
US8324665B2 (en) 2009-04-21 2012-12-04 Texas Instruments Incorporated SRAM cell with different crystal orientation than associated logic
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
US9449970B2 (en) * 2014-08-22 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of forming the same
KR102277334B1 (ko) * 2014-08-22 2021-07-16 삼성전자주식회사 반도체 소자 및 그 제조방법
CN106952890A (zh) * 2017-03-23 2017-07-14 成都为远信安电子科技有限公司 一种基于芯片内部导线熔断原理的puf方案及电路实现
US10680024B2 (en) 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
US10672775B2 (en) * 2018-05-25 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having strap cell
KR102149388B1 (ko) * 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513721A (ja) 1991-07-04 1993-01-22 Toshiba Corp 半導体メモリ装置
JP3144579B2 (ja) 1991-12-02 2001-03-12 株式会社日立製作所 半導体集積回路装置
JP3398570B2 (ja) 1997-06-19 2003-04-21 株式会社日立製作所 半導体記憶装置
IT1294271B1 (it) * 1997-07-23 1999-03-24 Sgs Thomson Microelectronics Interruttore elettronico integrato esente da dispersioni
JPH11297856A (ja) * 1998-04-16 1999-10-29 Mitsubishi Electric Corp スタティック半導体記憶装置
JP2000277629A (ja) * 1999-03-23 2000-10-06 Nec Corp 半導体記憶装置及びその製造方法
JP4000436B2 (ja) * 2000-04-27 2007-10-31 セイコーエプソン株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US20020063267A1 (en) 2002-05-30
JP2002076144A (ja) 2002-03-15
US6657243B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
JP3589168B2 (ja) 半導体装置
JP4118045B2 (ja) 半導体装置
US7812407B2 (en) Memory array structure with strapping cells
US5521860A (en) CMOS static memory
US6501138B1 (en) Semiconductor memory device and method for manufacturing the same
JP2004103851A (ja) スタティック型半導体記憶装置
US6507124B2 (en) Semiconductor memory device
US7429762B2 (en) Semiconductor device and method of fabricating the same
JP4609907B2 (ja) 半導体集積回路
US6440790B1 (en) Method of making semiconductor device having an insulating film positioned between two similarly shaped conductive films
US6347048B2 (en) Semiconductor memory device
US6455899B2 (en) Semiconductor memory device having improved pattern of layers and compact dimensions
US6407463B2 (en) Semiconductor memory device having gate electrode, drain-drain contact, and drain-gate contact layers
JP3981798B2 (ja) 半導体記憶装置及びその製造方法
JP2003100904A (ja) 半導体集積回路装置及びその製造方法
US20070181958A1 (en) Semiconductor device and method of forming the same
US7250661B2 (en) Semiconductor memory device with plural source/drain regions
US6570264B2 (en) Semiconductor memory device
KR100525900B1 (ko) 스태틱 랜덤 액세스 메모리 셀 및 그 제조 방법
JP4029259B2 (ja) 半導体装置、メモリシステムおよび電子機器
JP4633126B2 (ja) 半導体装置
JP4096155B2 (ja) 半導体装置
JPH0427152A (ja) 半導体集積回路装置
JPH0234964A (ja) 半導体装置
JP2005302754A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees