FR3111722A1 - Dispositif de génération d'un nombre aléatoire - Google Patents

Dispositif de génération d'un nombre aléatoire Download PDF

Info

Publication number
FR3111722A1
FR3111722A1 FR2006512A FR2006512A FR3111722A1 FR 3111722 A1 FR3111722 A1 FR 3111722A1 FR 2006512 A FR2006512 A FR 2006512A FR 2006512 A FR2006512 A FR 2006512A FR 3111722 A1 FR3111722 A1 FR 3111722A1
Authority
FR
France
Prior art keywords
metallizations
level
vias
circuit
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2006512A
Other languages
English (en)
Inventor
Benoit Froment
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2006512A priority Critical patent/FR3111722A1/fr
Publication of FR3111722A1 publication Critical patent/FR3111722A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Dispositif de génération d'un nombre aléatoire La présente description concerne un circuit (200) de génération d'au moins une valeur aléatoire d'un bit comprenant : - au moins deux pistes conductrices disposées dans une succession de plans parallèles entre eux ; et - des vias (203) conducteurs adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices disposées dans des plans directement successifs. Figure pour l'abrégé : Fig. 8

Description

Dispositif de génération d'un nombre aléatoire
La présente description concerne le domaine de la génération de nombres aléatoires. La description concerne de façon générale un dispositif de génération d'un nombre aléatoire mettant en oeuvre une fonction physique ne pouvant être clonée. La présente description concerne, en outre, un procédé de fabrication d'un tel dispositif.
De nombreuses tâches sont aujourd'hui effectuées sur des plateformes en ligne, par exemple avec des téléphones portables. Ces tâches peuvent inclure l'échange de données confidentielles comme des données bancaires ou des informations personnelles. Pour sécuriser ces échanges, il est nécessaire de pouvoir identifier efficacement des appareils tels que des téléphones portables ou, plus spécifiquement, les puces électroniques qui leur sont associées.
Une solution usuelle consiste à utiliser des fonctions physiques ne pouvant pas être clonées, ou PUF (de l'anglais "Physical Unclonable Function"). Cela consiste à utiliser des variations aléatoires de caractéristiques physiques d'une puce survenant lors de sa fabrication pour générer un numéro d'identification aléatoire qui soit spécifique à la puce.
Les PUF, en plus d'être utilisées pour l'identification de puces, peuvent être utilisées pour générer des clés de cryptage propres à la puce.
Il serait souhaitable de pouvoir améliorer, au moins en partie, les dispositifs de génération de nombres aléatoires, et en particulier les dispositifs adaptés à mettre en oeuvre des PUF.
Il existe un besoin pour des dispositifs de génération de nombres aléatoires plus résistants aux attaques.
Il existe un besoin plus particulier pour des dispositifs adaptés à mettre en oeuvre des PUF plus résistants aux attaques.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs de génération de nombres aléatoires connus.
Un mode de réalisation pallie, plus particulièrement, tout ou partie des inconvénients des dispositifs connus adaptés à mettre en oeuvre des PUF.
Un mode de réalisation prévoit un circuit de génération d'au moins une valeur aléatoire d'un bit comprenant :
- au moins deux pistes conductrices disposées dans une succession de plans parallèles entre eux ; et
- des vias conducteurs adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices disposées dans des plans directement successifs.
Selon un mode de réalisation, le nombre de vias est déterminé de façon à avoir un pourcentage déterminé de chance que la valeur du bit soit un "1" ou un "0".
Selon un mode de réalisation, le nombre de vias est déterminé de façon à avoir cinquante pour cent de chance que la valeur du bit soit un "1" ou un "0".
Selon un mode de réalisation, le nombre de vias est déterminé de manière empirique.
Selon un mode de réalisation, le nombre de vias est déterminé par une loi statistique.
Selon un mode de réalisation, au moins un desdits vias a, en coupe, une forme tronconique.
Selon un mode de réalisation, au moins un desdits vias ne relie pas deux desdites pistes conductrices disposées dans des plans directement successifs.
Selon un mode de réalisation, le circuit comprend au moins un premier niveau de métallisations et au moins un deuxième niveau de métallisations.
Selon un mode de réalisation, une première piste conductrice desdites au moins deux pistes conductrices est une piste conductrice du premier niveau de métallisations, et une deuxième piste conductrice desdites au moins deux pistes conductrices est une piste conductrice dudit au moins un deuxième niveau de métallisations.
Selon un mode de réalisation, ledit premier niveau de métallisations est adapté à recevoir une tension d'entrée, et ledit au moins un deuxième niveau de métallisations est adapté à fournir une tension de sortie.
Selon un mode de réalisation, le premier niveau de métallisations est adapté à fournir une tension de sortie.
Selon un mode de réalisation, la valeur aléatoire du bit est obtenue par comparaison de la tension d'entrée et de la tension de sortie.
Selon un mode de réalisation, ledit premier niveau de métallisations et/ou ledit au moins un deuxième niveau de métallisations comprend en outre des vias adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices dudit premier niveau de métallisations ou dudit au moins un deuxième niveau de métallisations.
Un autre mode de réalisation prévoit un dispositif de génération d'un nombre aléatoire comprenant au moins un premier circuit comme décrit précédemment.
Selon un mode de réalisation, le dispositif comprend au moins un deuxième circuit comme décrit précédemment.
Selon un mode de réalisation, le nombre aléatoire est déterminé avec une combinaison de la valeur aléatoire dudit au moins un premier circuit et de la valeur aléatoire dudit au moins un deuxième circuit.
Un autre mode de réalisation prévoit un procédé de fabrication d'une piste conductrice et d'au moins un via conducteur adapté à connecter ou non de manière aléatoire au moins deux pistes conductrices disposées dans des plans directement successifs, comprenant les étapes successives suivantes :
- disposer un premier masque délimitant ladite piste conductrice, des portions de ce premier masque ayant été conservées à l'emplacement dudit au moins un via conducteur ;
- graver au niveau de l'emplacement de ladite piste conductrice et dudit via conducteur ; et
- déposer un matériau conducteur dans la partie gravée.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente, très schématiquement et sous forme de blocs, un mode de réalisation d'un dispositif de génération d'un nombre aléatoire ;
la figure 2 représente une vue en coupe et une vue de dessus illustrant une étape d'un mode de mise en oeuvre d'un procédé de fabrication du dispositif de la figure 1 ;
la figure 3 représente une vue en coupe et une vue de dessus illustrant une étape d'un mode de mise en oeuvre d'un procédé de fabrication du dispositif de la figure 1 ;
la figure 4 représente une vue en coupe et une vue de dessus illustrant une étape d'un mode de mise en oeuvre d'un procédé de fabrication du dispositif de la figure 1 ;
la figure 5 représente une vue en coupe et une vue de dessus illustrant une étape d'un mode de mise en oeuvre d'un procédé de fabrication du dispositif de la figure 1 ;
la figure 6 représente une vue en coupe et une vue de dessus illustrant une étape d'un mode de mise en oeuvre d'un procédé de fabrication du dispositif de la figure 1 ;
la figure 7 représente des vues en coupe d'exemples de résultat du procédé des figures 1 à 6 ;
la figure 8 représente une vue en coupe d'une partie d'un mode de réalisation du dispositif de la figure 1 ;
la figure 9 représente une vue de dessus d'une partie d'un mode de réalisation du dispositif de la figure 1 ;
la figure 10 représente une vue de dessus d'une partie d'un mode de réalisation du dispositif de la figure 1 ;
la figure 11 représente une vue en coupe d'une partie d'un mode de réalisation du dispositif de la figure 1 ; et
la figure 12 représente une vue en coupe d'une partie d'un mode de réalisation du dispositif de la figure 1.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 représente, schématiquement et sous forme de blocs, un dispositif 10 (PUF) de génération d'un nombre aléatoire rand adapté à mettre en oeuvre une fonction physique ne pouvant pas être clonée, ou PUF (de l'anglais "Physical Unclonable Function").
Comme dit précédemment, une fonction physique ne pouvant pas être clonée, ci-après PUF, utilise des variations aléatoires de caractéristiques physiques d'un dispositif électronique, par exemple d'une puce ou d'un circuit, survenant lors de son procédé de fabrication pour générer un nombre aléatoire qui soit spécifique audit dispositif électronique.
Selon un mode de réalisation, le dispositif 10 comprend des circuits 11 fournissant chacun une valeur de donnée b11, par exemple un bit de donnée. Une combinaison des valeurs de donnée b11 donne le nombre aléatoire rand. Selon un mode de réalisation, chaque circuit 11 fournit une valeur d'un bit, et la concaténation de ces bits donne un mot binaire correspondant au nombre aléatoire rand. A titre d'exemple, les circuits 11 sont identiques aux variations de fabrication près. Un procédé de fabrication d'une portion d'un circuit 11 est décrit en relation avec les figures 2 à 6.
Selon un mode de réalisation, les circuits 11 sont composés de niveaux de métallisations reliés entre eux par des vias. Des exemples de réalisation des circuits 11 sont décrits en relation avec les figures 8 à 12. Plus particulièrement, les niveaux de métallisations sont reliés entre eux par des vias adaptés à connecter ou non de manière aléatoire.
Les figures 2 à 6 illustrent des étapes successives d'un mode de mise en oeuvre d'un procédé de fabrication d'un niveau de métallisations d'un circuit 11 de la figure 1 et de la connexion de ce nouveau niveau de métallisations à un niveau de métallisations inférieur par l'intermédiaire d'un via adapté à connecter ou non de manière aléatoire, appelé ensuite via aléatoire, et d'un via adapté à connecter de manière certaine, appelé ensuite via sûr. Les figures 2 à 6 illustrent, plus particulièrement, la fabrication d'une partie 100 d'un circuit 11 de la figure 1 comprenant un via aléatoire et un via sûr disposés côte à côte.
La figure 2 comprend une vue (a) en coupe et une vue (b) de dessus illustrant une étape de fabrication de la partie 100 du circuit 11. La vue (a) est une vue en coupe de la vue (b) selon un plan C-C.
A cette étape, la partie 100 est composée d'une premier niveau de métallisations 101. Le niveau de métallisations 101 comprend un réseau de pistes conductrices, par exemple en cuivre. Une seule piste conductrice du niveau de métallisations 101 est visible en vue (a).
Sur le niveau de métallisations 101 repose une couche isolante 102. La couche isolante 102 permet de séparer physiquement deux niveaux de métallisations successifs. La couche isolante 102 est, par exemple, en un matériau diélectrique, par exemple de l'oxyde de silicium, ou un matériau diélectrique à faible permittivité comme un composé à base d'oxyde de silicium poreux. C'est dans la couche isolante 102 que sont formés les pistes conductrices du nouveau niveau de métallisations, et les vias qui relient ces nouvelles pistes conductrices à celles du niveau de métallisations 101.
Sur la couche isolante 102 repose une couche 103 ayant une fonction de masquage. Le matériau de la couche 103 a pour propriété d'avoir une vitesse de gravure plus lente que le matériau de la couche 102. La couche 103 peut être électriquement isolante ou non. La couche 103 est, par exemple, en nitrure de titane (TiN). Seule la couche 103 est visible en vue (b). La couche 103 a une épaisseur, par exemple, de l'ordre de 15 nm, par exemple, de l'ordre de 10 nm.
La figure 3 comprend une vue (a) en coupe et une vue (b) de dessus illustrant une étape de fabrication de la partie 100 du circuit 11 successive à l'étape de la figure 2. La vue (a) est une vue en coupe de la vue (b) selon un plan C-C.
A cette étape, la forme 104 d'une piste conductrice du niveau de métallisations en cours de fabrication est gravée dans la couche 103. La couche 103 forme ainsi un masque dur. En figure 3, la piste conductrice est rectiligne, mais, à titre de variante, la piste pourrait être courbée et/ou comporter des angles.
De plus, la couche 103 n'est pas gravée aux emplacements des futurs vias aléatoires. Ainsi, des portions 105 de la couche 103, qui ont été délimitées par masquage, subsistent dans la forme 104 de la piste conductrice. La forme 104 dessine donc un réseau de pistes interrompues par des portions 105. En figures 2 à 6, seul un via aléatoire est formé, en partie droite des vues (a), et en partie haute des vues (b).
A titre d'exemple, le procédé de gravure utilisé pour obtenir la forme 104 est un procédé, de préférence, de type gravure sèche, mais pourrait être aussi une gravure humide.
La figure 4 comprend une vue (a) en coupe et une vue (b) de dessus illustrant une étape de fabrication de la partie 100 du circuit 11 successive à l'étape de la figure 3. La vue (a) est une vue en coupe de la vue (b) selon un plan C-C.
A cette étape, les emplacements des vias aléatoires et des vias sûrs sont délimités par un masque 108 et un procédé de gravure est exécuté pour commencer à former des cavités au niveau de ces emplacements. Le masque 108 est, par exemple, un masque en résine. Le procédé de gravure est, par exemple, une photolithographie.
Plus particulièrement, au niveau de chaque portion 105 de la couche 103 est gravée une première partie d'une cavité 106. Ladite partie de la cavité 106 s'étend de la face supérieure de la partie 105 et jusque dans la couche 102. Seule une cavité 106 est représentée en figure 4.
De plus, des premières parties de deuxièmes cavités 107 sont gravées aux emplacements des vias sûrs. Les parties de cavités 107 s'étendent de la face supérieure de la couche 102 et jusque dans la couche 102.
Les commencements des cavités 106 et des cavités 107 sont formés pendant la même étape gravure.
La figure 5 comprend une vue (a) en coupe et une vue (b) de dessus illustrant une étape de fabrication de la partie 100 du circuit 11 successive à l'étape de la figure 4. La vue (a) est une vue en coupe de la vue (b) selon un plan C-C.
A cette étape, le masque 108 est retiré et des tranchées 109, délimitées par le masque 103, sont gravées dans la couche 102. Les tranchés 109 permettront de former les pistes conductrices du nouveau niveau de métallisations. Le procédé de gravure utilisé ici est, par exemple, aussi une photolithographie.
De plus, l'étape de gravure des tranchées 109 permet de continuer, et de terminer, la gravure des cavités 106 et 107. Ainsi la cavité 107 s'étend du fond de la tranchée 109 et jusqu'à la face inférieure de la couche 102. La cavité 106 s'étend sur une longueur aléatoire à partir du fond de la tranchée 109 et le long de l'épaisseur de la couche 102. Les cavités 106 n'ont pas la même forme que les cavités 107 puisque, pour les former, la portion 105 et la couche 102 doivent être gravées et non seulement la couche 102, d'autant plus que le matériau de la portion 105 est défini comme ayant une vitesse de gravure plus lente que celle du matériau de la couche 102. Les différentes formes que peuvent prendre les cavités 106 sont décrites en relation avec la figure 7. Des parties de la portion 105 peuvent subsister à la gravure des cavités 106.
La figure 6 comprend une vue (a) en coupe et une vue (b) de dessus illustrant une étape de fabrication de la partie 100 du circuit 11 successive à l'étape de la figure 5. La vue (a) est une vue en coupe de la vue (b) selon un plan C-C.
A cette étape, un matériau conducteur 110, par exemple du cuivre, est déposé sur la surface du dispositif 100, pour remplir la tranchée 109 et les cavités 106 et 107. Une piste conductrice 111 est alors formée dans la tranchée 109. Un via aléatoire 112 est formé dans la cavité 106. Un via sûr 113 est formé dans la cavité 107. Les formes des vias 112 et 113 sont délimitées par des pointillés en vue (b).
Un avantage du procédé de fabrication d'un via aléatoire décrit en relation avec les figures 2 à 6 est qu'il ne comprend pas d'opération de masquage supplémentaire en comparaison d'un procédé de fabrication d'un via sûr.
La figure 7 comprend des vues (a), (b) et (c) en coupe de vias aléatoires obtenus par un procédé similaire à celui décrit en relation avec les figures 2 à 6 pour la fabrication du via 112.
Comme décrit en relation avec les figures 2 à 6, afin de former le via aléatoire 112 de connexion entre le niveau de métallisations 101 et le nouveau niveau de métallisations, la cavité 106 doit traverser de part en part les portions 105 de la couche 103 mais aussi de part en part la couche 102. Cependant, la présence de la portion 105 de la couche 103 ralentit le procédé de gravure, et il se peut que la cavité 106 ne rejoigne pas complètement le niveau de métallisations 101. La cavité peut, en outre, ne pas être assez large pour relier les deux parties de la piste conductrice. Dans ce cas, le via 107 formé dans cette cavité 106 peut ne pas connecter complètement les deux niveaux de métallisations. Ainsi, le via formé est adapté à connecter ou non de manière aléatoire deux pistes conductrices de niveaux de métallisations consécutifs.
En vue (a), un via aléatoire 112A est représenté. Le via 112A a une longueur ne lui permettant pas de connecter la piste conductrice 111 à celle du niveau de métallisations 101. La résistivité du via 112A est donc trop forte pour qu'un courant puisse le traverser.
En vue (b), un via aléatoire 112B est représenté. Le via 112B a une forme tronconique à base étroite ou dite "mine de crayon". Dans ce cas, la cavité 106 n'est pas assez large pour former un via connectant certainement les deux niveaux de métallisations. La résistivité du via 112B est donc aléatoire, et un courant peut traverser, ou non, le via 112B.
En vue (c), un via aléatoire 112C est représenté. Le via 112C a un forme tronconique à base large, et connecte les deux niveaux de métallisations. Dans ce cas, les étapes de gravure des figures 4 et 5 ont suffi à faire une cavité 106 assez profonde et assez large pour former un via connectant les deux niveaux de métallisations. La résistivité du via 112C est adéquate pour qu'un courant puisse le traverser.
La figure 8 est une vue en coupe d'un mode de réalisation d'un circuit 200 du type du circuit 11 de la figure 1.
Le circuit 200 comporte deux niveaux de métallisations 201 et 202, le niveau de métallisations 201 étant disposé au-dessus du niveau de métallisations 202 en figure 8. Le niveau de métallisations 201 est adapté à recevoir une tension d'entrée IN. Le niveau de métallisations 202 est adapté à fournir une tension de sortie OUT. A titre d'exemple les niveaux de métallisations 201 et 202 sont reliés à des bornes de contacts, par exemple par des vias sûrs adaptés à les relier de manière certaine.
Les niveaux de métallisations 201 et 202 sont connectés entre eux par l'intermédiaire d'une multitude de vias 203. Selon un mode de réalisation, les vias 203 sont des vias du type des vias aléatoires décrits en relation avec la figure 7, et obtenus par le procédé de fabrication décrit en relation avec les figures 2 à 6. Ainsi, les vias 203 sont adaptés à connecter ou non de manière aléatoire les niveaux de métallisations 201 et 202.
Les niveaux de métallisations 201 et 202 sont composés d'un réseau de pistes conductrices. Deux exemples de réalisation des niveaux de métallisations 201 et 202 sont décrits en relation avec les figures 9 et 10.
Le fonctionnement du circuit 200 est le suivant. La tension d'entrée IN est appliquée au niveau de métallisations 201. La valeur de la tension de sortie OUT indique si les vias 203 connectent ou non les métallisations 201 et 202. En effet, si au moins un via 203 connecte les métallisations 201 et 202 alors la tension de sortie OUT est proche, voire égale, à la tension d'entrée IN. En effet, la résistance équivalente du circuit 200 est faible, si au moins un via 203 connecte les métallisations 201 et 202. Autrement dit, le courant peut circuler entre les niveaux de métallisations 201 et 202.
Selon un mode de réalisation, la valeur du bit fournie par le circuit 200 décrit ici est alors déterminée en comparant la valeur de la différence de potentiel entre les tensions de sortie OUT et d'entrée IN à une valeur de référence. A titre d'exemple, si la tension de sortie OUT est de l'ordre de la tension d'entrée IN alors la valeur de sortie du circuit 200 est un "1", et si la tension de sortie OUT est différente de la tension d'entrée IN alors la valeur de sortie du circuit 200 est un "0". Selon une variante, si la tension de sortie OUT est de l'ordre de la tension d'entrée IN alors la valeur de sortie du circuit 200 est un "0", et si la tension de sortie OUT est différente de la tension d'entrée IN alors la valeur de sortie du circuit 200 est un "1". Selon un autre mode de réalisation, il est possible de comparer les courants traversant le circuit 200.
Le nombre de vias utilisés pour former le circuit 11 est déterminé de façon à avoir un pourcentage déterminé de chance que la valeur de sortie du circuit 200 soit un "1" ou un "0". Ce nombre peut être déterminé, par exemple, de manière empirique, et/ou par l'utilisation de lois statistiques. A titre d'exemple, le pourcentage déterminé peut être de cinquante pour cent de chance d'avoir un "1" ou un "0" logique, le nombre de vias peut, dans ce cas, être, par exemple, égal à 36. Le pourcentage déterminé peut aussi être de quatre-vingt-dix pour cent de chance d'avoir un "1" et dix pour cent de chance d'avoir un "0", ou inversement.
Les figures 9 et 10 sont, toutes deux, des vues de dessus illustrant des exemples de formes que peuvent prendre les niveaux de métallisations 201 et 202 du circuit 200.
En figure 9, les niveaux de métallisations 201 et 202 sont composés de pistes conductrices 204 parallèles entre elles. Les pistes conductrices 204 sont interrompues par les vias 203. Les niveaux de métallisations 201 et 202 sont composés, en outre, de deux pistes conductrices 205 perpendiculaires aux pistes 204 et reliant les extrémités des pistes 204 entre elles.
En figure 10, les niveaux de métallisations 201 et 202 sont composés de pistes conductrices 206 parallèles entre elles, et de pistes conductrices 207 parallèles et perpendiculaires aux pistes 206. Les pistes conductrices 206 et 207 forment un quadrillage de pistes conductrices. Les pistes conductrices 206 sont interrompues par les vias 203.
La figure 11 est une vue en coupe d'un mode de réalisation d'un circuit 300 du type du circuit 11 de la figure 1.
Le circuit 300 est similaire au circuit 200 décrit en relation avec la figure 6, mais comprends trois niveaux de métallisations 301, 302 et 303. Le niveau de métallisations 301 est disposé au-dessus du niveau de métallisations 302, qui est lui-même disposé au-dessus du niveau de métallisations 303. Le niveau de métallisations 301 est adapté à recevoir une tension d'entrée IN. Le niveau de métallisations 302 est adapté à fournir une tension de sortie OUT2. Le niveau de métallisations 303 est adapté à fournir une tension de sortie OUT3. A titre d'exemple les niveaux de métallisations 301 à 303 sont reliés à des bornes de contacts, par exemple par des vias adaptés à les relier de manière certaine.
Les niveaux de métallisations 301 et 302, respectivement 302 et 303, sont connectés entre eux par l'intermédiaire d'une multitude de vias 304. Selon un mode de réalisation, les vias 304 sont obtenus par le procédé de fabrication décrit en relation avec les figures 2 à 6. Ainsi, les vias 304 sont adaptés à connecter ou non de manière aléatoire les niveaux de métallisations 301 et 302, respectivement les niveaux de métallisations 302 et 303.
Selon un mode de réalisation, le circuit 300 est obtenu en utilisant le procédé de fabrication décrit en relation avec les figures 2 à 6 deux fois d'affilée. En effet, les niveaux de métallisations 303 et 302, et les vias 304 qui les relient, peuvent être obtenus par une première mise en oeuvre du procédé des figures 2 à 6. Puis, le niveau de métallisations 301, et les vias 304 le reliant au niveau de métallisations 302 peuvent être obtenus par une seconde mise en oeuvre du procédé des figures 2 à 6.
Le fonctionnement du circuit 300 est similaire au fonctionnement du circuit 200. La tension d'entrée IN est appliquée au niveau de métallisations 301. Les valeurs des tensions de sortie OUT2 et OUT3 indiquent si les vias 304 connectent ou non les métallisations 301 et 302 et les métallisations 302 et 303. En effet, si au moins un via 304 connecte les métallisations 301 et 302, alors la tension de sortie OUT2 est de l'ordre de la tension d'entrée IN. En outre, si au moins un via 304 connecte en plus les métallisations 302 et 303, alors la tension de sortie OUT3 est de l'ordre de la tension d'entrée IN.
La valeur du bit fournie par le circuit 300 décrit ici peut être déterminée de plusieurs manières différentes. A titre d'exemple, la tension de sortie OUT2, ou la tension de sortie OUT3, peut être comparée à la tension d'entrée. Selon un autre exemple, les tensions de sortie OUT2 et OUT3 peuvent être comparées l'une à l'autre. Selon encore un autre exemple, une combinaison mathématique des tensions de sortie OUT2 et OUT3 peut être comparée à un seuil, comme par exemple, la tension d'entrée IN. Par ailleurs, le circuit 300 peut aussi fournir deux valeurs de bit. A titre d'exemple, une première valeur peut être basée sur la comparaison de la tension de sortie OUT2 et la tension d'entrée IN, et une deuxième valeur de bit peut être basée sur la comparaison de la tension de sortie OUT3 et de la tension d'entrée IN.
La personne du métier comprendra que le circuit 300 peut comprendre plus de trois niveaux de métallisations, typiquement, jusqu'à sept niveaux de métallisations. Selon une variante, le circuit 300 peut comprendre plus de sept niveaux de métallisations.
La figure 12 est une vue en coupe d'un mode de réalisation d'un circuit 400 du type du circuit 11 de la figure 1.
Le circuit 400 est similaire au circuit 200 décrit en relation avec la figure 6, mais comprend deux types de vias différents.
Ainsi, le circuit 400 se compose de deux niveaux de métallisations 401 et 402, le niveau de métallisations 401 étant disposé au-dessus au niveau de métallisations 402 en figure 10. Le niveau de métallisations 401 est adapté à recevoir une tension d'entrée IN, et à fournir une tension de sortie OUT1. Le niveau de métallisations 402 est adapté à fournir une tension de sortie OUT2. Les niveaux de métallisations 401 et 402 sont connectés entre eux par l'intermédiaire d'une multitude de vias 403, similaires aux vias 203 de la figure 8.
Le niveau de métallisations 401 est composé, comme le niveau de métallisations 201 de la figure 1, d'un réseau de pistes conductrices. Cependant, le niveau de métallisations 401 comprend, en outre, des vias 404 reliant le niveau de métallisations 401 au niveau de métallisations 402. Les vias 404 sont obtenus par un procédé de fabrication similaire au procédé décrit en relation avec les figures 2 à 6, dans lequel la portion de la couche isolante formant le premier masque, référencée 105 en figure 3, laissée à l'emplacement d'un via a une largeur plus grande que la largeur du via à former. La suite du procédé est identique au procédé décrit en relation avec les figures 2 à 6. Les vias 404 formés de cette manière sont de même largeur que les vias 403 mais ne relient pas forcément les pistes conductrices du niveau de métallisations 401. En figure 12, des interstices 405 pouvant résulter de ce procédé sont représentés entre le via 404 et les pistes conductrices du niveau de métallisations 401. Comme les vias 403, les vias 404 sont ainsi adaptés à connecter de manière aléatoire les niveaux de métallisations 401 et 402.
Un avantage des modes de réalisation des figures 8 à 12 est qu'ils permettent de former un dispositif du type du dispositif 10 de génération d'un nombre aléatoire robuste face à des attaques de rétro-ingénierie utilisant un faisceau d'électrons (EBAC, Electron Beam Absorbed Current). En effet, un attaque de ce type permet de visualiser le mouvement d'électrons dans un niveau de métallisations. Les circuits des figures 8 à 12 comprennent deux ou plus de deux niveaux de métallisations, la visualisation du mouvement d'électrons dans ces circuits nécessiterait la destruction d'un niveau de métallisations pour accéder au niveau suivant. Les niveaux de métallisations étant tous connectés entre eux, une attaque de ce type ne pourrait donc pas être mise en oeuvre.
Un autre avantages des modes de réalisation des figures 8 à 12 est qu'ils sont adaptables à différentes tailles de circuits.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, les modes de réalisation décrits en relation avec les figures 11 et 12 peuvent être combinés. En effet, l'ajout de vias du deuxième type peut être effectué dans un circuit comprenant plus de deux niveaux de métallisations.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (17)

  1. Circuit (11 ; 200 ; 300 ; 400) de génération d'au moins une valeur aléatoire d'un bit comprenant :
    - au moins deux pistes conductrices disposées dans une succession de plans parallèles entre eux ; et
    - des vias (203 ; 304 ; 404) conducteurs adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices disposées dans des plans directement successifs.
  2. Circuit selon la revendication 1, dans lequel le nombre de vias (203 ; 304 ; 404) est déterminé de façon à avoir un pourcentage déterminé de chance que la valeur du bit soit un "1" ou un "0".
  3. Circuit selon la revendication 2, dans lequel le nombre de vias (203 ; 304 ; 404) est déterminé de façon à avoir cinquante pour cent de chance que la valeur du bit soit un "1" ou un "0".
  4. Circuit selon la revendication 2 ou 3, dans lequel le nombre de vias (203 ; 304 ; 404) est déterminé de manière empirique.
  5. Circuit selon la revendication 2 ou 3, dans lequel le nombre de vias (203 ; 304 ; 404) est déterminé par une loi statistique.
  6. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel au moins un desdits vias a, en coupe, une forme tronconique.
  7. Circuit selon l'une quelconque des revendications 1 à 6, dans lequel au moins un desdits vias ne relie pas deux desdites pistes conductrices disposées dans des plans directement successifs.
  8. Circuit selon l'une quelconque des revendications 1 à 7, comprenant au moins un premier niveau de métallisations (201 ; 301 ; 401) et au moins un deuxième niveau de métallisations (202 ; 302, 303 ; 402).
  9. Circuit selon la revendication 8, dans lequel une première piste conductrice desdites au moins deux pistes conductrices est une piste conductrice du premier niveau de métallisations (201 ; 301 ; 401), et une deuxième piste conductrice desdites au moins deux pistes conductrices est une piste conductrice dudit au moins un deuxième niveau de métallisations (202 ; 302, 303 ; 402).
  10. Circuit selon la revendication 8 ou 9, dans lequel ledit premier niveau de métallisations (201 ; 301 ; 401) est adapté à recevoir une tension d'entrée (IN), et ledit au moins un deuxième niveau de métallisations (201 ; 301, 302 ; 401) est adapté à fournir une tension de sortie (OUT ; OUT2, OUT3 ; OUT2).
  11. Circuit selon la revendication 10, dans lequel le premier niveau de métallisations est adapté à fournir une tension de sortie (OUT1).
  12. Circuit selon la revendication 10 ou 11, dans lequel la valeur aléatoire du bit est obtenue par comparaison de la tension d'entrée (IN) et de la tension de sortie (OUT ; OUT2, OUT3 ; OUT1, OUT2).
  13. Circuit selon l'une quelconque des revendications 8 à 12, dans lequel ledit premier niveau de métallisations et/ou ledit au moins un deuxième niveau de métallisations comprend en outre des vias adaptés à connecter ou non de manière aléatoire au moins deux desdites pistes conductrices dudit premier niveau de métallisations ou dudit au moins un deuxième niveau de métallisations.
  14. Dispositif (10) de génération d'un nombre aléatoire comprenant au moins un premier circuit (11 ; 200 ; 300 ; 400) selon l'une quelconque des revendications 1 à 13.
  15. Dispositif selon la revendication 14, comprenant au moins un deuxième circuit (11 ; 200 ; 300 ; 400) selon l'une quelconque des revendications 1 à 13.
  16. Dispositif selon la revendication 15, dans lequel le nombre aléatoire est déterminé avec une combinaison de la valeur aléatoire dudit au moins un premier circuit et de la valeur aléatoire dudit au moins un deuxième circuit.
  17. Procédé de fabrication d'une piste conductrice et d'au moins un via conducteur adapté à connecter ou non de manière aléatoire au moins deux pistes conductrices disposées dans des plans directement successifs, comprenant les étapes successives suivantes :
    - disposer un premier masque (103) délimitant ladite piste conductrice, des portions (105) de ce premier masque (103) ayant été conservées à l'emplacement dudit au moins un via conducteur ;
    - graver au niveau de l'emplacement de ladite piste conductrice et dudit via conducteur ; et
    - déposer un matériau conducteur dans la partie gravée.
FR2006512A 2020-06-22 2020-06-22 Dispositif de génération d'un nombre aléatoire Pending FR3111722A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2006512A FR3111722A1 (fr) 2020-06-22 2020-06-22 Dispositif de génération d'un nombre aléatoire

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2006512 2020-06-22
FR2006512A FR3111722A1 (fr) 2020-06-22 2020-06-22 Dispositif de génération d'un nombre aléatoire

Publications (1)

Publication Number Publication Date
FR3111722A1 true FR3111722A1 (fr) 2021-12-24

Family

ID=73138899

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2006512A Pending FR3111722A1 (fr) 2020-06-22 2020-06-22 Dispositif de génération d'un nombre aléatoire

Country Status (1)

Country Link
FR (1) FR3111722A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2979751A1 (fr) * 2011-09-02 2013-03-08 St Microelectronics Crolles 2 Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation
US20130101114A1 (en) * 2010-12-09 2013-04-25 Dong Kyue Kim Apparatus and method for generating identification key
KR20150028756A (ko) * 2014-09-22 2015-03-16 (주) 아이씨티케이 식별 키 생성 장치 및 방법
EP3041029A1 (fr) * 2013-08-27 2016-07-06 ICTK Co. Ltd. Procédé et appareil pour générer une puf par transformation d'un masque photographique dans un procédé de fabrication de composants à semi-conducteurs
WO2018199541A1 (fr) * 2017-04-27 2018-11-01 김태욱 Dispositif de distinction de disponibilité de clé d'identification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130101114A1 (en) * 2010-12-09 2013-04-25 Dong Kyue Kim Apparatus and method for generating identification key
FR2979751A1 (fr) * 2011-09-02 2013-03-08 St Microelectronics Crolles 2 Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation
EP3041029A1 (fr) * 2013-08-27 2016-07-06 ICTK Co. Ltd. Procédé et appareil pour générer une puf par transformation d'un masque photographique dans un procédé de fabrication de composants à semi-conducteurs
KR20150028756A (ko) * 2014-09-22 2015-03-16 (주) 아이씨티케이 식별 키 생성 장치 및 방법
WO2018199541A1 (fr) * 2017-04-27 2018-11-01 김태욱 Dispositif de distinction de disponibilité de clé d'identification

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANDREW RUKHIN ET AL: "Special Publication 800-22 Revision 1a A Statistical Test Suite for Random and Pseudorandom Number Generators for Cryptographic Applications", 1 April 2010 (2010-04-01), XP055353826, Retrieved from the Internet <URL:http://nvlpubs.nist.gov/nistpubs/Legacy/SP/nistspecialpublication800-22r1a.pdf> [retrieved on 20170310] *

Similar Documents

Publication Publication Date Title
EP3667728B1 (fr) Procédé de réalisation d&#39;un dispositif à diodes photo-émettrices et/ou photo-réceptrices et avec une grille de collimation auto-alignée
EP2866259B1 (fr) Puce électronique comprenant des moyens de protection de sa face arrière
FR3068150A1 (fr) Procede de securisation de maniere constructive d&#39;un circuit integre lors de sa realisation
US8617975B2 (en) Semiconductor processing methods
FR2773417A1 (fr) Procede de formation d&#39;un contact auto-aligne dans un dipositif a semiconducteur
FR2960657A1 (fr) Procede de lithographie a dedoublement de pas
EP3401830A1 (fr) Procédé de sécurisation d&#39;un circuit intégré lors de sa réalisation
FR3048103A1 (fr) Procede de detection d&#39;un amincissement du substrat semi-conducteur d&#39;un circuit integre depuis sa face arriere et circuit integre correspondant
FR2972298A1 (fr) Procede de metallisation de surfaces texturees
FR3087937A1 (fr) Personnalisation d&#39;un circuit integre lors de sa realisation
FR2957717A1 (fr) Procede de formation d&#39;une structure de type metal-isolant-metal tridimensionnelle
FR3111722A1 (fr) Dispositif de génération d&#39;un nombre aléatoire
EP2591506A1 (fr) Dispositif microelectronique a niveaux metalliques d&#39;interconnexion connectes par des vias programmables
FR3072211A1 (fr) Procede de detection d&#39;une injection de fautes et d&#39;un amincissement du substrat dans un circuit integre, et circuit integre associe
EP0190243B1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
FR2659495A1 (fr) Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication.
EP0209419B1 (fr) Procédé de réalisation d&#39;au moins deux métallisations d&#39;un composant semi-conducteur, recouvertes d&#39;une couche de diélectrique, et composant obtenu par ce diélectrique
FR3091014A1 (fr) Procédé de sécurisation d’un circuit intégré lors de sa réalisation
EP0951067A1 (fr) Circuit intégré avec couche d&#39;arrêt et procédé de fabrication associé
FR3073079A1 (fr) Procede de fabrication d&#39;un composant electronique a doubles boites quantiques
FR3071101A1 (fr) Empilement de puces
EP4082049A1 (fr) Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation
EP3711101B1 (fr) Procédé de fabrication d&#39;un dispositif électroluminescent
EP3743942B1 (fr) Puce electronique a face arriere protegee par une structure de fragilisation amelioree
EP4002183A1 (fr) Procede de fabrication d&#39;un dispositif microelectronique comprenant une pluralite de points memoires resistifs configuree pour former une fonction physique non clonable et ledit dispositif

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20211224

RX Complete rejection

Effective date: 20220307