JP2003203043A - データ転送装置、情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】外部機器等を追加する機能拡張に対して柔軟に
対応する。 【解決手段】バスアービトレータ１５には機能拡張を目
的として外部モジュール２１，２２（Ｉ／Ｏデバイス）
が接続され、バスアービトレータ回路１５と外部モジュ
ール２１，２２との間でデータ転送が行われる。外部モ
ジュール２１，２２には、自モジュールに必要なメモリ
空間を示すデータが記憶されたレジスタ選択回路２１
ｂ，２２ｂが設けられ、バスアービトレータ回路１５に
は、レジスタ選択回路２１ｂ，２２ｂに記憶されたデー
タを読み出すバイト指定レジスタリード回路１５ａと、
このデータをもとに外部モジュール２１，２２に対して
割り当てられたメモリ空間を示すメモリ空間指定レジス
タ１５ｃとが設けられ、このメモリ空間指定レジスタ１
５ｃをもとにして外部モジュール２１，２２に対してア
クセスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送装置、
情報処理装置に関し、特に携帯情報端末等に使用される
データ転送装置、情報処理装置に関する。

【０００２】

【従来の技術】携帯情報端末等の小型電子機器において
は、部品の実装面積に制約があるため、信号配線数をな
るべく少なく抑えることが必要となっている。そこで、
本出願人は、先に特願２０００−７７０７８において、
信号配線数を低減でき、しかも柔軟なアクセス制御を実
現することが可能な携帯情報端末等の小型電子機器に好
適なデータ転送装置及びバスシステムを提案している。

【０００３】特願２０００−７７０７８において開示さ
れたデータ転送装置は、コマンドとアドレスとデータを
同一バス上に出力する構成を採用しており、バスアービ
トレータと複数のＩ／Ｏデバイス間のデータ転送に用い
られるバス上には、コマンドとアドレスとデータが時分
割で送信する。この場合、バスに出力されているのがコ
マンドであるかデータであるかについては、それを区別
する専用の信号を転送元から出力することによって指定
される。データ転送装置では、全てのＩ／Ｏデバイスが
メモリマップ上に展開されているハードウェア構成であ
り、各Ｉ／ＯデバイスはメモリマップドＩ／Ｏとして用
いられる構成としている。

【０００４】

【発明が解決しようとする課題】特願２０００−７７０
７８では、信号配線数を低減でき、しかも柔軟なアクセ
ス制御を実現することができるものの、Ｉ／Ｏデバイス
のアドレスがバスアービトレータ側で一義的に決定さ
れ、メモリマップ上に展開されているハードウェア構成
として扱われていた。従って、システムが固定されてい
る場合で有れば有効な構成であるが、外部機器等を後か
ら追加する場合には、事前にバスアービトレータが追加
する外部機器等に対するメモリ空間を準備しておく必要
があり、機能拡張の点について柔軟性に限界があった。

【０００５】本発明は、前記のような問題に鑑みなされ
たもので、外部機器等（Ｉ／Ｏデバイス）を追加する機
能拡張に対して柔軟に対応することが可能なデータ転送
装置、情報処理装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、バスアービト
レータとＩ／Ｏデバイスとの間でデータを転送するデー
タ転送装置であって、前記Ｉ／Ｏデバイスには、自Ｉ／
Ｏデバイスに必要なメモリ空間を示すデータが記憶され
た記憶手段が設けられ、前記バスアービトレータには、
前記Ｉ／Ｏデバイスが接続された際に前記記憶手段に記
憶されたデータを読み出す読出し手段と、前記読出し手
段によって読み出されたデータをもとに前記Ｉ／Ｏデバ
イスに対して割り当てられたメモリ空間を示すメモリ空
間指定記憶手段とが設けられ、前記メモリ空間指定記憶
手段をもとにして前記Ｉ／Ｏデバイスに対してアクセス
されることを特徴とする。

【０００７】また本発明は、バスアービトレータとＩ／
Ｏデバイスとの間でデータを転送するデータ転送装置で
あって、前記Ｉ／Ｏデバイスには、他のＩ／Ｏデバイス
を接続するための接続手段と、自Ｉ／Ｏデバイスに必要
なメモリ空間を示すと共に他の外部モジュールが前記接
続手段を介して接続されているか否かを示すデータが記
憶された記憶手段と、前記記憶手段により記憶されたデ
ータをもとに前記バスアービトレータによるアクセスが
自Ｉ／Ｏデバイスに対するものであるか否かを判断する
判断手段と、前記記憶手段に記憶されたデータをもとに
自Ｉ／Ｏデバイスに対して割り当てられたメモリ空間を
示すメモリ空間指定記憶手段とが設けられ、前記バスア
ービトレータには、前記Ｉ／Ｏデバイスが接続された際
に、このＩ／Ｏデバイスを介して連続的に接続された他
の前記Ｉ／Ｏデバイスを含めた前記各Ｉ／Ｏデバイスの
前記記憶手段に記憶されたデータを読み出す読出し手段
と、前記読出し手段によって読み出された前記各Ｉ／Ｏ
デバイスのデータをもとに前記各Ｉ／Ｏデバイスに対し
て割り当てられたメモリ空間を示すメモリ空間指定記憶
手段と、前記読出し手段によって読み出されたデータを
もとに前記各Ｉ／Ｏデバイスに対して割り当てられたメ
モリ空間を前記各Ｉ／Ｏデバイスに通知する通知手段と
が設けられたことを特徴とする。

【０００８】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の第１実施形態に
係るバスシステムを用いた情報処理装置（データ転送装
置）のシステム構成が示されている。この情報処理装置
は携帯情報端末等として用いられるものであり、図示の
ように、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、ゲート
アレイ（Ｇａｔｅ Ａｒｒａｙ）１４、及び複数のＩ／
Ｏデバイスである外部モジュール２１，２２を備えてい
る。

【０００９】外部モジュール２１，２３は、例えばフロ
ッピー（登録商標）ディスクドライブ（ＦＤＤ）、ハー
ドディスクドライブ（ＨＤＤ）、オーディオ装置、デジ
タルカメラ、通信コントローラなどの各種周辺デバイス
である。

【００１０】ゲートアレイ（Ｇａｔｅ Ａｒｒａｙ）１
４は、ホスト側のメモリバス１０と外部モジュール２
１，２２側のＩ／Ｏバス２０の双方に接続されており、
ＣＰＵ１１からのアクセス要求に応じて外部モジュール
２１，２２をアクセス制御したり、あるいは外部モジュ
ール２１，２２からのメモリアクセス要求に応じてメモ
リアクセスを行うなどの制御を行う。このゲートアレイ
１４には、外部モジュール２１，２２に対するバスの切
換を制御するバスアービトレータ（Ｂｕｓ Ａｒｂｉｔ
ｒａｔｏｒ）回路１５、周辺装置として例えば液晶表示
装置（図示せず）を駆動する表示制御回路１７が組み込
まれている。

【００１１】バスアービトレータ回路１５には、１つの
チャネルに対して、バイト指定レジスタリード回路１５
ａ、アドレスデコーダ１５ｂ、メモリ空間指定レジスタ
１５ｃが設けられている。図１では、外部モジュール２
１が接続されたチャネルに対応する構成を示す。他のチ
ャネルに対しても同様の構成が設けられるものとする
（図示せず）。

【００１２】バイト指定レジスタリード回路１５ａは、
Ｉ／Ｏバス２０を介して接続される外部モジュールか
ら、この外部モジュールに必要なメモリ空間を示すバイ
ト指定レジスタ２１ｂを読み出すためのバイト指定要求
信号ＣＯＮＦＩＧ（後述する）を制御する。アドレスデ
コーダ１５ｂは、バイト指定レジスタリード回路１５ａ
によって読み出されたデータをもとに設定された、メモ
リ空間指定レジスタ１５ｃが示すメモリマップに従い外
部モジュールにアクセスする際のアドレス制御を行う。
メモリ空間指定レジスタ１５ｃは、バイト指定レジスタ
リード回路１５ａの制御によって読み出された外部モジ
ュールのバイト指定レジスタ２１ｂの値（データ）をも
とに割り当てられた外部モジュール毎のメモリ空間のメ
モリマップを示す。

【００１３】ホスト側のメモリバス１０は、図示のよう
に、３２ビット幅のデータバス、２６ビット幅のアドレ
スバス、及び制御信号を含んでいる。制御信号は、チッ
プセレクト信号ＣＳと、リード信号Ｒｅａｄと、３本の
ライト信号Ｗｒｉｔｅを含んでいる。Ｗｒｉｔｅ信号
は、それぞれが、１バイト書き込み、２バイト書き込
み、４バイト書き込みを示す。

【００１４】ＣＰＵ１１はメモリバス１０を用いてメモ
リアドレスを発行することによりＲＡＭ１２、ＲＯＭ１
３をアクセスする。ＣＰＵ１１は外部モジュール２１，
２２に対してもメモリバス１０を用いてメモリアドレス
を発行することによりアクセスする。つまりＣＰＵ１１
からみれば全ての外部モジュール２１，２２がメモリマ
ップ上に展開されているハードウェア構成であり、各外
部モジュール２１（Ｉ／Ｏデバイス）はメモリマップド
Ｉ／Ｏとして用いられる。ただし、第１実施形態では、
各外部モジュールから読み出されるメモリ空間バイト指
定データをもとにして、それぞれに対するメモリ空間が
メモリマップに割り当てられる。

【００１５】外部モジュール２１，２２が接続されるＩ
／Ｏバス２０は、チャネル型／バス型を併用したバス構
造であり、外部モジュール２１，２２に共通接続された
Ｉ／Ｏ共通バスと、各外部モジュール毎に独立して設け
られたチャネルインターフェース信号線とからなる。メ
モリバス１０のデータ転送幅は３２ビットであるのに対
し、Ｉ／Ｏ共通バスのデータ転送幅は８ビットである。
すなわち、Ｉ／Ｏ共通バスには、コマンドとアドレスと
データが時分割で送信される８ビット幅のＣＡＤ（Comm
and/Address/Data）バスが含まれており、各外部モジュ
ールとの間のデータ転送がＣＡＤバスを介して実行され
る。

【００１６】このため、ＣＰＵ１１と各外部モジュール
２１，２２との間のデータ転送に際しては、バスアービ
トレータ回路１５において、２６ビット幅のアドレス及
び３２ビット幅のパラレルデータをそれぞれ８ビット単
位に分割してそれをシリアルに外部モジュール側に転送
するパラレル／シリアル変換処理、あるいは外部モジュ
ール側から８ビットデータ単位でシリアル転送されるア
ドレスやデータを３２ビット幅にまとめてメモリバス１
０側に転送するシリアル／パラレル変換処理が実行され
ることになる。

【００１７】バスアービトレータ回路１５には、複数の
チャネルが用意されている。各チャネルには、チャネル
インターフェース信号線を介して対応する外部モジュー
ルが接続される。図１に示す例では、２つのチャネルに
外部モジュール２１，２２がそれぞれ接続されている状
態を示している。

【００１８】外部モジュール２１は、図１に示すよう
に、バイト指定レジスタ回路２１ａ、バイト指定レジス
タ２１ｂが設けられている。バイト指定レジスタ２１ｂ
は、自モジュールに必要なメモリ空間を示す値（デー
タ）を保持するためのもので、例えば図２に示すよう
に、００ｈ、０１ｈ、０２ｈ、…、２９ｈ、２Ａｈの値
によって、複数のメモリ空間サイズ（バイト数）の何れ
かを指定することができる。図２に示す例では、バイト
指定レジスタ２１ｂが１ｋｂｙｔｅ、２ｋｂｙｔｅ、４
ｋｂｙｔｅ、…、６４ｋｂｙｔｅ、３２Ｍｂｙｔｅ、６
４Ｍｂｙｔｅの各バイトのメモリ空間を示すことができ
ることを示している。バイト指定レジスタ回路２１ａ
は、自モジュールに必要なメモリ空間に対応するバイト
指定レジスタ２１ｂの値を選択する。例えば、外部モジ
ュール２１に６４ｋｂｙｔｅのメモリ空間が必要な場合
「０６ｈ」を選択する。

【００１９】バスアービトレータ回路１５のバイト指定
レジスタリード回路１５ａには、バイト指定レジスタ回
路２１ａによって選択されたバイト指定レジスタ２１ｂ
が読み出される。図３には、８ビット幅のＣＡＤバスを
通じて読み出されるバイト指定レジスタ２１ｂを示して
いる。ＣＡＤ信号線［７：０］のうち［５：０］によっ
てメモリ空間バイト指定をする。

【００２０】なお、外部モジュール２２には、外部モジ
ュール２１と同様にバイト指定レジスタ回路２２ａ及び
バイト指定レジスタ２２ｂが設けられている。バイト指
定レジスタ回路２２ａ及びバイト指定レジスタ２２ｂ
は、外部モジュール２１と同様の機能を持つものとして
詳細な説明を省略する。

【００２１】次に、バスアービトレータ回路１５及び各
外部モジュール２１，２２（Ｉ／Ｏデバイス）の端子仕
様について説明する。ＩＯ共通バスは１３本で、８本の
ＣＡＤ［７：０］、１本のコマンド／アドレスステータ
ス信号線ＣＡ、２本のアクノリッジ信号線ＡＣＫ［１：
０］、１本のＯＦＦ信号線ＯＦＦＢ、１本のリセット信
号線ＲＥＳＥＴＢから構成されている。

【００２２】コマンド／アドレスステータス信号ＣＡ
は、現在ＣＡＤ上に出力されているのがコマンドである
かデータであるかを区別するための信号である。コマン
ドまたはアドレスが出力される期間中はそれを出力する
側（マスタ）によってステータス信号ＣＡがアクティブ
状態“Ｈ”に設定される。データが出力される期間中は
ステータス信号ＣＡはインアクティブ状態“Ｌ”に設定
される。

【００２３】アクノリッジ信号ＡＣＫ［１：０］はコマ
ンド、アドレスまたはデータの受け側（スレーブ）の受
信状態を示す応答信号であり、ＡＣＫ＝“０１”はコマ
ンド、アドレスまたはデータのサイクルが正常終了した
ことを示し（肯定応答Ａｃｋｎｏｗｌｅｄｇｅ）、また
ＡＣＫ＝“１０”はコマンド、アドレスまたはデータの
サイクルの再送要求（Ｒｅｔｒｙ）を示す。このアクノ
リッジ信号ＡＣＫ［１：０］を何サイクル目で出力する
かはアドレスフェーズ及びデータフェーズそれぞれにつ
いて固定化されている。

【００２４】ＯＦＦ信号線ＯＦＦＢ及びリセット信号線
ＲＥＳＥＴＢは、それぞれバスアービトレータ回路１５
から外部モジュール側に出力される信号であり、外部モ
ジュールのオフ及びリセットを示す。

【００２５】また、各チャネルインターフェース信号線
には、ソース同期クロック信号ＳＣＬＫ、割り込み信号
ＩＮＴＢ、バス使用権要求信号ＢＲＥＱ、バス使用権許
可信号ＢＧＮＴＢ、バイト指定要求信号ＣＯＮＦＩＧが
１本ずつ設けられている。

【００２６】ソース同期クロック信号ＳＣＬＫは、コマ
ンド、アドレス、またはデータを出力する際の転送用同
期クロックであり、ＣＡＤバス上のデータ（コマンド、
アドレス、データ）のサンプリングに使用される。ソー
ス同期クロック信号ＳＣＬＫは、マスタ側から出力され
る。受信側であるスレーブによるデータ受信はマスタ側
からのソース同期クロック信号ＳＣＬＫによって開始さ
れ、そのソース同期クロック信号ＳＣＬＫに同期してコ
マンド、アドレス、またはデータを受信する。

【００２７】バス使用権要求信号ＢＲＥＱは、バスアー
ビトレータ回路１５に対してＩＯ共通バスの使用権を要
求するための信号であり、外部モジュールからバスアー
ビトレータ回路１５に発行される。バスアービトレータ
回路１５は、複数の外部モジュールそれぞれからのバス
使用権要求信号ＢＲＥＱを調停し、バス使用権を与える
べき外部モジュールに対してバス使用権許可信号ＢＧＮ
ＴＢを発行する。バス使用権要求信号ＢＲＥＱ及びバス
使用権許可信号ＢＧＮＴＢはそれぞれ負論理の信号であ
る。

【００２８】バイト指定要求信号ＣＯＮＦＩＧは、外部
モジュールが接続された際に、その外部モジュールに対
してバイト指定レジスタをアクセスするための信号であ
り、バスアービトレータ回路１５のバイト指定レジスタ
リード回路１５ａにより“Ｈ”の状態に制御される。

【００２９】バスアービトレータ回路１５と外部モジュ
ールの間では、常にデータのやり取りはマスタとスレー
ブの２つの関係で発生し、転送データの出力側がバス権
を確保してから転送用のクロックＳＣＬＫを制御してデ
ータ転送を行う。外部モジュールはそれぞれバスリクエ
スト（ＢＲＥＱ）回路を持ち、バスアービトレータ回路
１５から許可を受けた外部モジュールだけがデータを出
力することができる。

【００３０】次に、第１実施形態における動作について
説明する。ここでは、外部モジュール２１をシステムに
追加する場合を例にして説明する。図４は、外部モジュ
ール２１がＩ／Ｏバス２０を介してゲートアレイ１４
（バスアービトレータ回路１５）に接続された場合の各
信号の変化を示すタイミングチャートである。

【００３１】バスアービトレータ回路１５は、外部モジ
ュールが活線挿抜できるように、外部モジュールが接続
されていない時には端子状態を、ＩＮＴＢ信号を除きハ
イインピーダンス（Ｈｉ−Ｚ）状態にしている。

【００３２】ここで外部モジュール２１が接続される
と、バスアービトレータ回路１５は、割り込み信号ＩＮ
ＴＢ（ＩＮＴＢ１）が“Ｌ”となったことで、外部モジ
ュールが接続されたことを検知する。この後、バスアー
ビトレータ回路１５（バイト指定レジスタリード回路１
５ａ）は、バス使用権許可信号ＢＧＮＴＢを“Ｈ”にし
て各信号を活性化し、バイト指定要求信号ＣＯＮＦＩＧ
（ＣＯＮＦＩＧ１）を“Ｈ”にする。バイト指定要求信
号ＣＯＮＦＩＧは、通常では“Ｌ”の状態にあるが、外
部モジュール２１のバイト指定レジスタ２１ｂにアクセ
スする場合に“Ｈ”の状態にされる。

【００３３】バスアービトレータ回路１５は、バイト指
定要求信号ＣＯＮＦＩＧが“Ｈ”状態にあるときにソー
ス同期クロック信号ＳＣＬＫを出力すると、外部モジュ
ール２１のバイト指定レジスタ回路２１ａがソース同期
クロック信号ＳＣＬＫに同期してバイト指定レジスタ２
１ｂを選択し、その内容をＣＡＤバス［７：０］に出力
する。

【００３４】図４に示す例では、バイト指定レジスタ２
１ｂの値として「０６ｈ」が読み出されたことを示して
いる。すなわち、外部モジュール２１には６４ｋｂｙｔ
ｅのメモリ空間が必要であることを示している。

【００３５】バイト指定レジスタリード回路１５ａによ
って外部モジュール２１のバイト指定レジスタ２１ｂが
読み出されると、ＣＰＵ１１は、このバイト指定レジス
タ２１ｂの値をもとにして、ＯＳ（オペレーティングシ
ステム）あるいはファイル管理プログラムによって、シ
ステムのメモリ空間のどこに外部モジュール２１のメモ
リ空間（６４ｋｂｙｔｅ）を配置するかを決定する。Ｃ
ＰＵ１１は、外部モジュール２１に対して決定したメー
ル空間の配置をメモリ空間指定レジスタ１５ｃに設定す
る。例えば、メモリ空間指定レジスタ１５ｃには、割り
当てられたメモリ空間のアドレスの上位ビットを設定す
る。

【００３６】こうして、メモリ空間指定レジスタ１５ｃ
に外部モジュール２１が必要とするメモリ空間が割り当
てられたメモリマップが設定されると、メモリ空間指定
レジスタ１５ｃをもとにしたアドレスデコーダ１５ｂに
よるアドレス制御により、外部モジュール２１に対して
アクセスすることができる。なお、その他のアクセス手
順については前述と同様にして実行されるものとする。

【００３７】このようにして、第１実施形態では、外部
モジュールのそれぞれに自モジュールが必要とするメモ
リ空間を通知するためのバイト指定レジスタ回路、バイ
ト指定レジスタを設け、バスアービトレータ回路１５に
より外部モジュールが接続された場合にこの外部モジュ
ールからバイト指定レジスタの値を読み取り、これをも
とに新たに接続された外部モジュールが必要とするメモ
リ空間を割り当てることができる。従って、予め決めら
れた外部モジュールだけに限らず、新たな外部モジュー
ル２１の追加に対して柔軟に対応することが可能とな
る。

【００３８】次に、第２実施形態について説明する。第
１実施形態では、バスアービトレータ回路１５に設けら
れた複数のチャネルにそれぞれ１つの外部モジュールが
接続され、この外部モジュールに対してシステム上のメ
モリ空間を割り当てるものとしたが、第２実施形態では
チャネルに接続された外部モジュールにさらに別の外部
モジュールを連続的に結合できるようにし、この別の外
部モジュールについてもメモリ空間を割り当てることが
できるようにする。

【００３９】図５には、本発明の第２実施形態に係るバ
スシステムを用いた情報処理装置のシステム構成が示さ
れている。なお、基本的な構成については第１実施形態
と同じであるものとして詳細な説明を省略する。以下に
第１実施形態と異なる部分について説明する。

【００４０】図５は、ゲートアレイ１４に設けられたバ
スアービトレータ回路３５に外部モジュール４１が接続
され、さらに外部モジュール４１に対して外部モジュー
ル４２が連続的に接続された構成例を示している。

【００４１】バスアービトレータ回路３５には、接続さ
れた複数の外部モジュール４１，４２のバイト指定レジ
スタ４１ｃ，４２ｃを読出し、メモリ空間指定レジスタ
４１ｅ，４２ｅに各外部モジュールに割り当てたメモリ
空間を示すアドレスの上位８ビットを書き込む回路と、
複数の外部モジュール４１，４２に対して割り当てたメ
モリ空間を示すメモリマップを示すメモリ空間指定レジ
スタとを有している（図示せず）。

【００４２】外部モジュール４１には、バスアービトレ
ータ回路１５と接続するための端子と同様に外部モジュ
ール４２と接続するバスコントローラ４１ａと、自モジ
ュールに必要なメモリ空間に対応するバイト指定レジス
タ４１ｂの値を選択するレジスタ選択回路４１ｂと、自
モジュールに必要なメモリ空間を示すと共に他の外部モ
ジュールが接続されているか否かを示す値を保持するた
めのバイト指定レジスタ４１ｃと、ＣＡＤバスを介して
得られるアドレスをデコードして、メモリ空間指定レジ
スタ４１ｅの値をもとにバスアービトレータ回路３５に
よる自モジュールに対するアクセスであるか否かを判断
するためのアドレスデコーダ４１ｄと、バスコントロー
ラ４１ａによって接続された他の外部モジュールに割り
当てられたメモリ空間のメモリマップ（アドレスの上位
８ビット）を示すメモリ空間指定レジスタ４１ｅとが設
けられている。

【００４３】また、外部モジュール４１に接続される外
部モジュール４２には、外部モジュール４１と同様にし
て、レジスタ選択回路４２ｂ、バイト指定レジスタ４２
ｃ、アドレスデコーダ４２ｄ、メモリ空間指定レジスタ
４２ｅとが設けられている。それぞれは、外部モジュー
ル４１と同様の機能を有するものとして詳細な説明を省
略する。なお、図５に示す例では、２つの外部モジュー
ル４１，４２が追加された場合の構成を示しているが、
外部モジュール４２に外部モジュール４１のバスコント
ローラ４１ａと同様のコントローラを設けることによ
り、さらに外部モジュール４２を介して他の外部モジュ
ールを接続することも可能である。以下、同様にして、
さらに外部コントローラを連続的に接続することが可能
である。

【００４４】次に、第２実施形態における動作について
説明する。図６は、外部モジュール４１と、外部モジュ
ール４１を介して外部モジュール４２が接続された場合
の各信号の変化を示すタイミングチャートである。

【００４５】外部モジュール４１が接続される第１実施
形態で説明した場合と同様にして、バスアービトレータ
回路３５は、割り込み信号ＩＮＴＢ（ＩＮＴＢ１）が
“Ｌ”となったことで、外部モジュールが接続されたこ
とを検知し、バス使用権許可信号ＢＧＮＴＢを“Ｈ”に
して各信号を活性化し、バイト指定要求信号ＣＯＮＦＩ
Ｇ（ＣＯＮＦＩＧ１）を“Ｈ”にしてバイト指定レジス
タへアクセスすることを要求する。

【００４６】外部モジュール４１のバスコントローラ４
１ａは、ＣＡＤ［７：０］、バイト指定要求信号ＣＯＮ
ＦＩＧ、コマンド／アドレスステータス信号線ＣＡを外
部モジュール４２に対してスルーさせ、それぞれＣＡ
Ｄ’［７：０］、バイト指定要求信号ＣＯＮＦＩＧ’、
コマンド／アドレスステータス信号線ＣＡ’として供給
する（図６参照）。

【００４７】図７（ａ）には、ＣＡＤバスを通じて読み
出されるバイト指定レジスタを示している。図７（ａ）
に示すリード時では、ＣＡＤ［７：０］のうち最上位の
１ビット［７］が現在アクセスしている外部モジュール
にさらに別の外部モジュールが存在するか否かを示す信
号である。その他のビットは、図３に示す第１実施形態
と同じである（［５：０］がメモリ空間バイト指定を示
す）。例えば、図５に示すように、外部モジュール４１
にさらに外部モジュール４２が接続されている場合には
最上位ビットが“１”となる。

【００４８】バスアービトレータ回路３５に接続されて
いる外部モジュール４１は、第１実施形態と同様にして
してバイト指定要求信号ＣＯＮＦＩＧが“Ｈ”のときに
ソース同期クロック信号ＳＣＬＫが発生されると、１回
目で自モジュールに対してアクセスされたと判断して、
この時のみクロックに同期してメモリ空間レジスタの値
をＣＡＤ［７：０］に出力する。また、ソース同期クロ
ック信号ＳＣＬＫの１回目のクロックは、外部モジュー
ル４２に対して出力しない（ソース同期クロック信号Ｓ
ＣＬＫ’は出力しない）。

【００４９】ソース同期クロック信号ＳＣＬＫの２回目
のクロックが出力された場合、外部モジュール４１は、
バスアービトレータ回路３５が外部モジュール４１の選
択を終了したものと判断し、それ以降のソース同期クロ
ック信号ＳＣＬＫを外部モジュール４２にスルーさせ
て、ソース同期クロック信号ＳＣＬＫ’として出力す
る。

【００５０】外部モジュール４２は、外部モジュール４
１を通じてソース同期クロック信号ＳＣＬＫ’を入力す
ると、バスアービトレータ回路３５に対して前述した外
部モジュール４１と同様の動作を実行する。すなわち、
バイト指定要求信号ＣＯＮＦＩＧ’が“Ｈ”のときにソ
ース同期クロック信号ＳＣＬＫ’が発生されると、１回
目のクロックに同期してＣＡＤ’［７：０］にバイト指
定レジスタ４２ｃの値を出力する。このときの最上位ビ
ットは、外部モジュール４２に他の外部モジュールがさ
らに接続されていないので“０”である。これにより、
バスアービトレータ回路３５は、ソース同期クロック信
号ＳＣＬＫの発生を停止する。

【００５１】以上の処理によりバスアービトレータ回路
３５は、外部モジュール４１，４２がそれぞれ必要とす
るメモリ空間の値を取得することができる。バスアービ
トレータ回路３５では、第１実施形態で説明したよう
に、外部モジュール４１，４２から取得したメモリ空間
を示す値をもとに、それぞれにメモリ空間をメモリ空間
マップに割り当てる。そして、以下に説明するようにし
て、外部モジュール４１，４２に対して割り当てたメモ
リ空間（アドレスの上位８ビット）を通知する。

【００５２】図８には、外部モジュール４１，４２のそ
れぞれに対して割り当てたメモリ空間の一例を示してい
る。図６に示すように、外部モジュール４１からはメモ
リ空間を示す値「８６ｈ」（６４ｋｂｙｔｅのメモリ空
間を示す）が取得され、外部モジュール４２からはメモ
リ空間を示す値「０７ｈ」（１２８ｋｂｙｔｅのメモリ
空間を示す）が取得されている。そこで、バスアービト
レータ回路３５は、図８に示すように、外部モジュール
４１に対して「０８０−０００ｈ」から６４ｋｂｙｔｅ
配置し、外部モジュール４２に対して「２８８−０００
０ｈ」から１２８ｋｂｙｔｅ配置している。この場合、
各外部モジュール４１，４２のアドレスの上位８ビット
の値は、それぞれ「２０ｈ」「Ａ２ｈ」となる。これを
各外部モジュール４１，４２に通知して、メモリ空間指
定レジスタ４１ｅ，４２ｅに保持させる。これにより、
各外部モジュール４１，４２は、バスアービトレータ回
路３５からＣＡＤバスを介して得られるアドレスをデコ
ードすることにより自モジュールが選択されているか否
かを判断することができる。

【００５３】以下、各外部モジュール４１，４２へのア
ドレスの上位８ビット設定について、図９に示すタイミ
ングチャートを参照しながら説明する。

【００５４】第１実施形態において、コマンド／アドレ
スステータス信号ＣＡは、コマンドとアドレスを指定す
るための信号として用いているが、第２実施形態ではさ
らに、バイト指定要求信号ＣＯＮＦＩＧが「Ｈ」のとき
には別の機能を加え、コマンド／アドレスステータス信
号ＣＡが「Ｌ」の時はメモリ空間のリード、「Ｈ」の時
はメモリ空間のライトとする。メモリ空間指定レジスタ
のライト時の構成を図７（ｂ）に示している。図７
（ｂ）に示すように、８ビットすべてが割り当てられた
メモリ空間を示す上位８ビットを示している。

【００５５】バスアービトレータ回路３５に直接接続さ
れている外部モジュール４１は、バイト指定要求信号Ｃ
ＯＮＦＩＧが「Ｈ」かつコマンド／アドレスステータス
信号ＣＡが「Ｈ」の時に最初にソース同期クロック信号
ＳＣＬＫが発生されると自モジュールがアスされたもの
と判断し、この時のクロックに同期してメモリ空間指定
レジスタ４１ｅにバスアービトレータ回路３５が出力し
たＣＡＤ［７：０］の値を書き込む。また、ソース同期
クロック信号ＳＣＬＫの１回目のクロックは、外部モジ
ュール４２に供給しない。

【００５６】２回目のソース同期クロック信号ＳＣＬＫ
がバスアービトレータ回路３５によって発生されると、
外部モジュール４１は、バスアービトレータ回路３５が
外部モジュール４１の選択を終了したと判断して、以降
のソース同期クロック信号ＳＣＬＫをソース同期クロッ
ク信号ＳＣＬＫ’として外部モジュール４２にスルーし
て出力する。

【００５７】外部モジュール４２は、外部モジュール４
１がバスアービトレータ回路３５に対して動作したのと
同様な動作を行なう。すなわち、外部モジュール４２
は、バイト指定要求信号ＣＯＮＦＩＧ’が「Ｈ」かつコ
マンド／アドレスステータス信号ＣＡ’が「Ｈ」の時に
最初にソース同期クロック信号ＳＣＬＫ’の１回目のク
ロックに同期してメモリ空間指定レジスタ４２ｅにバス
アービトレータ回路３５が出力したＣＡＤ’［７：０］
の値を書き込む。

【００５８】バスアービトレータ回路３５は、外部モジ
ュール４１，４２の２つの外部モジュールが接続されて
いることをすでに認識しているので、ここでソース同期
クロック信号ＳＣＬＫの発生を停止する。

【００５９】以上により外部モジュール４１，４２は、
バスアービトレータ回路３５が設定したメモリ空間のア
ドレス配置を認識し、各モジュール４１，４２のアドレ
スデコーダ４１ｄ，４２ｄを設定する。

【００６０】外部モジュール４２が外部モジュール４１
と同様にさらに外部接続バスを有していれば、外部モジ
ュール４１と外部モジュール４２は交換可能であり、ま
た他の外部モジュールもさらに外部モジュール４２と同
様な手続きで接続することも可能である。

【００６１】前述した例では、外部モジュール４１と外
部モジュール４２が同時にバスアービトレータ回路３５
に接続されている構成を想定しているが、バスアービト
レータ回路３５に対して先に外部モジュール４１が接続
されており、後から外部モジュール４２が接続された場
合も割り込み信号ＩＮＴＢ’が発生し、外部モジュール
４１からバスアービトレータ回路３５に外部モジュール
４１に外部モジュール４２が接続されたことを割り込み
信号ＩＮＴＢによって通知すれば、以後、同様なシーケ
ンスでメモリ空間の配置をすることができる。

【００６２】このようにして、第２実施形態では、複数
の外部モジュール４１，４２を新たに追加したときに、
各外部モジュール４１，４２に必要なメモリ空間の値を
バスアービトレータ回路３５に通知し、複数の外部モジ
ュール４１，４２のそれぞれに対してアドレス配置する
ことができる。このため、外部モジュール４１，４２を
複数かつ順序を考慮することなく接続でき、柔軟に外部
モジュールを追加してシステムを構築することができ
る。また、バスアービトレータ回路３５に接続された１
つの外部モジュール４１に対して、さらに外部モジュー
ル４２を接続して追加することが可能であるので、バス
アービトレータ回路３５の端子数を増加させることな
く、外部モジュールの追加が可能となり、バスアービト
レータ回路３５の構成を簡単化することができる。

【００６３】なお、前述した各実施形態における説明で
は、外部モジュール（Ｉ／Ｏデバイス）には、バイト指
定レジスタが設けられ、バイト指定レジスタ選択回路に
よって自モジュールが必要とするメモリ空間を示す値を
選択するものとしているが、予め自モジュールが必要な
メモリ空間を示す値のみを記憶するバイト指定レジスタ
を設けて、バスアービトレータ回路によって読み出され
る構成とすることもできる。

【００６４】また、本発明は、前述した実施形態に限定
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で種々に変形することが可能である。また、前述
した実施形態で実行される機能は可能な限り適宜組み合
わせて実施しても良い。前述した実施形態には種々の段
階の発明が含まれており、開示される複数の構成要件に
おける適宜の組み合わせにより種々の発明が抽出され得
る。例えば、実施形態に示される全構成要件から幾つか
の構成要件が削除されても、効果が得られるので有れ
ば、この構成要件が削除された構成が発明として抽出さ
れ得る。

【００６５】

【発明の効果】以上のように、本発明によれば、外部機
器を追加接続した際に、外部機器が必要とするメモリ空
間を示すデータを外部機器から取得して割り当てること
ができるので、外部機器等（Ｉ／Ｏデバイス）を追加す
る機能拡張に対して柔軟に対応することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るバスシステムを用
いた情報処理装置のシステム構成を示す図。

【図２】バイト指定レジスタが保持するメモリ空間を示
す値の一例を示す図。

【図３】８ビット幅のＣＡＤバスを通じて読み出される
バイト指定レジスタを示す図。

【図４】外部モジュール２１がＩ／Ｏバス２０を介して
ゲートアレイ１４（バスアービトレータ回路１５）に接
続された場合の各信号の変化を示すタイミングチャー
ト。

【図５】本発明の第２実施形態に係るバスシステムを用
いた情報処理装置のシステム構成を示す図。

【図６】外部モジュール４１と、外部モジュール４１を
介して外部モジュール４２が接続された場合の各信号の
変化を示すタイミングチャート。

【図７】ＣＡＤバスを通じて読み出されるバイト指定レ
ジスタを示す図。

【図８】外部モジュール４１，４２のそれぞれに対して
割り当てたメモリ空間の一例を示す図。

【図９】外部モジュール４１，４２へのアドレスの上位
８ビット設定のタイミングチャート。

【符号の説明】

１０…メモリバス １１…ＣＰＵ １２…ＲＡＭ １３…ＲＯＭ １４…ゲートアレイ １５，３５…バスアービトレータ回路 １５ａ…バイト指定レジスタリード回路 １５ｂ…アドレスデコーダ １５ｃ，４１ｅ，４２ｅ…メモリ空間指定レジスタ ４１ｄ，４２ｄ…アドレスデコーダ １７…表示制御回路 ２０…Ｉ／Ｏバス ２１，２２，４１，４２…外部モジュール ２１ａ，２２ａ…バイト指定レジスタ回路 ２１ｂ，２２ｂ，４１ｃ，４２ｃ…バイト指定レジスタ ４１ａ…バスコントローラ ４１ｂ，４２ｂ…レジスタ選択回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 バスアービトレータとＩ／Ｏデバイスと
   の間でデータを転送するデータ転送装置であって、 前記Ｉ／Ｏデバイスには、 自Ｉ／Ｏデバイスに必要なメモリ空間を示すデータが記
   憶された記憶手段が設けられ、 前記バスアービトレータには、 前記Ｉ／Ｏデバイスが接続された際に前記記憶手段に記
   憶されたデータを読み出す読出し手段と、 前記読出し手段によって読み出されたデータをもとに前
   記Ｉ／Ｏデバイスに対して割り当てられたメモリ空間を
   示すメモリ空間指定記憶手段とが設けられ、 前記メモリ空間指定記憶手段をもとにして前記Ｉ／Ｏデ
   バイスに対してアクセスされることを特徴とするデータ
   転送装置。
2. 【請求項２】 Ｉ／Ｏデバイスをバスアービトレータに
   より接続し、このバスアービトレータを通じて前記Ｉ／
   Ｏデバイスにアクセスする情報処理装置であって、 前記バスアービトレータには、 前記Ｉ／Ｏデバイスが接続された際に、このＩ／Ｏデバ
   イスが必要とするメモリ空間を示すデータを前記Ｉ／Ｏ
   デバイスから読み出す読出し手段と、 前記読出し手段によって読み出されたデータをもとに前
   記Ｉ／Ｏデバイスに対して割り当てられたメモリ空間を
   示すメモリ空間指定記憶手段とを具備し、 前記メモリ空間指定記憶手段をもとにして前記Ｉ／Ｏデ
   バイスに対してアクセスすることを特徴とする情報処理
   装置。
3. 【請求項３】 バスアービトレータとＩ／Ｏデバイスと
   の間でデータを転送するデータ転送装置であって、 前記Ｉ／Ｏデバイスには、 他のＩ／Ｏデバイスを接続するための接続手段と、 自Ｉ／Ｏデバイスに必要なメモリ空間を示すと共に他の
   外部モジュールが前記接続手段を介して接続されている
   か否かを示すデータが記憶された記憶手段と、 前記記憶手段により記憶されたデータをもとに前記バス
   アービトレータによるアクセスが自Ｉ／Ｏデバイスに対
   するものであるか否かを判断する判断手段と、 前記記憶手段に記憶されたデータをもとに自Ｉ／Ｏデバ
   イスに対して割り当てられたメモリ空間を示すメモリ空
   間指定記憶手段とが設けられ、 前記バスアービトレータには、 前記Ｉ／Ｏデバイスが接続された際に、このＩ／Ｏデバ
   イスを介して連続的に接続された他の前記Ｉ／Ｏデバイ
   スを含めた前記各Ｉ／Ｏデバイスの前記記憶手段に記憶
   されたデータを読み出す読出し手段と、 前記読出し手段によって読み出された前記各Ｉ／Ｏデバ
   イスのデータをもとに前記各Ｉ／Ｏデバイスに対して割
   り当てられたメモリ空間を示すメモリ空間指定記憶手段
   と、 前記読出し手段によって読み出されたデータをもとに前
   記各Ｉ／Ｏデバイスに対して割り当てられたメモリ空間
   を前記各Ｉ／Ｏデバイスに通知する通知手段とが設けら
   れたことを特徴とするデータ転送装置。
4. 【請求項４】 Ｉ／Ｏデバイスをバスアービトレータに
   より接続し、このバスアービトレータを通じて前記Ｉ／
   Ｏデバイスにアクセスする情報処理装置であって、 前記バスアービトレータには、 前記Ｉ／Ｏデバイスが接続された際に、このＩ／Ｏデバ
   イスを介して連続的に接続された他の前記Ｉ／Ｏデバイ
   スを含めた前記各Ｉ／Ｏデバイスの前記記憶手段に記憶
   されたデータを読み出す読出し手段と、 前記読出し手段によって読み出された前記各Ｉ／Ｏデバ
   イスのデータをもとに前記各Ｉ／Ｏデバイスに対して割
   り当てられたメモリ空間を示すメモリ空間指定記憶手段
   と、 前記読出し手段によって読み出されたデータをもとに前
   記各Ｉ／Ｏデバイスに対して割り当てられたメモリ空間
   を前記各Ｉ／Ｏデバイスに通知する通知手段とが設けら
   れたことを特徴とする情報処理装置。
5. 【請求項５】 前記バスアービトレータと前記Ｉ／Ｏデ
   バイスは、 コマンドとアドレスとデータを同一バス上に出力する手
   段と、 前記バスを用いてデータを転送するときに相手方にクロ
   ックを送信する手段と、 相手方から転送されるデータをその相手方からのクロッ
   クを受けて受信する手段と、 前記コマンドとアドレスとデータを同一バスに出力する
   ときにこのバスに出力されているのがコマンドかデータ
   かを区別する信号を出力する手段とを具備することを特
   徴とする請求項１または請求項３記載のデータ転送装
   置。