JP2002149626A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2002149626A JP2002149626A JP2000342849A JP2000342849A JP2002149626A JP 2002149626 A JP2002149626 A JP 2002149626A JP 2000342849 A JP2000342849 A JP 2000342849A JP 2000342849 A JP2000342849 A JP 2000342849A JP 2002149626 A JP2002149626 A JP 2002149626A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- microcomputer
- address
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
ケーブルを利用して、ホストからマイクロコンピュータ
へのプログラム書き込みを高速に行う。 【解決手段】プログラム格納用のフラッシュROM50
は、パーソナルコンピュータ100から送られるプログ
ラムデータを書き込むべき第1のプログラム領域と、書
き込み制御プログラムが格納された第2のプログラム領
域を有し、この書き込み制御プログラムに従って、US
Bインターフェース回路30を経由してRAM40に一
時記憶されたプログラムデータをフラッシュROM50
の第1のプログラム領域に書き込むようにした。
Description
ェース回路及びプログラム格納用メモリとしてEEPR
OMを内蔵したマイクロコンピュータに関するものであ
り、特にホスト(例えば、パーソナルコンピュータ)か
らUSBインターフェース回路を介してEEPROMへ
プログラムデータを書き込み、ベリファイ等を行うこと
を可能にしたマイクロコンピュータに関する。
て、周辺デバイスの拡張性の自由度を高めるために、U
SB(Universal Serial Bus)のサポートが始められて
いる。USBはユーザの利便性を考慮して考案されたシ
リアルインターフェース規格であって、キーボード、マ
ウス、カメラ、プリンタ、スキャナー、スピーカ等の様
々な周辺デバイスとパーソナルコンピュータ等との通信
に共通に使用できる。
ュータと周辺デバイスとの接続構成例を示す図である。
上位のパーソナルコンピュータ100とハブ101との
間はUSBケーブルで接続され、さらにハブ101の下
位には周辺デバイス102〜105が接続され得る。そ
して、パーソナルコンピュータ100によって周辺デバ
イス102〜105の管理が行われる仕組みになってい
る。このように、USBは多重スター型のネットワーク
構造の双方向通信可能なシリアルバスといえる。
が含まれる。その内訳は電源用2本と、データ信号用2
本である。データ信号は基本的には差動信号(D+,
D-)として扱われる。また、USBを利用したデータ
転送は、転送単位がフレームという概念で時間分割さ
れ、そのフレームを積み重ねていくことにより行う。1
つのフレームはSOF(Start Of Frame)パケットによ
り開始する。そして、ホストのパーソナルコンピュータ
は予めそのフレームの中にスケジューリングされたデー
タ転送要求トークン(キーボードやカメラからのデータ
入力要求や、音声データの出力要求)を順次送出するこ
とにより、複数の周辺デバイスとのデータ転送を並行し
て行う。
えば「Interface」(1997年1月号)、特開平11
−205412号公報等がある。
常、デバイスの動作を制御するためのマイクロコンピュ
ータが搭載される。ここで、マイクロコンピュータには
プログラム格納用メモリとして、電気的に書き換え、読
み出し及び消去可能な不揮発性メモリであるEEPRO
Mが内蔵されているものとする。このEEPROMに
は、上記の機能に加えてプログラムデータを一括消去す
る機能を備えたフラッシュROMも含まれる。
ータを書き込む場合、2つの方法が行われていた。以下
では、プログラム格納用メモリとしてフラッシュROM
を備えたマイクロコンピュータを例として説明する。
イター110を用いてマイクロコンピュータ111に内
蔵されたフラッシュROM112にパラレルにデータを
書き込む場合である。例えば、8ビットのマイクロコン
ピュータ111においては、データ信号線が8本、アド
レス信号線が16本、コントロール信号線が3本(チッ
プイネーブル信号、ライトイネーブル信号、リードイネ
ーブル信号)が必要であった。
べきプログラムデータはパーソナルコンピュータ100
内にヘキサファイル等の所定のファイル形式で存在する
場合が多い。そこで、第2の方法としてパーソナルコン
ピュータ100からフラッシュROM112にプログラ
ムデータを書き込む場合、図6に示すように、パーソナ
ルコンピュータ100に併設されたシリアル通信ユニッ
ト115(RS232C等)を用い、シリアル信号線1
13を介してマイクロコンピュータ111と接続してい
た。
IO(Serial Input/Output)回路114が内蔵される
と共に、フラッシュROM112の所定領域にはSIO
回路114を動作させるためのSIO制御プログラムが
予め書き込まれている。パーソナルコンピュータ100
からシリアル信号線113を介してプログラムデータが
転送されて来ると、SIO回路114はSIO制御プロ
グラムに従って、フラッシュROM112に書き込み動
作を行う。しかしながら、上述したシステム構成ではS
IO回路114、シリアル通信ユニット115(RS2
32C等)という特別な外部回路と通信ソフトを必要と
していた。
マイクロコンピュータに内蔵されたプログラム格納用メ
モリであるフラッシュROMにプログラムデータを書き
込む場合、当該プログラムデータをパラレルに書き込む
と信号線の本数が多くなり、シリアルに書き込む場合に
は特別の外部回路や通信ソフトを必要としていた。
ピュータ)と周辺デバイスとを接続して双方向通信可能
な環境において備えられているUSBケーブルをそのま
ま利用して、ホスト(パーソナルコンピュータ)からマ
イクロコンピュータに内蔵されたフラッシュROMへプ
ログラムデータの書き込み等を行うと共に、プログラム
データ書き込み後はUSBケーブルを本来の目的である
双方向通信に用いるようにし、特別のシリアルラインや
外部回路、通信ソフト等を不要とすることを目的として
いる。
ュータは、上述した課題を解決するために、ホストとマ
イクロコンピュータ間のデータの送受信のインターフェ
ースを行うUSBインターフェース回路と、電気的に書
き換え及び読み出し可能なプログラム格納用の不揮発性
メモリと、前記USBインターフェース回路によってパ
ラレル変換されたホストからのプログラムデータを一時
記憶するデータメモリと、前記不揮発性メモリから読み
出されるプログラム命令を実行するCPUと、を備えた
マイクロコンピュータであって、前記プログラム格納用
の不揮発性メモリは、書き込み制御プログラムが格納さ
れた第1のプログラム領域と前記プログラムデータを書
き込むべき第2のプログラム領域とを有し、前記第1の
プログラム領域に格納された書き込み制御プログラムに
従って、前記データメモリに一時記憶されたプログラム
データを第2のプログラム領域に書き込むことを特徴と
する。
ホストからマイクロコンピュータへプログラムデータを
高速に書き込むことが可能となる。
モリのアドレスを制御するプログラムカウンタを備え、
マイクロコンピュータのリセットに応じて、前記プログ
ラムカウンタの値を前記第1のプログラム領域の先頭ア
ドレスにジャンプさせることを特徴する。これにより、
マイクロコンピュータのリセットに応じて、確実に書き
込み制御プログラムをスタートさせることができる。
とを特徴とする。汎用のマイクロコンピュータが備えた
RAMを有効利用するためである。
回路及び前記CPUからアクセス可能であることを特徴
とする。RAMを有効利用するためである。
ら出力される第1のアドレス信号と前記CPUから出力
される第2のアドレス信号を選択して前記RAMのアド
レスデコーダに入力するアドレス選択回路を備え、前記
RAMのデータ領域をUSBインターフェース回路及び
前記CPUからアクセス可能としたことを特徴とする。
らのデータ受信中は前記USBインターフェース回路か
ら出力される第1のアドレス信号を選択することを特徴
とする。これにより、ホストからのデータ受信を優先さ
せ、確実にデータ受信をすることが可能となる。
図面を参照しながら説明する。図1は、本発明の実施形
態に係るマイクロコンピュータの構成を示すブロック図
である。
ット構成として説明する。マイクロコンピュータ10と
パーソナルコンピュータ100とは1対の差動信号線に
よって接続される。そして、USBデータすなわち、U
SB差動信号(D+,D-)はマイクロコンピュータ10
の端子P1,P2を介して入出力される。ここで、US
B差動信号(D+,D-)は、USB通信プロトコルに従
ったシリアルデータ信号である。
力回路であって、差動入力バッファ21、入力バッファ
22,23及び出力バッファ24,25から構成されて
いる。ここで、入力バッファ22,23はUSB差動信
号(D+,D-)の状態が(L,L)となる場合を考慮し
て設けられている。
SBインターフェース回路30は、パーソナルコンピュ
ータ100との間のデータ送受信のインターフェースを
行うもので、特にデータ受信時は入出力回路20からの
USB差動信号(D+,D-)を受けて各種のデータ処理
を行う。USBインターフェース回路30は、上記シリ
アルデータ信号から必要なデータを抽出する。この時、
USBインターフェース回路30は当該シリアルデータ
信号が如何なる転送フォーマットであるかを判別すると
共に、エラー信号処理等を行う。またUSBインターフ
ェース回路30は、上記データ処理が施されたシリアル
信号をマイクロコンピュータ10が処理可能な所定形式
のパラレル信号(例えば8ビット構成)に変換する。
は、パラレル変換された8ビット×4=32ビットのプ
ログラムデータを一時記憶するテンポラリレジスタ31
及び制御レジスタ(不図示)を備えている。制御レジス
タにはパーソナルコンピュータ100がホストとして管
理すべき各種データ(デバイスに割り付けられるアドレ
スデータ等)がセットされる。
マイクロコンピュータ10からパーソナルコンピュータ
100へのデータ送信時には上記と全く逆のデータ処理
(パラレルデータからシリアルデータへの変換等)を行
っている。
30のテンポラリレジスタ31のデータから逐次転送さ
れる32ビット単位のプログラムデータを一時記憶する
ために利用される。そして、USBインターフェース回
路30とRAM40との間のデータ転送を行うために、
専用の32本の信号線が設けられている。RAM40に
蓄積されたプログラムデータが所定量(例えば128バ
イト)に達すると、128バイトのプログラムデータは
マイクロコンピュータ10のバス45を経由してフラッ
シュROM50へ転送される。
たプログラムデータをRAM40へ転送し、そのRAM
40内に記憶されたプログラムデータをUSBインター
フェース回路30のテンポラリレジスタ31へ転送する
ことも可能である。
ンピュータ100から大量のデータがデバイス側に送出
されるため、デバイス側には特別のデータバッファを設
けることが行われる。
ュータ10がデータメモリとして本来有しているRAM
40をUSB通信によるデータを一時記憶するために利
用するという構成を採ることでデータメモリの有効活用
を図っている点も特徴である。
ロック図である。USBインターフェース回路30から
はアドレス信号ADR1、CPU70からはアドレス信
号ADR2が出力され、アドレス選択回路80に入力さ
れる。アドレス選択回路80はアドレス信号ADR1,
ADR2のいずれかを選択してアドレス指定回路81に
入力する。
ドレスデコーダ41に入力され、アドレス信号ADR
1,ADR2のいずれかに応じて同一のデータ領域がア
クセス可能に構成されている。
タ領域42はアドレス信号ADR2が選択された場合は
CPU70がコントロールするデータメモリ領域として
利用可能であると共に、アドレス信号ADR1が選択さ
れた場合には、USBインターフェース回路30からの
プログラムデータ(32ビット単位)を一時記憶するた
めのデータメモリ領域としても利用可能である。すなわ
ち、RAM40のデータ領域は、CPU70とUSBイ
ンターフェース回路30の両方からアクセス可能であ
る。
ルコンピュータ100とのデータ送受信中については、
USBインターフェース回路30からのアドレス信号A
DR1を選択するように構成されている。これはパーソ
ナルコンピュータ100からのデータ転送が途中で中断
できないというUSBの特性に基づくものである。具体
的には、USBインターフェース回路30のテンポラリ
レジスタ31がフル状態なったことを検知する信号に基
づいて、マイクロコンピュータ10はウエイト(待機)
状態に自動的に設定される。
OMであり、USB制御プログラム(具体的には、書き
込み制御プログラム)が予め書き込まれ、格納された第
1のプログラム領域53と、パーソナルコンピュータ1
00からのプログラムデータがRAM40を経由して書
き込まれる第2のプログラム領域52と、に分割されて
いる。ここで、第1のプログラム領域53は書き換えが
不能なようにライトプロテクトされている。
出力はフラッシュROM50のアドレスデコーダ51に
印加されている。プログラムカウンタ60の出力値は後
に説明するようにUSB通信の状態に応じて、CPUか
らの命令により所定番地にジャンプする。すなわち、パ
ーソナルコンピュータ100からのプログラムデータの
書き込み時には、プログラムカウンタ60は第1のプロ
グラム領域53(書き込み制御プログラム)の先頭アド
レスである(FF00)番地にジャンプすると共に、プ
ログラムデータの書き込み後は、第2のプログラム領域
52の先頭アドレスである(0000)番地にジャンプ
する。そして、CPU70は、フラッシュROM50か
ら読み出されるプログラム命令に従ってマイクロコンピ
ュータ10の動作を実行する。
の動作例について図3のフローチャートを参照しながら
説明する。まず、最初のステップ200では、マイクロ
コンピュータ10がUSBケーブルに接続される。この
とき、USBケーブルの電源ラインによってマイクロコ
ンピュータ10に電源が投入されることにより、マイク
ロコンピュータ10がパワーオンリセットによりリセッ
トされる。
ムカウンタ60の値は、第1のプログラム領域53(書
き込み制御プログラム)の先頭アドレスである(FF0
0)番地へジャンプする。従って、その後マイクロコン
ピュータ10は当該書き込み制御プログラムに従って以
下の処理を実行する。
Bケーブルにマイクロコンピュータ10が接続される
と、マイクロコンピュータ10側に設けられたプルアッ
プ抵抗を介して、USB差動信号(D+,D-)が(L,
L)から例えば(H,L)へと変化する。パーソナルコ
ンピュータ100はこのUSB差動信号(D+,D-)の
変化により、マイクロコンピュータ10がUSBネット
ワークに接続されたことを検知し、所定時間後にUSB
バスリセット信号を発行する。ステップ202では、こ
のUSBバスリセット信号待ち状態である。
号を受信したか否かを判定するステップであり、NOと
判定された場合には待ち状態を維持する。YESと判定
されると、次のステップ204に進む。
(Enumeration)によるUSBの初期化を行う。ここ
で、エニュミュレーションとは、一般にマイクロコンピ
ュータ10とパーソナルコンピュータ100との間でU
SBデータの送受信を行うことが可能な環境設定を行う
ための一連のソフトウエア処理である。
処理は、パーソナルコンピュータ100の初期化と、パ
ーソナルコンピュータ100が支配するデバイスにアド
レスを割り付ける処理である。後者において、USBイ
ンターフェース回路30内の制御レジスタ(アドレスレ
ジスタ)内に、パーソナルコンピュータ100が割り当
てた特定のアドレスが記憶される。これにより、マイク
ロコンピュータ10は、パーソナルコンピュータ100
が送信して来たUSBパケット内のアドレスと上記アド
レスレジスタ内のアドレスとを照合し、それらが一致し
た場合にのみ送信されきたUSBデータの処理を行う。
とが可能な環境設定が終了すると、ステップ205では
パーソナルコンピュータ100からフラッシュROMに
書き込むべきプログラムデータがUSB差動信号データ
(D+,D-)の形で入力されてくる。
差動信号データ(D+,D-)をUSBインターフェース
回路30によってデータ処理する。このデータ処理内容
は上述した通りであるが、シリアルデータ(8ビット×
4)を所定のパラレルデータ(32ビット)に変換する
のがその主な処理である。
ース回路30からRAM40へパラレル変換されたプロ
グラムデータが書き込まれる。そして、RAM40へ書
き込まれたプログラムデータ量が所定量(例えば128
バイト)に達すると、この所定量を単位としてRAM4
0からバス45を介してフラッシュROM50の第2の
プログラム領域52へ書き込みが開始される(ステップ
208)。これはフラッシュROM50が複数ブロック
に分割されており、128バイトをブロックとして構成
されていることによる。したがって、RAM40のデー
タの蓄積量はフラッシュROM50のブロック構成に応
じて適宜に選択可能である。
回路30からRAM40へパラレル変換されたプログラ
ムデータの書き込み動作と、RAM40からフラッシュ
ROM50への書き込み動作は並行して行われるため
に、高速書き込みが実現される。
Mへの書き込みが開始されるがこれには所定の時間を要
する。そこで、ステップ209ではマイクロコンピュー
タ10はソフト的にNACK状態にセットされる。これ
はUSBパケットのハンドシェイク・パケットの一種で
あって、ホストであるパーソナルコンピュータ100か
らのデータを受け付けることができないことを知らせる
ためにパーソナルコンピュータ100へ返される。
か否かを判定する。その判定結果がNOであれば、NA
CK状態を維持する。その判定結果がYESであれば、
ACK状態にセットされ、ACKはマイクロコンピュー
タ10側でデータを受け付け可能であることを知らせる
ためにパーソナルコンピュータ100へ返される。
ュROM50へのプログラムデータの書き込みが全て終
了したかを判定する。その判定結果がNOであれば、ス
テップ205へ戻り、残余のプログラムデータの書き込
みを続行する。ここで、プログラムデータの書き込みは
ブロック(ページ)単位(例えば128バイト)で行わ
れるため、全部のページが書き込まれるまでこの処理は
繰り返される。
カウンタ60の値は第2のプログラム領域52の先頭ア
ドレスである(0000)番地にジャンプする。そし
て、マイクロコンピュータ10はパーソナルコンピュー
タ100から供給されたプログラムデータを読み出し、
CPU70は解読されたプログラム命令に基づいてマイ
クロコンピュータ10の動作を実行開始する。
コンピュータ100からマイクロコンピュータ10のフ
ラッシュROM50に対してプログラムデータを書き込
む場合について説明したが、フラッシュROM50に書
き込まれたプログラムデータを読み出して、パーソナル
コンピュータ100へ送り返し、ベリファイを行うこと
も可能である。その場合には、データ処理の順序は上述
したものと逆の順序となる。
出されたプログラムデータはRAM40に一時記憶され
た後、USBインターフェース回路30へ逐次転送され
る。そして、USBインターフェース回路30では書き
込みの際とは逆のデータ処理を施し、パラレルデータを
所定のシリアルデータに変換後、USBケーブルを介し
てパーソナルコンピュータ100へ送出する。
いてプログラムデータを書き込むべき第2のプログラム
領域が空状態であるが、これに限定されることなくプロ
グラムのバージョンアップに伴うプログラムの書き換え
に対しても同様に適用することができる。
ナルコンピュータ)と周辺デバイスとの接続のためのU
SBケーブルを利用して、ホストからマイクロコンピュ
ータへのプログラム書き込みを高速に行うことが可能と
なる。
ているので、特別のシリアルラインや外部回路、通信ソ
フト等を不要とすることができる。
するためのデータメモリとして、マイクロコンピュータ
のRAMのデータ領域を利用することにより、特別のデ
ータバッファを必要としないという利点も有している。
を示すブロック図である。
のRAM及び周辺回路を示すブロック図である。
10の動作例を示すフローチャートである。
辺デバイスとの接続構成例を示す図である。
書き込み方法を示す図である。
書き込み方法を示す図である。
Claims (6)
- 【請求項1】 ホストとマイクロコンピュータ間のデー
タ送受信のインターフェースを行うUSBインターフェ
ース回路と、電気的に書き換え及び読み出し可能なプロ
グラム格納用の不揮発性メモリと、前記USBインター
フェース回路によってパラレル変換されたホストからの
プログラムデータを一時記憶するデータメモリと、前記
不揮発性メモリから読み出されるプログラム命令を実行
するCPUと、を備えたマイクロコンピュータであっ
て、 前記プログラム格納用の不揮発性メモリは、書き込み制
御プログラムが格納された第1のプログラム領域と前記
プログラムデータを書き込むべき第2のプログラム領域
とを有し、前記第1のプログラム領域に格納された書き
込み制御プログラムに従って、前記データメモリに一時
記憶されたプログラムデータを第2のプログラム領域に
書き込むことを特徴とするマイクロコンピュータ。 - 【請求項2】 前記プログラム格納用の不揮発性メモリ
のアドレスを制御するプログラムカウンタを備え、マイ
クロコンピュータのリセットに応じて、前記プログラム
カウンタの値を前記第1のプログラム領域の先頭アドレ
スにジャンプさせることを特徴とする請求項1に記載の
マイクロコンピュータ。 - 【請求項3】 前記データメモリはRAMであることを
特徴とする請求項1に記載のマイクロコンピュータ。 - 【請求項4】 前記RAMは、USBインターフェース
回路及び前記CPUからアクセス可能であることを特徴
とする請求項3に記載のマイクロコンピュータ。 - 【請求項5】 前記USBインターフェース回路から出
力される第1のアドレス信号と前記CPUから出力され
る第2のアドレス信号を選択して前記RAMのアドレス
デコーダに入力するアドレス選択回路を備え、前記RA
Mのデータ領域をUSBインターフェース回路及び前記
CPUからアクセス可能としたことを特徴とする請求項
4に記載のマイクロコンピュータ。 - 【請求項6】 前記アドレス選択回路は、ホストからの
データ受信中は前記USBインターフェース回路から出
力される第1のアドレス信号を選択することを特徴とす
る請求項5に記載のマイクロコンピュータ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000342849A JP4793798B2 (ja) | 2000-11-10 | 2000-11-10 | マイクロコンピュータ |
TW090126545A TWI233040B (en) | 2000-11-10 | 2001-10-26 | Microcomputer and controlling method thereof |
KR1020010069143A KR20020036717A (ko) | 2000-11-10 | 2001-11-07 | 마이크로컴퓨터 및 그 제어 방법 |
US10/010,306 US6954815B2 (en) | 2000-11-10 | 2001-11-08 | Microcomputer with universal serial bus interface circuit and method of controlling the same |
CNB011374160A CN1162786C (zh) | 2000-11-10 | 2001-11-09 | 微型计算机及其控制方法 |
EP01309499A EP1205845B1 (en) | 2000-11-10 | 2001-11-09 | Microcomputer and method of controlling the same |
CNB2004100475007A CN1265275C (zh) | 2000-11-10 | 2001-11-09 | 微型计算机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000342849A JP4793798B2 (ja) | 2000-11-10 | 2000-11-10 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002149626A true JP2002149626A (ja) | 2002-05-24 |
JP4793798B2 JP4793798B2 (ja) | 2011-10-12 |
Family
ID=18817323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000342849A Expired - Fee Related JP4793798B2 (ja) | 2000-11-10 | 2000-11-10 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793798B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004178575A (ja) * | 2002-11-13 | 2004-06-24 | Thomson Licensing Sa | 電子機器および該電子機器にファイルをダウンロードするためのシステムならびに方法 |
US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
US7281103B2 (en) | 2003-10-01 | 2007-10-09 | Kabushiki Kaisha Toshiba | Microcomputer with a security function for accessing a program storage memory |
US7650499B2 (en) | 2004-07-27 | 2010-01-19 | Canon Kabushiki Kaisha | Encryption apparatus and decryption apparatus |
-
2000
- 2000-11-10 JP JP2000342849A patent/JP4793798B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004178575A (ja) * | 2002-11-13 | 2004-06-24 | Thomson Licensing Sa | 電子機器および該電子機器にファイルをダウンロードするためのシステムならびに方法 |
US7281103B2 (en) | 2003-10-01 | 2007-10-09 | Kabushiki Kaisha Toshiba | Microcomputer with a security function for accessing a program storage memory |
US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
US7650499B2 (en) | 2004-07-27 | 2010-01-19 | Canon Kabushiki Kaisha | Encryption apparatus and decryption apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4793798B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799417B2 (ja) | ホストコントローラ | |
JPS5914778B2 (ja) | デ−タ処理装置 | |
US6954815B2 (en) | Microcomputer with universal serial bus interface circuit and method of controlling the same | |
US20080005387A1 (en) | Semiconductor device and data transfer method | |
JPH04363746A (ja) | Dma機能を有するマイクロコンピュータシステム | |
JP2007052717A (ja) | データ転送装置およびデータ転送方法 | |
JP5010065B2 (ja) | マイクロコンピュータ | |
JP2002149626A (ja) | マイクロコンピュータ | |
JP4988982B2 (ja) | マイクロコンピュータの制御方法 | |
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
JP4860811B2 (ja) | マイクロコンピュータ | |
JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
JPH1027097A (ja) | フラッシュromのデータ書換え方法および装置 | |
JPH11167548A (ja) | データ伝送システム | |
JP2002259148A (ja) | プログラマブルromのデータ書換方法およびデータ書換装置 | |
JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP2002024081A (ja) | 半導体集積回路装置 | |
JP2001043182A (ja) | パラレルバスシステム | |
JP2671743B2 (ja) | マイクロコンピュータ | |
JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
JPH0937000A (ja) | プリンタ | |
JP5211537B2 (ja) | インターフェース回路 | |
JPH02227761A (ja) | データ転送制御装置及びデータ処理システム | |
JP2006023986A (ja) | データをコピーする方法とカードリーダー装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |