JPH01133108A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH01133108A JPH01133108A JP28950787A JP28950787A JPH01133108A JP H01133108 A JPH01133108 A JP H01133108A JP 28950787 A JP28950787 A JP 28950787A JP 28950787 A JP28950787 A JP 28950787A JP H01133108 A JPH01133108 A JP H01133108A
- Authority
- JP
- Japan
- Prior art keywords
- module
- general
- data
- bus
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 9
- 238000012546 transfer Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、プロセス計装、ファクトリオートメーション
FA(Factory Automation)等に
利用するプログラマブルコントローラに係わり、特に汎
用I/Oバスと高機能I/Oモジュールとの間の整合性
を図ったプログラマブルコントローラに関する。
FA(Factory Automation)等に
利用するプログラマブルコントローラに係わり、特に汎
用I/Oバスと高機能I/Oモジュールとの間の整合性
を図ったプログラマブルコントローラに関する。
(従来の技術)
従来のこの種の一般的なプログラマブルコントローラ(
以下、PCと略称する)は、第4図に示すように汎用I
/Oバス1にCPUモジュール2と複数の汎用I/Oモ
ジュール3.・・・が接続され、予めCPUモジュール
側にシーケンスプログラムが記憶され、所望とする処理
の実行時にそのプログラムの下に汎用I/Oモジュール
を介して種々の機能を持った端末機器を制御する構成と
なっている。
以下、PCと略称する)は、第4図に示すように汎用I
/Oバス1にCPUモジュール2と複数の汎用I/Oモ
ジュール3.・・・が接続され、予めCPUモジュール
側にシーケンスプログラムが記憶され、所望とする処理
の実行時にそのプログラムの下に汎用I/Oモジュール
を介して種々の機能を持った端末機器を制御する構成と
なっている。
ところで、近年、制御の複雑化および高度化に伴い、コ
ンピュータを内蔵させたフレキシブル制御を可能とする
高機能I/Oモジュールを採用したPCが開発されてき
ている。第5図はかかる要求に基づいて実現されたPC
であって、汎用I/Oモジュール3.・・・とは別に高
機能I/Oモジュール4.・・・が設けられ、かつ、こ
の高機能1/Oモジュール4.・・・は汎用I/Oパス
1とは別個の高機能I/Oバス5を用いてCPUモジュ
ール2と接続されている。この高機能I/Oバス5は広
範囲のアドレス空間のデータを入出力可能とするために
多数の信号線からなり、かつ、汎用1/Oバス1から独
立させて汎用I/Oモジュール3との接続を除外するこ
とによりフストの上昇を回避している。
ンピュータを内蔵させたフレキシブル制御を可能とする
高機能I/Oモジュールを採用したPCが開発されてき
ている。第5図はかかる要求に基づいて実現されたPC
であって、汎用I/Oモジュール3.・・・とは別に高
機能I/Oモジュール4.・・・が設けられ、かつ、こ
の高機能1/Oモジュール4.・・・は汎用I/Oパス
1とは別個の高機能I/Oバス5を用いてCPUモジュ
ール2と接続されている。この高機能I/Oバス5は広
範囲のアドレス空間のデータを入出力可能とするために
多数の信号線からなり、かつ、汎用1/Oバス1から独
立させて汎用I/Oモジュール3との接続を除外するこ
とによりフストの上昇を回避している。
しかしながら、この高機能I/Oバス5を用いたものは
、信号線が多くなるばかりでなくそれに伴ってハードウ
ェアや制御方式が複雑となる問題がある。
、信号線が多くなるばかりでなくそれに伴ってハードウ
ェアや制御方式が複雑となる問題がある。
そこで、上記第4図の一般的なPCを用いて高機能I/
Oモジュール4と同等な機能を行うために、CPU・モ
ジュール2(ユーザ側)に第6図のようなプログラムを
作成準備し、高機能I/Oモジュール4を使用せずに同
等の機能を実現する試みがなされている。この場合には
ユーザ側プログラムのに負担増が避けられず、実行速度
も遅く、処理内容にも限度がある。
Oモジュール4と同等な機能を行うために、CPU・モ
ジュール2(ユーザ側)に第6図のようなプログラムを
作成準備し、高機能I/Oモジュール4を使用せずに同
等の機能を実現する試みがなされている。この場合には
ユーザ側プログラムのに負担増が避けられず、実行速度
も遅く、処理内容にも限度がある。
(発明が解決しようとする問題点)
従って、以上のような高機能付加形の従来のPC,すな
わち第4図(第6図を含む)および第5図のものは何れ
も不具合な面が多く、ハードウェアの増大、ユーザ側プ
ログラムの負担増大といった問題があり、その結果、多
数の高機能1/Oモジュール4.・・・を使用するには
コスト的な制約があるほか、実行速度および処理内容に
限度があって未だ充分なものでなかった。
わち第4図(第6図を含む)および第5図のものは何れ
も不具合な面が多く、ハードウェアの増大、ユーザ側プ
ログラムの負担増大といった問題があり、その結果、多
数の高機能1/Oモジュール4.・・・を使用するには
コスト的な制約があるほか、実行速度および処理内容に
限度があって未だ充分なものでなかった。
本発明は上記実情に鑑みてなされたもので、高機能I/
Oモジュールを使用する場合の制約条件であるコスト的
制約、実行速度、処理内容の制限を大幅に削減し得、か
つ、ユーザ側プログラムの負担を大幅に軽減し得るプロ
グラマブルコントローラを提供することを目的とする。
Oモジュールを使用する場合の制約条件であるコスト的
制約、実行速度、処理内容の制限を大幅に削減し得、か
つ、ユーザ側プログラムの負担を大幅に軽減し得るプロ
グラマブルコントローラを提供することを目的とする。
[発明の構成1
(問題点を解決するための手段)
本発明によるプログラマブルコントローラは、高機能I
/Oモジュールに、予め少なくとも要求データが記憶さ
れたメイルボックスメモリと、前記CPUモジュールか
ら前記汎用I/Oパスを通して受ける初期アドレスに基
づいてメイルボックスメモリの所定エリアの先頭アドレ
スを指定し、かつ、データを転送するごとに順次メイル
ボックスメモリのアドレスを更新していくアドレス制御
手段とを備えたものである。
/Oモジュールに、予め少なくとも要求データが記憶さ
れたメイルボックスメモリと、前記CPUモジュールか
ら前記汎用I/Oパスを通して受ける初期アドレスに基
づいてメイルボックスメモリの所定エリアの先頭アドレ
スを指定し、かつ、データを転送するごとに順次メイル
ボックスメモリのアドレスを更新していくアドレス制御
手段とを備えたものである。
(作用)
従って、本発明は、以上のような手段とすることにより
、高機能I/Oモジュールにおいて予めCPUモジュー
ルに要求したいデータを内部のマイクロコンピュータ等
からメイルボックスメモリへ格納した模、前記CPUモ
ジュールから汎用I/Oバスを通して初期アドレスを指
定すると、前記アドレス制御手段がその初期アドレスに
基づいて前記メイルボックスメモリの所望とするエリア
の先頭アドレスを指定しメイルボックスメモリからデー
タを読出して前記汎用I/Oバスへ転送するが、このデ
ータの転送ごとにアドレス制御手段ではメイルボックス
メモリのアドレスを順次更新しデータを転送する。
、高機能I/Oモジュールにおいて予めCPUモジュー
ルに要求したいデータを内部のマイクロコンピュータ等
からメイルボックスメモリへ格納した模、前記CPUモ
ジュールから汎用I/Oバスを通して初期アドレスを指
定すると、前記アドレス制御手段がその初期アドレスに
基づいて前記メイルボックスメモリの所望とするエリア
の先頭アドレスを指定しメイルボックスメモリからデー
タを読出して前記汎用I/Oバスへ転送するが、このデ
ータの転送ごとにアドレス制御手段ではメイルボックス
メモリのアドレスを順次更新しデータを転送する。
(実施例)
以下、本発明に係わるPCの一実施例について図面を参
照して説明する。第1図はPCのシステム構成を示す図
である。同図において11は汎用I/Oバスであって、
このバス11にはコントローラ本体の制御ロジック部分
ないしはI/Oモジュール指令部分となるCPUモジュ
ール12、種々の端末機器の信号変換機能を持つ複数の
汎用I/Oモジュール13a、13b、・・・のほか、
少なくとも1個以上の高機能I/Oモジュール20が接
続されている。
照して説明する。第1図はPCのシステム構成を示す図
である。同図において11は汎用I/Oバスであって、
このバス11にはコントローラ本体の制御ロジック部分
ないしはI/Oモジュール指令部分となるCPUモジュ
ール12、種々の端末機器の信号変換機能を持つ複数の
汎用I/Oモジュール13a、13b、・・・のほか、
少なくとも1個以上の高機能I/Oモジュール20が接
続されている。
前記汎用I/Oモジュール13a、13b、・’はそれ
ぞれモジュール固有の判別コードを持つ判別コード出力
部14a、14b、・・・および入出力回路15a、1
5b、・・・が設けられ、これらは内部バスを通して汎
用I/Oバス11に接続されている。
ぞれモジュール固有の判別コードを持つ判別コード出力
部14a、14b、・・・および入出力回路15a、1
5b、・・・が設けられ、これらは内部バスを通して汎
用I/Oバス11に接続されている。
一方、前記1%機能I/Oモジュール20は、汎用I/
Oモジュール13a、13b、・・・を含めて各I/O
モジュール固有の判別コードを持つ判別コード出力部2
1、モジュール内の必要な処理および要求データ等を出
力するマイクロコンピュータ22、アドレス、データ、
入出カストローブ信号を含むバス23、汎用I/Oバス
11とマイクロコンピュータ22で共有するデュアルポ
ートメモリ構成を有しかつ要求データその他の入出力デ
ータを記憶するメイルボックスメモリ24、このメイル
ボックスメモリ24のデータバッファ25、汎用I/O
バス11上のデータから先頭アドレスと入出カストロー
ブ信号とカウントアツプ信号を生成する制御回路26お
よびこの制御回路26の出力に基づいてプリセットおよ
びカウントアツプしてメイルボックスメモリ24ヘアド
レス信号を送出するアドレスカウンタ27等によって構
成されている。
Oモジュール13a、13b、・・・を含めて各I/O
モジュール固有の判別コードを持つ判別コード出力部2
1、モジュール内の必要な処理および要求データ等を出
力するマイクロコンピュータ22、アドレス、データ、
入出カストローブ信号を含むバス23、汎用I/Oバス
11とマイクロコンピュータ22で共有するデュアルポ
ートメモリ構成を有しかつ要求データその他の入出力デ
ータを記憶するメイルボックスメモリ24、このメイル
ボックスメモリ24のデータバッファ25、汎用I/O
バス11上のデータから先頭アドレスと入出カストロー
ブ信号とカウントアツプ信号を生成する制御回路26お
よびこの制御回路26の出力に基づいてプリセットおよ
びカウントアツプしてメイルボックスメモリ24ヘアド
レス信号を送出するアドレスカウンタ27等によって構
成されている。
第2図は各I/Oモジュール”13a、13b。
・・・、20.・・・の判別コード出力部14a、14
b。
b。
21における判別コードの配列例を示す図であって、例
えば8ビツトで構成され、そのうち1ビツト目および2
ビツト目には適宜なコード、3ビツト目にはメイルボッ
クスメモリ要求有無のコード、4ビツト目にはメイルボ
ックスメモリ存在有無のコード、5ビツト目および6ビ
ツト目には例えば入力か出力か、入力または出力がいく
つ存在するか等の入出力区分のコード、7ビツト目およ
び8ビツト目には各モジュール内がバイトかワードか否
かを表わす入出力容量のコードが配列されている。この
ような判別コードはCPUモジュール12からの読出し
命令に基づいて判別コード出力部14a等から汎用I/
Oバス11を介してCPUモジュール12に送出される
。
えば8ビツトで構成され、そのうち1ビツト目および2
ビツト目には適宜なコード、3ビツト目にはメイルボッ
クスメモリ要求有無のコード、4ビツト目にはメイルボ
ックスメモリ存在有無のコード、5ビツト目および6ビ
ツト目には例えば入力か出力か、入力または出力がいく
つ存在するか等の入出力区分のコード、7ビツト目およ
び8ビツト目には各モジュール内がバイトかワードか否
かを表わす入出力容量のコードが配列されている。この
ような判別コードはCPUモジュール12からの読出し
命令に基づいて判別コード出力部14a等から汎用I/
Oバス11を介してCPUモジュール12に送出される
。
次に、第3図はCPUモジュール12によって制御され
る汎用I/Oバス11の動作タイミング図である。同図
において/O8はI/Oモジュール13a、13t)、
・・・、20.・・・を選択するI/Oモジュール選択
信号、ADCは111でアドレス指定、“OIIでデー
タ指定を示すアドレス・データ区分信号、RWCは“1
″で書込み。
る汎用I/Oバス11の動作タイミング図である。同図
において/O8はI/Oモジュール13a、13t)、
・・・、20.・・・を選択するI/Oモジュール選択
信号、ADCは111でアドレス指定、“OIIでデー
タ指定を示すアドレス・データ区分信号、RWCは“1
″で書込み。
“OIIで読み出しを示すリード・ライト区分信号、S
TBはストローブ信号、ADBはアドレス・データ共通
バス、ACはアドレスカウンタ27の出力を示す。
TBはストローブ信号、ADBはアドレス・データ共通
バス、ACはアドレスカウンタ27の出力を示す。
次に、以上のように構成されたPCの動作について説明
する。CPUモジュール12は処理の実行前に汎用I/
Oバス11を介して各1/Oモジユール13a、13b
、・・・、20.・・・を順次選択しながら各I/・O
モジュール固有の判別コード(第2図参照)を読出し、
各1/Oモジユール13a、13b、・・・20.・・
・の入出力処理を決定する。
する。CPUモジュール12は処理の実行前に汎用I/
Oバス11を介して各1/Oモジユール13a、13b
、・・・、20.・・・を順次選択しながら各I/・O
モジュール固有の判別コード(第2図参照)を読出し、
各1/Oモジユール13a、13b、・・・20.・・
・の入出力処理を決定する。
今、前記選択信号/O8に基づいて高機能■/Oモジュ
ール20を選択した場合について第3図を用いて説明す
ると、タイミングT1においてI/Oモジュール選択信
号IO8により高機能I/Oモジュール20を選択する
。このとき、アドレスカウンタ27の出力は「0」とな
っている。次に、タイミングT2でアドレスカウンタ2
7の出力がrOJの時に判別コードを読出す。第3図の
ADB、とりわけ(21)はアドレス・データ共通の汎
用I/Oバス11ヘデータを出力された状態を示してい
る。そこで、CPUモジュール12では当該判別コード
出力部21から出力された判別コードからメイルボック
スメモリ要求有無を確認し、要求有りの場合にはタイミ
ングT3に移行する。ここで、CPUモジュール12で
はメイルボックスメモリ24の要求データを読出すため
に、予め把握されている要求データエリアの先頭アドレ
スに相当する初期アドレスmを出力する。このとき、制
御回路26はI/Oバス11から初期アドレスmを読み
取ってアドレスカウンタ27ヘセツトするとともにデー
タバッファ25に対して入出力の制御を行う。従って、
アドレスカウンタ27は初期アドレスmを受けてメイル
ボックスメモリ24に対し先頭アドレスを指定する。し
かる模、タイミングT4ではアドレスカウンタ27の先
頭アドレスの指定に基づいてメイルボックスメモリ24
の要求データエリアのうち先頭アドレスから要求データ
を読み出してメモリバッファ25を通して汎用I/Oバ
ス11へ転送する。データを転送すると制御回路26は
そのデータ転送ごとにカウントアツプパルスを出力し、
アドレスカウンタ27を+1ずつカウントアツプする。
ール20を選択した場合について第3図を用いて説明す
ると、タイミングT1においてI/Oモジュール選択信
号IO8により高機能I/Oモジュール20を選択する
。このとき、アドレスカウンタ27の出力は「0」とな
っている。次に、タイミングT2でアドレスカウンタ2
7の出力がrOJの時に判別コードを読出す。第3図の
ADB、とりわけ(21)はアドレス・データ共通の汎
用I/Oバス11ヘデータを出力された状態を示してい
る。そこで、CPUモジュール12では当該判別コード
出力部21から出力された判別コードからメイルボック
スメモリ要求有無を確認し、要求有りの場合にはタイミ
ングT3に移行する。ここで、CPUモジュール12で
はメイルボックスメモリ24の要求データを読出すため
に、予め把握されている要求データエリアの先頭アドレ
スに相当する初期アドレスmを出力する。このとき、制
御回路26はI/Oバス11から初期アドレスmを読み
取ってアドレスカウンタ27ヘセツトするとともにデー
タバッファ25に対して入出力の制御を行う。従って、
アドレスカウンタ27は初期アドレスmを受けてメイル
ボックスメモリ24に対し先頭アドレスを指定する。し
かる模、タイミングT4ではアドレスカウンタ27の先
頭アドレスの指定に基づいてメイルボックスメモリ24
の要求データエリアのうち先頭アドレスから要求データ
を読み出してメモリバッファ25を通して汎用I/Oバ
ス11へ転送する。データを転送すると制御回路26は
そのデータ転送ごとにカウントアツプパルスを出力し、
アドレスカウンタ27を+1ずつカウントアツプする。
このようにして、CPUモジュール12はメモリボック
スメモリ24の要求データの全てを読取ると、その要求
にしたがって必要なデータを転送する。
スメモリ24の要求データの全てを読取ると、その要求
にしたがって必要なデータを転送する。
タイミングT5ではメモリボックスメモリ24のデータ
入出カニリアの先頭アドレスに相当する初期アドレスn
を出力すると、制御回路26はそれを読取りアドレスカ
ウンタ27を介してメイルボックスメモリ24へ先頭ア
ドレスを指定する。
入出カニリアの先頭アドレスに相当する初期アドレスn
を出力すると、制御回路26はそれを読取りアドレスカ
ウンタ27を介してメイルボックスメモリ24へ先頭ア
ドレスを指定する。
なお、タイミングT6以降では必要なデータを転送して
おり、第3図の例ではCPUモジュール12からメイル
ボックスメモリ24ヘデータを転送していることを示す
。
おり、第3図の例ではCPUモジュール12からメイル
ボックスメモリ24ヘデータを転送していることを示す
。
従って、以上のような実施例の構成によれば、高機能I
/Oモジュール20に要求データを格納するメイルボッ
クスメモリ24およびこのメイルボックスメモリ24の
アドレス制御手段を設け、CPUモジュール12はI/
Oモジュール20の判別コードからメイルボックスメモ
リ24に要求データ有りを判断し、予め知り得る先頭ア
ドレスを汎用I/Oパスを通して指定するだけでよいの
で、高機能I/Oモジュールの要求データを容易に読取
ることができ、CPUモジュール12において特別な制
御手順のソフトを考慮する必要がなく、入出力処理時間
が大幅に軽減できる。高機能I/Oモジュール20では
必要なときにマイクロコンピュータ22からメイルボッ
クスメモリ24へ要求データを書込むだけでCPUモジ
ュール12とデータの授受を行うことができる。また、
メイルボックスメモリ24のアドレス指定はアドレスカ
ウンタ27を用いて行うので、汎用I/Oバス11は汎
用I/Oモジュール138等と同一の信号線数で実現で
き、かつ、どのバス位置でも高機能I/Oモジュール2
0.・・・が接続可能であり、非常に融通性の高いコン
トローラを得ることができる。
/Oモジュール20に要求データを格納するメイルボッ
クスメモリ24およびこのメイルボックスメモリ24の
アドレス制御手段を設け、CPUモジュール12はI/
Oモジュール20の判別コードからメイルボックスメモ
リ24に要求データ有りを判断し、予め知り得る先頭ア
ドレスを汎用I/Oパスを通して指定するだけでよいの
で、高機能I/Oモジュールの要求データを容易に読取
ることができ、CPUモジュール12において特別な制
御手順のソフトを考慮する必要がなく、入出力処理時間
が大幅に軽減できる。高機能I/Oモジュール20では
必要なときにマイクロコンピュータ22からメイルボッ
クスメモリ24へ要求データを書込むだけでCPUモジ
ュール12とデータの授受を行うことができる。また、
メイルボックスメモリ24のアドレス指定はアドレスカ
ウンタ27を用いて行うので、汎用I/Oバス11は汎
用I/Oモジュール138等と同一の信号線数で実現で
き、かつ、どのバス位置でも高機能I/Oモジュール2
0.・・・が接続可能であり、非常に融通性の高いコン
トローラを得ることができる。
なお、高機能I/Oモジュール20としては、例えば内
部のマイクロコンピュータ22が外部のコンピュータ等
と通信を行いながらCPUモジュール12と必要なデー
タの入出力を行う通信モジュール、あるいはCPUモジ
ュール12の特定データ領域を用いて蟲速で数値演算を
行い、その演算結果をCPUモジュール12へ転送する
数値演算モジュール等にも適用できる。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施できる
。
部のマイクロコンピュータ22が外部のコンピュータ等
と通信を行いながらCPUモジュール12と必要なデー
タの入出力を行う通信モジュール、あるいはCPUモジ
ュール12の特定データ領域を用いて蟲速で数値演算を
行い、その演算結果をCPUモジュール12へ転送する
数値演算モジュール等にも適用できる。その他、本発明
はその要旨を逸脱しない範囲で種々変形して実施できる
。
[発明の効果]
以上詳記したように本発明によれば、高機能I/Oモジ
ュール内に要求データを記憶するメイルボックスメモリ
およびCPUモジュールから汎用I/Oバスを通して先
頭アドレスを受けると以後データ転送ごとにアドレスを
更新してメイルボックスメモリのデータを読出して転送
可能とするアドレス制御手段を設けたので、高機能I/
Oモジュールと汎用I/Oパスの間の整合性が図れ、高
機能I/Oモジュールを使用する場合の制約条件である
コスト的制約、実行速度、処理内容の制限を大幅に削減
でき、かつ、ユーザ側プログラムの負担を大幅に軽減し
得るプログラマブルコントローラを提供できる。
ュール内に要求データを記憶するメイルボックスメモリ
およびCPUモジュールから汎用I/Oバスを通して先
頭アドレスを受けると以後データ転送ごとにアドレスを
更新してメイルボックスメモリのデータを読出して転送
可能とするアドレス制御手段を設けたので、高機能I/
Oモジュールと汎用I/Oパスの間の整合性が図れ、高
機能I/Oモジュールを使用する場合の制約条件である
コスト的制約、実行速度、処理内容の制限を大幅に削減
でき、かつ、ユーザ側プログラムの負担を大幅に軽減し
得るプログラマブルコントローラを提供できる。
第1図ないし第3図は本発明に係わるプログラマブルコ
ントローラの一実施例を説明するために示したもので、
第1図はコントローラの構成図、第2図は判別コードの
配列構成図、第3図は汎用I/Oパスの動作タイミング
図、第4図および第5図はそれぞれ従来のプログラマブ
ルコントローラの構成図、第6図は第4図のコントロー
ラを高機能形とするためのCPtJモジュールのプログ
ラム図である。 11・・・汎用I/Oバス、12・・・CPUモジュー
ル、13a、13b−・・汎用1/Oモジ、ニール、1
4a、14b・・・判別コード出力部、20・・・高機
能I/Oモジュール、21・・・判別コード出力部、2
4・・・メイルボックスメモリ、26・・・制御回路、
27・・・アドレスカウンタ。 第2図 第3図
ントローラの一実施例を説明するために示したもので、
第1図はコントローラの構成図、第2図は判別コードの
配列構成図、第3図は汎用I/Oパスの動作タイミング
図、第4図および第5図はそれぞれ従来のプログラマブ
ルコントローラの構成図、第6図は第4図のコントロー
ラを高機能形とするためのCPtJモジュールのプログ
ラム図である。 11・・・汎用I/Oバス、12・・・CPUモジュー
ル、13a、13b−・・汎用1/Oモジ、ニール、1
4a、14b・・・判別コード出力部、20・・・高機
能I/Oモジュール、21・・・判別コード出力部、2
4・・・メイルボックスメモリ、26・・・制御回路、
27・・・アドレスカウンタ。 第2図 第3図
Claims (1)
- 汎用I/Oバスに接続されたCPUモジュールのプログ
ラムに基づいて汎用I/Oモジュールが制御され、かつ
、高機能I/Oモジュールを持ったプログラマブルコン
トローラにおいて、前記高機能I/Oモジュールは、予
め少なくとも要求データが記憶されたメイルボックスメ
モリと、前記CPUモジュールから前記汎用I/Oバス
を通して受ける初期アドレスに基づいてメイルボックス
メモリの所定エリアの先頭アドレスを指定し、かつ、デ
ータを転送するごとに順次メイルボックスメモリのアド
レスを更新していくアドレス制御手段とを備えたことを
特徴とするプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28950787A JPH01133108A (ja) | 1987-11-18 | 1987-11-18 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28950787A JPH01133108A (ja) | 1987-11-18 | 1987-11-18 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01133108A true JPH01133108A (ja) | 1989-05-25 |
Family
ID=17744161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28950787A Pending JPH01133108A (ja) | 1987-11-18 | 1987-11-18 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01133108A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583989A (en) * | 1992-05-28 | 1996-12-10 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle control system having program generator and convertor |
JP2013092969A (ja) * | 2011-10-27 | 2013-05-16 | Toshiba Mitsubishi-Electric Industrial System Corp | プログラマブルコントローラ及びプラント制御システム |
-
1987
- 1987-11-18 JP JP28950787A patent/JPH01133108A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583989A (en) * | 1992-05-28 | 1996-12-10 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle control system having program generator and convertor |
JP2013092969A (ja) * | 2011-10-27 | 2013-05-16 | Toshiba Mitsubishi-Electric Industrial System Corp | プログラマブルコントローラ及びプラント制御システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975838A (en) | Duplex data processing system with programmable bus configuration | |
US5107415A (en) | Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order | |
JP3030342B2 (ja) | カード | |
US4815034A (en) | Dynamic memory address system for I/O devices | |
JPS6160443B2 (ja) | ||
US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
JPS62245461A (ja) | ボ−ドスロツト番号の割当方法 | |
JPH01133108A (ja) | プログラマブルコントローラ | |
JPH09293040A (ja) | 半導体装置における周辺デバイス識別方法 | |
EP0172523A2 (en) | Microcomputer having at least one input-output unit | |
EP0230536A1 (en) | I/O processor for programmable sequence controller | |
JPH09259068A (ja) | 拡張入出力インターフェイス | |
GB2119977A (en) | Microcomputer systems | |
JP2021002279A (ja) | コントロールシステム | |
JP3182906B2 (ja) | マイクロコンピュータ | |
JP2730189B2 (ja) | 分散型コントローラ | |
JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
JP4642398B2 (ja) | 共有バス調停システム | |
JP2616927B2 (ja) | プログラマブル・コントローラ | |
KR0181592B1 (ko) | 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치 | |
JPS603049A (ja) | バスインタ−フエ−ス装置 | |
JPS62276663A (ja) | プログラム転送方法 | |
KR890003236Y1 (ko) | 데이터 변환값의 라이트 및 리이드 회로 | |
JPS63311403A (ja) | Pcの入出力信号処理方式 | |
JPS6426262A (en) | 16 bit microprocessor system |