KR0181592B1 - 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치 - Google Patents

피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치 Download PDF

Info

Publication number
KR0181592B1
KR0181592B1 KR1019960043758A KR19960043758A KR0181592B1 KR 0181592 B1 KR0181592 B1 KR 0181592B1 KR 1019960043758 A KR1019960043758 A KR 1019960043758A KR 19960043758 A KR19960043758 A KR 19960043758A KR 0181592 B1 KR0181592 B1 KR 0181592B1
Authority
KR
South Korea
Prior art keywords
module
data
special
predetermined
address
Prior art date
Application number
KR1019960043758A
Other languages
English (en)
Other versions
KR19980025583A (ko
Inventor
윤여태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960043758A priority Critical patent/KR0181592B1/ko
Publication of KR19980025583A publication Critical patent/KR19980025583A/ko
Application granted granted Critical
Publication of KR0181592B1 publication Critical patent/KR0181592B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1157—I-O used either as input or as output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치에 관한 것으로서, 특히 소정의 I/O모듈의 입출력 라이트 데이터와 I/O모듈과 특수모듈을 구분하는 초기조건의 데이터 및 특수모듈 메모리 라이트 데이터와 특수모듈 슬롯 선택 어드레스를 입력받고 소정의 클럭신호를 발생하는 모듈선택부; 상기 모듈선택부의 클럭신호에 따라 소정의 특수모듈 슬롯 선택 어드레스를 입력받고 그에 대응되는 소정의 데이터를 일정시간 지연시켜 출력하는 특수모듈어드레스버퍼부; 및 상기 특수모듈어드레스버퍼부의 소정의 슬롯 선택 데이터를 입력받고 소정의 I/O모듈 데이터 어드레스와 특수모듈 메모리 데이터의 슬롯 선택 제어신호에 따라 특정 슬롯을 결정하는 슬롯결정부를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 I/O모듈과 특수모듈에 대한 설치위치와 우선순위를 구분할 필요가 없으며, I/O모듈 어드레스 및 특수모듈 어드레스를 특별히 사용자가 설정하지 않고도 I/O모듈과 특수모듈의 종류와 수량에 제한없이 편리하게 PLC의 모듈을 확장하고 사용할 수 있는 효과가 있다.

Description

PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치
본 발명은 프로그램가능 로직 컨트롤러(PLC)에 관한 것으로서, 특히 I/O모듈과 특수모듈에 대한 설치위치와 우선순위에 대한 규정없이 단일 명령어로 프로그램되고, I/O모듈 어드레스 및 특수모듈 어드레스를 특별히 사용자가 설정하지 않고도 I/O모듈과 특수모듈의 종류와 확장수량에 제한없이 편리하게 PLC의 각 모듈을 사용할 수 있는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치에 관한 것이다.
일반적으로, 산업현장에서 널리 사용되고 있는 프로그램가능 로직 컨트롤러(Programmable Logic Controller; 이하 PLC라 칭함)는 메인 CPU모듈에서 일반 입출력 모듈(이하, I/O모듈이라 칭함)과 특수기능의 모듈(이하, 특수모듈이라 칭함)을 동시에 제어해야 하는 복잡한 시스템으로서, 상기 I/O모듈은 수 바이트 정도의 입출력 데이터를 처리하는 단순한 제어지만, 특수모듈의 경우는 수 킬로 또는 수십 킬로 바이트 정도의 다량의 메모리 형태의 데이터를 함께 처리하는 복잡한 제어이다.
도 1 은 종래의 일반적인 PLC 구조를 나타낸 도면으로서, 파워(power)모듈과, CPU모듈과, 특수모듈, 및 I/O모듈을 포함한다.
한편, 상기 CPU모듈은 최좌측에 그 위치가 고정되어 있으며, 또한 특수모듈과 I/O모듈은 상기 CPU모듈의 우측으로 각각 PLC상의 내부 버스를 통해 연결되어 상기 CPU모듈의 제어를 받도록 설치되어 있다.
상기와 같이 구성된 종래의 I/O모듈은 설치위치와 우선순위에 대한 규정이 없었지만, 특수모듈의 경우는 슬롯번호 ①∼④에서만 설치가 가능하고, 또한 상기 특수모듈 별로 그 우선순위가 정해져 있어 그 우선순위에 따라 설치해야 했다.
또한, 상기 종래기술은 슬롯(slot)에 입출력 어드레스와 메모리 어드레스를 고정적으로 할당해 두고 사용자가 프로그램하기 전에 설정하거나 모듈 자체에서 스위치 등으로 설정하게 되고 CPU모듈에서는 입출력 어드레스 및 메모리 어드레스를 광범위하게 설정해 두어야 한다.
따라서, 종래기술은 셋팅된 시스템에서 특수모듈을 추가할 경우 또는 제거할 경우 입출력 어드레스 또는 메모리 어드레스가 변경되어 전체 프로그램을 수정해야 하고, 또한 시스템 구조상 우측에 특수모듈이 설치되어야 될 경우에는 설치가 불가능하게 되고, 또한 무순위로 설치되는 경우는 운용시 I/O모듈 또는 특수모듈의 어드레스를 설정해 주어야 하는 등의 사용상의 번거러운 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여 I/O모듈과 특수모듈에 대한 설치위치와 우선순위에 대한 규정없이 단일 명령어로 프로그램되고, I/O모듈 어드레스 및 특수모듈 어드레스를 특별히 사용자가 설정하지 않고도 I/O모듈과 특수모듈의 종류와 확장수량에 제한없이 편리하게 PLC의 각 모듈을 사용할 수 있는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 장치는, 소정의 I/O모듈의 입출력 라이트 데이터와 I/O모듈과 특수모듈을 구분하는 초기조건의 데이터 및 특수모듈 메모리 라이트 데이터와 특수모듈 슬롯 선택 어드레스를 입력받고 소정의 클럭신호를 발생하는 모듈선택부; 상기 모듈선택부의 클럭신호에 따라 소정의 특수모듈 슬롯 선택 어드레스를 입력받고 그에 대응되는 소정의 데이터를 일정시간 지연시켜 출력하는 특수모듈어드레스버퍼부; 및 상기 특수모듈어드레스버퍼부의 소정의 슬롯 선택 데이터를 입력받고, 소정의 I/O모듈 데이터 어드레스와 특수모듈 메모리 데이터의 슬롯 선택 제어신호에 따라 특정 슬롯을 결정하는 슬롯결정부를 구비하는 것을 특징으로 한다.
도 1 은 종래의 일반적인 PLC 구조를 나타낸 도면.
도 2 는 본 발명에 의한 PLC 구조를 나타낸 도면.
도 3 은 본 발명의 일 실시예에 의한 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치를 나타낸 회로도.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2 는 본 발명에 의한 PLC 구조를 나타낸 도면으로서, 파워모듈과 CPU모듈과 I/O모듈과 특수모듈을 포함한다.
한편, 상기 CPU모듈은 최좌측에 그 위치가 고정되어 있으며, 또한 특수모듈과 I/O모듈은 상기 CPU모듈의 우측으로 무순위로 각각 PLC상의 내부 버스를 통해 설치되어 상기 CPU모듈의 제어를 받도록 설치되어 있다.
또한, 상기 특수모듈과 I/O모듈들이 무순위로 설치되는 경우에도 운영방법에서 입출력 또는 메모리에 대한 어드레스를 설정하거나 또는 모듈 그 자체에 스위치 등으로 어드레스를 셋팅하는 경우는 없다.
도 3 은 본 발명의 일 실시예에 의한 PLC의 I/O모듈과 특수모듈의 슬롯 선택 회로도로서, 모듈선택부(100)와, 특수모듈어드레스버퍼부(200), 및 슬롯결정부(300)를 포함한다.
한편, 상기 모듈선택부(100)는 입출력 라이트 데이터(IOWR) 및 I/O모듈과 특수모듈을 구분하는 초기조건의 비트데이터(A)를 입력받고 그에 대응되는 클럭신호(CLK)를 출력하는 제 1 게이트수단(110)과, 상기 제 1 게이트수단(110)의 출력 클럭신호(CLK)에 따라 소정의 데이터(D0)를 입력받고 그에 대응되는 제 1 데이터를 출력하는 D플립플롭(130)과, 소정의 특수모듈의 메모리 라이트 데이터(MWR)와 특수모듈 슬롯 선택 어드레스(B)를 입력받고 그에 대응되는 제 2 데이터를 출력하는 제 2 게이트수단(150), 및 상기 D플립플롭(130)의 출력 제 1 데이터와 제 2 게이트수단(150)의 제 2 데이터를 입력받고 그에 대응되는 클럭신호(CLK)를 출력하는 제 3 게이트수단(170)으로 구성된다. 즉, 상기 제 1 게이트수단(110)의 I/O모듈과 특수모듈을 구분하는 초기조건인 소정의 어드레스(A)에 따라 I/O모듈 또는 특수모듈이 선택된다.
또한, 상기 특수모듈어드레스버퍼부(200)는 상기 모듈선택부(100)의 제 3 게이트수단(170)의 출력 클럭신호(CLK)에 따라 복수의 슬롯 선택 어드레스(A11∼A5)를 입력받고 그에 대응되는 소정의 데이터를 일정시간 지연시켜 출력하는 어드레스버퍼(210)로 구성된다. 즉, 상기 특수모듈어드레스버퍼부(200)에서는 I/O모듈의 경우는 상기 어드레스버퍼(210)의 슬롯 선택 어드레스들(A11∼A5)과 도 3 에 미도시된 어드레스들(A4∼A0)이 슬롯 선택과 입출력 버퍼 및 랫치를 동시에 액세스되도록 상기 모듈선택부(100)의 출력 클럭신호를 디스에이블 상태로 하고, 특수모듈의 경우는 복수의 어드레스 버스로 특수모듈어드레스버퍼부(200)에서 어드레스버퍼(210)의 결과로 상기 D플립플롭(130)이 인에이블되어 해당 슬롯이 선택되어진 상태를 유지하게 된다.
또한, 슬롯결정부(300)는 소정의 I/O모듈의 데이터 어드레스(C)와 특수모듈의 메모리 데이터(D)를 입력받고 그에 대응되는 소정의 슬롯 선택 제어신호를 출력하는 제 4 게이트수단(310), 및 상기 제 4 게이트수단(310)의 출력반전 슬롯 선택 제어신호(G2AB)에 따라 상기 특수모듈어드레스버퍼부(200)의 어드레스버퍼(210)의 소정의 슬롯 선택 어드레스를 입력받고 그에 대응되는 슬롯(slot1∼slot8)을 인에이블시키는 디코더(350)로 구성되어 있다. 즉, 상기 제 4 게이트수단(310)에서 I/O모듈 데이터 어드레스(C)와 특수모듈의 메모리 데이터(D)를 논리곱하여 디코더(350)로 입력되는 슬롯 선택 어드레스를 제어하고 상기 특수모듈어드레스버퍼부(200)에서 출력된 소정의 슬롯 선택 신호(Q0∼Q6)는 디코더(350)의 3×8로 디코딩되어 상기 슬롯 결정 제어신호(G2AB)에 따라 특정 모듈의 슬롯(slot1∼slot8)이 결정된다.
상기 본 발명의 설명을 기준으로 표를 작성하고 본 발명을 간단하게 살펴보면 아래와 같다.
[표 1]
실시예의 전체 어드레스 맵.
상기 표 1 에서와 같이 각 어드레스의 기능과 설명은 상기 표와 같다.
[표 2]
I/O모듈 데이터 액세스 방법.
상기 표 2에서와 같이 I/O모듈 데이터 액세스 동작은, 초기조건에 의해 제 1 게이트수단(110)의 A번지로 입력되는 첫 데이터 비트(D0)가 0인 경우 상기 특수모듈어드레스버퍼부(200)의 어드레스버퍼(210)의 일부 슬롯 선택 어드레스(A11∼A8)는 모두 0이며, 또한 어드레스버퍼(210)의 일부 슬롯 선택 어드레스(A7∼A5)는 디코더(350)에서 3×8로 디코딩되고, 도 3 에 미도시 된 5비트 슬롯 선택 어드레스(A4∼A0)에 따라 특정의 I/O모듈 슬롯이 선택되고 32바이트 입출력 데이터가 액세스된다.
[표 3]
특수모듈 메모리 액세스 방법.
상기 표 3에서와 같이 특수모듈 데이터 액세스 동작은, 초기조건에 의해 제 1 게이트수단(110)의 A번지로 입력되는 첫 데이터 비트(D0)가 1인 경우 상기 특수모듈어드레스버퍼부(200)의 어드레스버퍼(210)의 일부 슬롯 선택 어드레스(A11∼A8)는 모두 0이며, 또한 어드레스버퍼(210)의 일부 슬롯 선택 어드레스(A7∼A5)는 디코더(350)에서 3×8로 디코딩되고, 도 3 에 미도시 된 5비트 어드레스(A4∼A0)와 상기 어드레스버퍼(210)의 슬롯 선택 어드레스(A11∼A5)에 따라 특정의 특수모듈 슬롯이 선택되고 4k바이트 메모리 데이터가 액세스된다.
상기와 같이 본 발명은 전체 I/O모듈과 특수모듈을 입출력 데이터와 메모리 데이터를 구분하여 처리하고 있으며 입출력 또는 메모리의 어드레스 범위를 전체 슬롯에 광범위하게 할당하지 않고 처리하는 것이다.
또한, 상기와 같이 본 발명의 회로구성이 아니라도 실시예의 어드레스를 달리하거나 구성회로의 부품을 달리하거나 초기조건을 반대로 가져가는 등의 방법으로도 구현할 수 있으나, 이는 본 발명의 기본적인 방법으로 볼 수 있다.
따라서, 상술한 바와 같이 본 발명에서는 I/O모듈과 특수모듈에 대한 설치위치와 우선순위를 구분할 필요가 없으며, I/O모듈 어드레스 및 특수모듈 어드레스를 특별히 사용자가 설정하지 않고도 I/O모듈과 특수모듈의 종류와 수량에 제한없이 편리하게 PLC의 모듈을 확장하고 사용할 수 있는 효과가 있다.

Claims (5)

  1. 소정의 I/O모듈의 입출력 라이트 데이터와 I/O모듈과 특수모듈을 구분하는 초기조건의 데이터 및 특수모듈 메모리 라이트 데이터와 특수모듈 슬롯 선택 어드레스를 입력받고 소정의 클럭신호를 발생하는 모듈선택부; 상기 모듈선택부의 클럭신호에 따라 소정의 특수모듈 슬롯 선택 어드레스를 입력받고 그에 대응되는 소정의 데이터를 일정시간 지연시켜 출력하는 특수모듈어드레스버퍼부; 및 상기 특수모듈어드레스버퍼부의 소정의 슬롯 선택 데이터를 입력받고 소정의 I/O모듈 데이터 어드레스와 특수모듈 메모리 데이터의 슬롯 선택 제어신호에 따라 특정 슬롯을 결정하는 슬롯결정부를 구비한 것을 특징으로 하는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치.
  2. 제 1 항에 있어서, 상기 모듈선택부는 입출력모듈의 라이트 데이터 및 I/O모듈과 특수모듈을 구분하는 초기조건의 비트데이터를 입력받고 그에 대응되는 클럭신호를 출력하는 제 1 게이트수단; 상기 제 1 게이트수단의 출력 클럭신호에 따라 소정의 데이터를 입력받고 그에 대응되는 제 1 데이터를 출력하는 D플립플롭; 소정의 특수모듈의 메모리 라이트 데이터와 특수모듈 슬롯 선택 어드레스를 입력받고 그에 대응되는 제 2 데이터를 출력하는 제 2 게이트수단; 및 상기 D플립플롭의 출력 제 1 데이터와 제 2 게이트수단의 제 2 데이터를 입력받고 그에 대응되는 클럭신호를 출력하는 제 3 게이트수단을 구비한 것을 특징으로 하는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치.
  3. 제 1 항에 있어서, 상기 특수모듈어드레스버퍼부는 상기 모듈선택부의 제 3 게이트수단의 출력 클럭신호에 따라 복수의 슬롯 선택 어드레스 데이터를 입력받고 그에 대응되는 소정의 데이터를 일정시간 지연시켜 출력하는 어드레스버퍼를 구비한 것을 특징으로 하는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치.
  4. 제 1 항에 있어서, 상기 슬롯결정부는 소정의 I/O모듈의 데이터 어드레스와 특수모듈의 메모리 데이터를 입력받고 그에 대응되는 소정의 슬롯 선택 제어신호를 출력하는 제 4 게이트수단; 및 상기 제 4 게이트수단의 출력반전 슬롯 선택 제어신호에 따라 상기 특수모듈어드레스버퍼부의 어드레스버퍼의 소정의 슬롯 선택 어드레스를 입력받고 그에 대응되는 슬롯을 인에이블시키는 디코더를 구비한 것을 특징으로 하는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 모듈선택부의 초기조건은 입력 데이터의 첫 비트에 따라 I/O모듈 또는 특수모듈이 구분되어 선택되는 것을 특징으로 하는 PLC의 I/O모듈과 특수모듈의 슬롯 선택 장치.
KR1019960043758A 1996-10-02 1996-10-02 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치 KR0181592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043758A KR0181592B1 (ko) 1996-10-02 1996-10-02 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043758A KR0181592B1 (ko) 1996-10-02 1996-10-02 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치

Publications (2)

Publication Number Publication Date
KR19980025583A KR19980025583A (ko) 1998-07-15
KR0181592B1 true KR0181592B1 (ko) 1999-04-15

Family

ID=19476111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043758A KR0181592B1 (ko) 1996-10-02 1996-10-02 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치

Country Status (1)

Country Link
KR (1) KR0181592B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119120B1 (ko) 2018-11-19 2020-06-04 세종공업 주식회사 압력 센서용 플라스틱 하우징 패키지

Also Published As

Publication number Publication date
KR19980025583A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
US5701417A (en) Method and apparatus for providing initial instructions through a communications interface in a multiple computer system
US4792891A (en) Data processor
CA1139006A (en) Memory circuit for programmable machines
US5469561A (en) Apparatus and method for controlling the running of a data processing apparatus
US4987537A (en) Computer capable of accessing a memory by supplying an address having a length shorter than that of a required address for the memory
KR880003252A (ko) 마이크로 프로세서
JP2762138B2 (ja) メモリコントロールユニット
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
US5446859A (en) Register addressing control circuit including a decoder and an index register
KR0181592B1 (ko) 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치
US5355465A (en) Data storing device having a plurality of registers allotted for one address
US4388707A (en) Memory selecting system
KR950025534A (ko) 인터럽트신호의 멀티플렉싱회로
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
KR950003378Y1 (ko) 인터페이스 회로
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR930005770B1 (ko) 한글기능이 추가된 프린터 에뮬레이터
KR910006684Y1 (ko) 중앙처리장치 신호 제어회로
KR0154461B1 (ko) 입출력 어드레스 가변 디코딩 장치
KR940001271B1 (ko) Pc용 인터럽트 시스템
KR0153597B1 (ko) 마이콤의 외부롬 접속장치
KR940006716Y1 (ko) 포트가 확장된 마이콤 회로
JPH02136921A (ja) レジスタアクセス方式
KR950015103A (ko) 다이렉트 메모리 억세스(dma)를 이용한 데이타 전송방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091201

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee