KR940001271B1

KR940001271B1 - Pc용 인터럽트 시스템

Info

Publication number: KR940001271B1
Application number: KR1019910009036A
Authority: KR
Inventors: 이원택; 김창일
Original assignee: 대우통신 주식회사; 박성규
Priority date: 1991-05-31
Filing date: 1991-05-31
Publication date: 1994-02-18
Also published as: KR920022110A

Abstract

내용 없음.

Description

PC 용 인터럽트 시스템

제1도는 본 발명의 전체적인 구성을 보인 구성도.

제2도 및 제5도는 본 발명의 리드파트(read part)를 보인 구성도.

제3도 및 제6도는 본 발명의 라이트 파트(write part)를 보인 구성도.

제4도(a)는 본 발명에 의한 리드(read) 동작 설명을 위한 플로우 챠트이고, (b)는 본 발명에 의한 라이트(write) 동작 설명을 위한 플로우 챠트이다.

* 도면의 주요부분에 대한 부호의 설명

1 : PC 슬롯 2 : 인터럽트 라인

3 : 래치 로직 4,4' : 버퍼/메모리 로직

5 : 디코딩 조직

본 발명은 인터럽트 라인이 설치되어 있는 PC에 있어서 각 라인의 상태를 검출하고 선택하기 위한 PC용 인터럽트 시스템에 관한 것이다.

종래에는 인터럽트를 위하여 I/O 장치가 서비스를 요구하면서 요구 플립플롭을 세트한다.

이 플립플롭은 마이크로 프로세서에 의하여 상태가 받아들여질 때까지 I/O 장치의 인터럽트 요구를 기억하고 있으며, 마이크로 프로세서에 의하여 상태가 읽혀지면 리세트 되는 순차적 사용이 가능한 형태로 되어 있는 것이다.

이러한 종래의 인터럽트 구조는 PC 커버를 분해하고 스위치 또는 점퍼 (jumper)를 이용하여 선택하도록 되어 있다. 따라서 하드웨어적으로 구성하여 놓은 인터럽트 라인만을 이용하여야 하므로 사용에 제한을 받게되어 효율이 저하되고, 사용중인 인터럽트 라인을 I/O 장치들이 동시에 선택함으로써 PC가 다운되는 현상이 빈번히 발생되는 문제점이 있는 것이다.

본 발명은 이상에서 살펴본 바와 같은 문제점을 해결하기 위하여 PC의 인터럽트 라인상황을 인터럽트 데이타 처리시스템에 의하여 파악하고 사용되지 않는 인터럽트 라인을 검색한 후 사용함으로써, 조작의 편의성을 도모하고 인터럽트 요구의 충돌로 인한 PC 다운의 문제점을 해결할 수 있도록 한 것으로, 이를 첨부된 도면에 따라 상세히 설명하면 다음과 같다.

PC의 슬롯(1)에 설치된 인터럽트 라인(2)과 래치 로직(3) 및 버퍼/메모리 로직(4)(4')을 접속하고, PC의 슬롯(1)에 설치된 I/O 및 메모리 어드레스 그리고 콘트롤 신호 단자(다)(라)를 디코딩 로직(5)에 연결하며, 디코딩 어드레스와 콘트롤 시그널 그리고 데이터 버스를 버퍼/메모리 로직(4)(4')에 연결하여서 된 것이다.

이와 같이 된 본 발명은 인터럽트 라인에서 데이타를 읽기 위한 리딩 (Reading) 동작을 위하여 제2도에서의 I/O 및 메모리 어드레스 그리고 콘트롤 신호 단자(다)(라)에 어드레스를 디코딩하여 번지를 할당한다.

이때 래치 로직(3)은 PC의 슬롯(1)에서 공급되는 클럭(CLK)의 라이징 (Raising) 또는 폴링(Falling)에지에서 인터럽트 라인(2)에 있는 현재의 데이터를 접수하는 것이다.

제5도는 상기한 동작을 수행하기 위한 보다 구체적인 구성을 나타낸 것으로, 이는 PC 슬롯(1)에 갖추어진 인터럽트 라인이 4비트 구성으로 되고, 이 인터럽트 라인(I NT0-INT3)중 INT1을 제외하고 다른 라인의 경우에는 현재 인터럽트 신호가 인가된 상태를 나타낸 경우를 예로 들어 나타낸 것이다.

즉, 상기한 바와 같이 래치로직(3)은 PC 슬롯(1)에서 공급되는 클록신호에 따라 PC 슬롯(1)의 인터럽트 포트(INT0-INT3)에 인가된 신호 레벨을 근거로 현재의 인터럽트 라인의 사용상태에 따른 데이타, 예컨대 "1011"을 래치하게 된다. 그리고, 이 래치된 데이터는 PC에서 슬롯(1)을 통해 공급하는 I/O 및 메모리 어드레스와 콘트롤 시그널에 의해 버퍼 메모리 조직(4)에 저항되게 된다.

이때, 상기 버퍼 메모리 조직(4)에 저장되는 데이타는 PC의 슬롯(1)에서 공급된 전술한 바의 PC의 어드레스에 보내지게 되는 바, 이러한 과정을 N번 수행함으로써 모든 인터럽트 라인의 신호를 검출완료하게 된다.

이어서, PC는 인터럽트 라인으로 데이타를 라이트(Write)하기 위하여 제3도에서의 슬롯(1)으로 I/O 및 메모리 어드레스와 콘트롤 시그널 단자(다)(라)로 어드레스를 할당하고 데이타 단자(나)로 데이타를 출력시키면 버퍼/메모리 로직(4')의 소정번지에 데이타를 저장하게 된다.

즉, 제6도는 제3도의 구성을 보다 구체화하여 나타낸 구성도로서, PC가 슬롯(1 )을 통해 I/O 및 메모리 어드레스와 콘트롤 시그널 단자(다)(라)로 어드레스를 할당함과 더불어, 단자(나)로 상기 리드파트의 버퍼 메모리 로직(4)에 저장되었던 데이터, 예컨대 "1011"을 독출하여 이를 1바이트 버퍼/메모리 로직(4')에 송출하게 되면, 이 1바이트 버퍼/메모리 로직(4')에는 도면에 나타난 바와 같이 "1011"이 저장되게 되고, 이 저장된 데이터는 그 게이트 신호에 따라 보드로부터의 인터럽트 신호를 출력하는 버퍼 (b1-b4)에 인가되게 된다.

따라서, 상술한 리드 동작에서 사용되지 않은 것으로 검출되었던 인터럽트 단자 (INT1)에 해당되는 버퍼(b2)만이 인터럽트 신호를 통과시킬 수 있게 되므로, 종래와는 달리 인터럽트 신호의 충돌 문제가 해결되게 된다.

이와 같이 하여 본 발명은 인터럽트 라인을 사용하기 위하여 PC의 커버를 분해하고 스위칭 및 점퍼선을 결선하는 등의 불편이 전혀 없으며, PC에 의하여 전(全)인터럽트 라인의 상태를 읽고 전(全)인터럽트 라인을 적절히 지정하여 데이타를 송출함으로써 데이타 처리의 효율성을 제고할 수 있고 인터럽트 라인요청의 충돌로 인한 제 문제를 해결할 수 있게 되는 유용한 것이다.

Claims

PC 슬롯(1)에 설치된 인터럽트 라인(2)의 사용상태를 셋트하는 래치수단(3)과, 상기 래치수단(3)에 저장된 상태 데이터를 저장하는 메모리 수단(4) 및, 상기 메모리 수단(4)에 저장된 상태 데이터를 근거로 상기 인터럽트 라인(2) 중 소정의 인터럽트 라인을 사용가능 상태로 설정하는 버퍼/메모리 수단(4')을 포함하여 구성된 것을 특징으로 하는 PC용 인터럽트 시스템.