KR890008427Y1 - 컴퓨터 롬 디코더 회로 - Google Patents

Abstract

내용 없음.

Description

컴퓨터 롬 디코더 회로

제1도는 본 고안에 따른 회로도.

제2도는 제1도의 소켓부(60)에 룸의 종류에 따라 롬 사용역역 메모리 맵.

* 도면의 주요부분에 대한 부호의 설명

10 : CPU 20,30 : 제1, 2 래치회로

40,50 : 버퍼 60 : 소켓부

70 : 낸드게이트

본 고안은 퍼스널 컴퓨터(이하 PC라 칭함)의 롬(ROM : Read Only Memory)디코더 회로에 관한 것으로서, 특히 한개의 소켓을 이용하여 최대의 할당된 프로그램 영역ㄹ 필요한 만큼 유저(USER)의 필요에 따라 알맞게 조절할 수 있도록한 컴퓨터 롬디코더 회로에 관한 것이다.

일반적으로 PC에서 롬 영역으로 사용 가능한 영역은 FOOOOH에서 FFFFFH까지 64K바이트의 영역이다.

이 경우 현재까지 나와 있는 롬을 생각해보면, 프로그램 롬 번호 #27512의 경우 한개로 64K 영역을 모두 커버(Cover)할 수 있고, #27259의 경우 2개, #27128의경우 4개, #2764의 경우 8개, #2732의 경우 16개의 롬으로 이 영역을 커버할 수 있다.

따라서 이렇게 할당된 영역은 유저의 필요에 따라 크기를 알맞게 조절하려야 사용 가능하다.

그러나 종래는 디코더 논리(Logic)를 변화시켜 주거나, 또한 많은소겟을 PCB ( Print Circuit Board)상에 설치하여 사용되어 왔었다.

이어따라 PCB 면적이 커지는 비경제적인 단점과 여러개 소켓과 디코더 로직(Logic)을 변환해줘야 하는 불편이 있었으며 롬 영역을 낭비하는 문제점이 있었다.

따라서 본 고안의 목적은 한개의 소켓(Socket)을 이용하여 여러종류의 롬을 사용할 수 있으며 PCB 면적을 줄일 수 잇는 회로를 제공함에 있다.

본 고안의 다른 목적은 소프트웨어(Software)의 규격(Size)에 맞는 롬을 임의로 선택 가능케 하며, 불필요한 롬 영역을 낭비하는 일이 없도록 하는 롬 디코더 회로를제공함에 있다.

따라서 본 고안의 목적을 수행사기 위해 프로그램에 따라 데이차를 비교, 판단처리하여 어드레스 및 데이타와 제어버스로 통해 데이타를 입, 출력하는 중앙처리 장치(이하 CPU라 칭함)와 상기 CPU의 어드레스 신호를 래치하는 래치회로와, 여러종류의 롬을한개의 소켓에 실장할 수 있는 소켓부와, 상기 CPU와 소켓부간의 데이타 전송이 원활이 이루워지도록 하는 버퍼회로로 구성된 것을 특징으로 한다.

이하 본 고안의도면을 참조하여 상세히 설명한다.

제1도는 본 고안에 따른 회로도로서, CPU(10)의 출력 어드레스 출력단을 제12, 래치회로(20,30)에 연결하고, 상기 제1,2 래치 회로(20 30)의 출력단은 소켓부(60)로 어드레스 버스(ADD)를 통해 연결하며, 상기 소켓부(60)과 버퍼(50)사이를 데이타버스(DATA)로 연결하고 상기 버퍼(50)의 출력단을 양방향 버퍼(40)를 통해 CPU (10)의 데이타 버스로 연결하고, 상기 소켓부(60)의 칩실렉팅 하기 위한 어드레스 신호를 받아들이는 낸드(NAND)게이트(70)의 출력을 버퍼(50)의 인에이블단에 연결되도록 구성된다.

제2도는 제1도의 소켓부(60)에 롬울 장착할시 롬의 크기에 따른 시작 어드레스및 사용 영역을 나타내는 메모리 맵도이다.

따라서 본 고안은 실시예를 상술한 구성에 의거하여 상세히 설명하면, 먼저 CP U(10)가 롬의 저장 데이타를 읽어가려면, CPU(10)가 롬을 인에이블시키고, 롬의 저장데이타를 CPU(10)로 전송하기 위한 데이타 통로가 열려야 한다.

이를 위하여 CPU(10)는 소켓부를 선택하기 위한 칩 선택신호(Chip Select : C S)신호를 발생해야 한다.

이때 전술한 바와 같이 PC에서 롬영역으로 사용할 수 있는 영역을 FOOOOH에서 FFFFFE까지의 64K 바이트 영역이므로, CPU(10)가 롬을 선택하고자 할시 A19-A0의 어드레스중 A19-A16어드레스를 "1111"로 출력하면 메모리 영역중 롬영역을억세스하기 위한 신호가 된다.

따라서 상기 A19-A16어드레스가 모두 "하이"상태 일시에는 낸드게이트(70)가 로우신호를 출력하게 되므로, 이로 인해 소켓부(60)가 인에이블되는 동시에 버퍼(50)가 인에이블되어 데이타의 전송통로를 열어주게 된다.

CPU(10)가 상술한 바와 같이 PC에서 롬영역으로 사용한 영역은 FOOOOH에서 FFFFFE까지의 64K 바이트 영역이므로 소켓부(60)로 공급되는 어드레스 A0-A15가 된다.

또한 CPU(10)로 전달될 수 있는 길이 열려야 하는데, 이는 낸드게이트(70)를통해 소켓부(60)로 인에이블 신호를 인가하면 된다.

이때 상술한 바와 같이 롬 영역은 사용자의 필요에 따라서 크기를 조절하여 사용할 수 있으며, 소켓부(60)에는 이에 상응하는 소프트웨어 규격의 롬을 장착한다.

그리고 롬의 규격에 따라 롬의 사용 어드레스 영역을 지정하기 메모리 맵을 제2도와 같이 설정한다.

먼저 소켓부(60)의 Vpp 단자는 롬 라이트시 라이트파워(write power)를 공급하기 위한 단자로 리드시에는 점퍼(jumper)을 이용하여 A15어드레스 신호 공급단자로 사용하며, PGM단자는 롬 라이트시 라이트 펄스(write pulse)를 공급하기 위한 단자로 리드시에는 점파(jumper)를 이용하여 A14어드레스 신호 공급단자로 사용한다.

또한 초기 리세트 신호 발생시 CPU(10)는 리세트 피지컬 어드레스(reset phy sical address)로 점프하는데, 본 발명에서는 상기 어드레스를 FFFFOH라고 가정한다.

그러므로 제2도와 같은 메모리 맵에서 FFFFOH 어드레스에 사용하고자 하는 격의 롬에 대한 시작 어드레스(start address)를 기록하면 된다.

그러므로 롬의 규격에 따라 시작 어드레스는 하기 (표1)과 같이 설정될 수 있다.

[표 1]

여기에 상기 소켓부(60)의 롬 내용을 리두하는 과정을 살펴본다.

먼저 시스템 초기 구동시 CPU(10)는 리세트 피지컬 어드레스인 FFFFOH 번지로 점프하여 소켓부(600)에 정착된 롬의 시작 어드레스로 점프한다.

이후 CPU(10)에서 해당 롬이 서낵을 위한 A0-A19의 어드레스를 발생하면 A16-A19 어드레스 신호에 의해 소켓부(60)가 선택되며, A15및 A14 어드레스 소켓부(60)의 Vpp 및 PGM 단자로 인가되고, 제1도 및 제2래치회로(20)(30)를 통해 A0-A13 어드레스 신호가 소켓부(60)로 인가된다.

이후 CPU(10)에서 해당 어드레스에 기록된 데이타를 리드하기 위한 MERB 신호를 소켓부(60)의 출력 인에이블단자(OE)로 인가하면, 해당 어드레스의 롬에 기록된데이타가 읽혀져 버퍼(50)로 출력된다.

이때 버퍼(50)는 낸드게이트(70)를 통해 칩 선택신호(CS)발생시 인에이블되어 데이타 통로를 열어논 산태이므로, 롬에서 읽혀진 데이타가 버퍼(50)(40)를 통해 완충되어 CPU(10)로 데이타 전송이 이루어진다.

상술한 바와 같이 일반 PC의 롬 디코더 회로에서 롬의 종류에 따라 소켓의 수가늘어나고 디코더 회로가 복잡하였으나 소켓 하나로 FOOOOH-FFFFFH 영역을 모두커버할 수 있어 필요없는 롬 영역이 제거될 뿐만 아니라 특수한 용도로 사용할 경우 시스템에 맞는 프로그램을 작성하여 알맞는 용량의 롬에 프로그램을 넣어디코더 회로의수정없이 사용할 수 있는 이점이 있다.

Claims (1)

1. 프로그램에 의해 데이타를 비교, 판단 처리하며 이에 따라 데이타 및 어드레스제어신호를 출력하는 CPU(10)와, 상기 CPU(10)의 출력 어드레스를 래치하는 제1,2래치회로(20,30)와, 데이타 버퍼인 양방향 버퍼(40)를 구비한 회로에 있어서, 상기 제1,2 래치회로(20,30)의 출력 어드레스를 받아들이며 소정 라인측 점프를 이용하여 어드레스를 인가하고 상기CPU(10)의 리세트 피직칼 점프 어드레스에 의해 롬이 규격에따라 소정영역을 자동으로 점프하여 여러종류의 롬을 한개의 소켓에 실장하여 사용할수 있는 소켓부(60)로 구성함을 특징으로 하는 컴퓨터 롬 디코더 회로.