KR920010334B1 - 은행터미널 루프 제어시스템 - Google Patents

은행터미널 루프 제어시스템 Download PDF

Info

Publication number
KR920010334B1
KR920010334B1 KR1019890020532A KR890020532A KR920010334B1 KR 920010334 B1 KR920010334 B1 KR 920010334B1 KR 1019890020532 A KR1019890020532 A KR 1019890020532A KR 890020532 A KR890020532 A KR 890020532A KR 920010334 B1 KR920010334 B1 KR 920010334B1
Authority
KR
South Korea
Prior art keywords
signal
controller
personal computer
terminal
data
Prior art date
Application number
KR1019890020532A
Other languages
English (en)
Other versions
KR910012957A (ko
Inventor
유상열
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019890020532A priority Critical patent/KR920010334B1/ko
Publication of KR910012957A publication Critical patent/KR910012957A/ko
Application granted granted Critical
Publication of KR920010334B1 publication Critical patent/KR920010334B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

은행터미널 루프 제어시스템
제1도는 본 발명 은행터미널 루프 제어시스템 블록도,
제2도는 제1도 콘트롤 게이트의 상세회로도,
제3도는 제1도 라이트(Write) 동작시의 파형도,
제4도는 제1도 리드(Read) 동작시의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 2 : 프로그램롬
3 : 제어기 4 : 송신/수신 컨버터
5 : 루프 드라이버 6 : 인터페이스
7 : 어드레스 버퍼 8 : 데이터 버퍼
9 : 콘트롤 게이트 10 : 퍼스널 컴퓨터 슬롯
11 : 딥(Dip) 스위치 12 : 디스플레이부
13, 14 : 버퍼 15 : 디플립플롭
본 발명은 은행터미널용 통신시스템에 관한 것으로, 하이레벨 데이타 연결제어(High level Data Link Control) 기능을 갖춘 통신기판을 이이비엠(IMB)의 퍼스널 컴퓨터에 연결하여 사용할 수 있게 한 은행터미널 루프제어 시스템에 관한 것이다.
일반적으로 은행터미널용 통신기판은 모두 자체의 은행터미널에만 사용이 가능한 것으로, 시스템내 기능들간의 상호통신을 위해 필요한 연속적인 신호인 인터럽트 핸드 쉐이킹과 직접 메모리 접근(DMA) 방식을 이용한 메모리가 없는 통신기판이며, 이 시스템에는 하이레벨 데이터 연결제어 방식으로 루프에 연결 터미널제어와 서로 접속할 수 있는 기능을 갖고 있다.
그러나, 은행터미널용 통신기판은 모두 자체의 은행터미널에만 연결이 가능하므로 아이비엠의 퍼스널 컴퓨터(80286, 80386)에서 선택기판을 연결할 수 있도록 만든 컨넥터인 슬롯 부분이 상이하고, 특히 직접 메모리 접근방식에서는 아이비엠 퍼스널 컴퓨터의 직접 메모리 접근 제어기가 직접 메모리 접근요구 신호를 받은 다음 은행용 통신기판에 직접 메모리를 사용해도 좋다는 신호만 주고 받게 세트하고, 다른 제어기가 직접 메모리 접근을 주관하는 모드를 사용하여 통신기판이 상위시스템을 제어하게 되어 있고 따라서 이러한 기능을 지원하기 위한 직접 메모리 접근 판독과 입출력 기록 가능신호가 슬롯에 있으며, 5가지 종류의 신호, 즉 어드레스 이네이블로 직접 메모리 접근방식으로 어드레스를 사용하라는 신호와, 인터럽트 요구신호, 아이비엠 퍼스널 컴퓨터 시스템의 리세트 신호, 아이비엠 퍼스널 컴퓨터의 시스템 클럭신호 및 디엠에시(DMA) 요구신호의 동작조건이 아이비엠 퍼스널 컴퓨터와는 전혀 상이하여 연결이 불가능한 문제점이 있었다.
본 발명은 이와같은 종래의 결함을 감안하여, 은행용 터미널 전용 통신기판을 아이비엠 퍼스널 컴퓨터에 연결하여 사용토록 함으로써 은행터미널 및 정보용 터미널을 아이비엠 퍼스널 컴퓨터로 대체할 수 있도록 창안한 것으로, 이하 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 본 발명의 은행 터미널 루프 제어시스템 블록도로서, 이에 도시한 바와같이 주컴퓨터와의 통신을 위한 하이레벨 데이터 링크 콘트롤(High-leve Data Link Control) 프로그램이 내장되어 있는 프로그램 롬(2)과, 이 프로그램롬(2)에 내장된 프로그램을 판독하여 시스템 각 부위를 제어하는 중앙처리장치(1)와, 상기 중앙 처리장치(1)의 제어를 받아 디엠에이(DMA) 동작을 수행하고, 송신/수신 컨버터(4), 루프 드라이버(5) 및 인터페이스(6)를 통해 주컴퓨터로 데이터를 전송함과 아울러 그 주컴퓨터로부터 송신신호를 상기 인터페이스(6), 루프드라이버(5), 송신/수신컨버터(4)를 통해 입력받는 제어기(3)와, 상기 제어기(3) 및 퍼스널 컴퓨터 슬롯(9) 사이에서 디엠에이 동작에 필요한 제어신호를 전송하는 콘트롤 게이트(9)와, 상기 중앙처리장치(1) 및 제어기(3)와 상기 퍼스널 컴퓨터 슬롯(1) 사이에서 어드레스 신호 및 데이터 신호를 완충증폭하여 전송하는 어드레스 버퍼(7) 및 데이터 버퍼(8)와, 상기 중앙처리장치(1)로부터 자기통신보드 상태 표시신호를 버퍼(14)를 통해 입력받아 표시하는 디스플레이부(12)와, 온 라인, 오프라인등의 모드선택신호를 버퍼(13)를 통해 상기 중앙처리장치(1)에 인가하는 딥(Dip) 스위치(11)로 구성한 것으로, 상기에서 송신/수신 컨버터(4)는 제어기(3)에 인가하게 되고, 루프 드라이버(5)는 루프상에 전송되는 신호의 전압레벨을 조절하게 되어 있다.
그리고 도면의 설명중 미설명부호 20은 퍼스널 컴퓨터를 나타낸다.
제2도는 제1도 콘트롤 게이트(9)의 상세회로도로서, 퍼스널 컴퓨터 슬롯(10)에서 출력되는 디엠에이 인식신호(DACK-N)는 인버터(N1)를 통해 디플리플롭(15)의 입력단자(1D)에 인가되게 접속함과 아울러 그 인버터(N1)의 출력신호(DACK-P) 및 리세트신호(RESET-N)가 앤드게이트(AN1)를 통해 그 디플립플롭(15)의 클리어단자(CL)에 인가되게 접속하고, 퍼스널 컴퓨터 클럭신호(PLCK-N)가 그 디플립플롭(15)의 클럭단자(CLK)에 인가되게 접속하여, 그 디플립플롭(15)의 출력단자(1Q-5Q)를 그의 입력단자(2D-6D)에 각기 접속하고, 그 디플립플롭(15)의 출력단자(2Q)를 인버터(N2)를 통해 오아게이트(OR1), (OR2)의 일측 입력단자에 접속함과 아울러 출력단자(4Q), (6Q)를 인버터(N3), (N3), (N4)를 각기 통해 그 오아게이트(OR1, OR2)의 타측 입력단자에 접속하여 그 오아게이트(OR1), (OR2)에 데이터 유효(Valid)신호(IOWEN-N) 및 디엠에이 완료신호(DMARDY-N)가 출력되어 제어기(3)에 인가되게 하고, 제어기(3)에서 출력되는 디엠에이 요구 신호(DREQ-N)등은 직접 퍼스널 컴퓨터 슬롯(10)에 인가되고, 그 퍼스널 컴퓨터 슬롯(10)에서 출력되는 어드레스 인에이블신호(AEN-N)등은 제어기(3)에 직접 인가되게 구성한다.
이와같이 구성된 본 발명의 작용효과를 제3도 및 제4도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
프로그램롬(2)에는 주컴퓨터와의 통신을 위한 하이레벨 데이터링크 제어프로그램이 저장되어 있고, 처음 시스템이 부팅되면서 중앙처리장치(1)는 이 프로그램롬(2)의 프로그램을 판독하여 시스템 각 부위를 초기화 시킨 다음 루프 드라이버(5) 및 송신/수신컨버터(4)를 통해 제어기(3)에 데이터가 수신되는지의 여부를 기다리게 된다.
즉 인터페이스(6)의 라인을 통해 주컴퓨터로부터 데이타 송신이 행하여지면, 이 인터페이스(6)를 통한 수신신호는 루프 드라이버(5)를 통해 레벨이 조정된후 송신/수신 컨버터(4)에서 8비트의 데이터로 변환되어 제어기(3)에 입력되고, 이에따라 그 제어기(3)는 데이터가 입력되었음을 중앙처리장치(1)에 알리게되고, 따라서 이때 그 중앙처리장치(1)는 제3a도에 도시한 바와 같은 인터럽트 신호(INTB-P)를 제어기 (3)에 인가하여 디엠에이 동작을 지시하고 그 제어기(3)에서 제3b도에 도시한 바와 같이 디엠에이 요구신호(DREQ-N)가 출력된후 콘트롤 게이트(9)를 직접통해 퍼스널 컴퓨터 슬롯(10)에 인가된다.
이와같이 퍼스널 컴퓨터 슬롯(10)을 통해 퍼스널 컴퓨터(20)에서 디엠에이 요구신호(DREQ-N)를 입력받게 되면, 그 퍼스널 컴퓨터(20)에서 그 디엠에이 요구신호(DREQ-N)에 대한 디엠에이 인식신호(DACK-N)를 출력하게 되는데, 그 퍼스널 컴퓨터(20)는 디엠에이 캐스캐드(cascade) 모드로 세팅되어 있기 때문에 디엠에이 인식신호(DACK-N)를 출력한 후에는 자신의 중앙처리장치를 홀드시켜 제어기(3)에서 자신의 시스템 버스를 장악하게 함으로써 디엠에이를 수행할 수 있게 된다.
즉, 이때 디엠에이 방식으로 어드레스를 사용하라는 신호인 어드레스 인에이블신호(AEN-N)가 제3d도에 도시한 바와같이 출력됨과 아울러 디엠에이 방식으로 메모리에 쓰라는 신호인 메모리 라이트 신호(MWR-N)가 제3e도에 도시한 바와같이 출력되고, 이때 퍼스널 컴퓨터(20)의 데이터 버스상에 제3f도에 도시한 바와 같이 유효 데이터가 있게 된다.
한편, 상기와 같이 출력된 디엠에이 인식신호(DACK-N)는 인버터(N1)를 통해 디플립플롭(15)의 입력단자(1D)에 인가되고, 이에따라 퍼스널컴퓨터 클럭신호(PCLK-N)에 의해 클럭동작되어 그 디플립플롭(15)의 출력단자(1Q-6Q)에 순차로 고전위신호가 출력되고, 이에따라 그 출력단자(6Q)에 고전위 신호가 출력되면 인버터(N4)에서 저전위 신호가 출력되고, 이때 출력단자(2Q)에도 고전위신호가 출력되고 있는 상태이어서 인버터(N3)에서 저전위신호가 출력되고 있으므로 오아게이트(OR2)에서 제3g도에 도시한 바와 같이 저전위의 디엠에이 완료신호(DMARDY-N)가 출력되어 제어기(3)에 인가되고, 따라서 이때 제어기(3)에서 데이터 버퍼(8) 및 퍼스널 컴퓨터 슬롯(10)을 통해 퍼스널 컴퓨터(20)의 메모리에 데이타를 기록하게 된다.
이와같이 제어기(3)에서 데이타를 기록한 후 기록 플래그 클리어 신호(WRFCL-N)를 제3h도에 도시한 바와같이 출력하면, 소정시간후에 중앙처리장치(1)의 인터럽트신호(INTB-P)가 제3a도에 도시한 바와 같이 언액티브상태로 되고, 이에따라 디엠에이 요구신호(DREQ-N)도 언액티브 상태로 됨으로써 상기 디엠에이 라이트 동작을 마치게 되고, 이때 리세트 신호(RESET-N)에 의해 앤드게이트(AN1)에서 고전위 신호가 출력되어 디플립플롭(15)을 클리어 시키게 된다.
한편, 퍼스널 컴퓨터(20)에서 퍼스널 컴퓨터 슬롯(10)을 통해 데이터 송신을 요구하는 경우에는 중앙처리 장치(1)에서 제4a도에 도시된 바와 같이 메모리 리드신호(MAN-N)가 출력되어, 제어기(3)에 디엠에이 리드를 지시하고, 이에따라 제어기(3)에서 제4b도에 도시한 바와 같이 디엠에이 요구신호(DREQ-N)가 출력된 후 콘트롤 게이트(9)를 직접통해 퍼스널 컴퓨터 슬롯(10)에 인가되므로 퍼스널 컴퓨터(20)에서 디엠에이 인식신호(DACK-N), 어드레스 인에이블신호(AEN-N) 및 메모리 리드신호(MRD-N)가 제4c,d도 및 (e)에 각기 도시된 바와같이 순차로 액티브되고, 상기 디엠에이 인식신호(DACK-N)은 인버터(N1)를 통해 디플립플롭(15)의 입력단자(1D)에 인가되므로 그 디플립플롭(15)은 상기에서와 같이 동작되어, 오아게이트(OR1), (OR2)에서 제4도의 (f), (h)에 각기 도시된 바와같이 데이터 유효신호(IOWEN-N) 및 디엠에이 완료신호(DMARDY-N)가 출력되고, 이에따라 제어기(3)에서 데이터 버퍼(8) 및 퍼스널 컴퓨터 슬롯(10)을 통해 퍼스널 컴퓨터(20)의 송신 데이터를 읽어가게 되고, 이와같이 읽은 데이타는 송신/수신 컨버터(4)에서 송신신호로 변환되고, 루프드라이버(5)에서 레벨이 조정된 후 인터페이스(6)를 통해 주컴퓨터로 전송된다.
한편 상기와 같이 제어기(3)에서 데이타를 전송한후 리드 샘플신호(RDS-N)를 제4a도에 도시한 바와 같이 출력하면, 소정시간후에 중앙처리장치(1)의 메모리 리드신호(MRM-N)가 제4a도에 도시된 바와 같이 언액티브 상태로 되고 이에따라 디엠에이 요구신호(DREQ-N)도 언액티브 상태로 됨으로써 상기 디엠에이 리드동작을 마치게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 은행터미널 전용통신기판에 아이비엠의 퍼스널 컴퓨터를 연결하여 사용할 수 있게 함으로써 은행터미널 및 정보용 퍼스널 컴퓨터로 대체할 수 있는 효과가 있게 된다.

Claims (2)

  1. 주컴퓨터와의 통신을 위한 하이레벨 데이터 링크 콘트롤 프로그램이 내장되어 있는 프로그램 롬(2)과, 이 프로그램 롬(2)에 내장된 프로그램을 판독하여 시스템 각 부위를 제어하는 중앙처리장치(1)와, 상기 중앙처리장치(1)의 제어를 받아 디엠에이(DMA) 동작을 수행하고, 송신/수신 컨버터(4), 루프 드라이버(5) 및 인터페이스(6)를 통해 주컴퓨터로 데이터를 정송함과 아울러 그 주컴퓨터의 송신신호를 상기 인터페이스(6), 루프드라이버(5) 및 송신/수신컨버터(4)를 통해 입력받는 제어기(3)와, 상기 제어기(3) 및 퍼스널 컴퓨터 슬롯(10) 사이에서 디엠에이 동작에 필요한 제어신호를 전송하는 콘트롤 게이트(9)와, 상기 중앙처리장치(1) 및 제어기(3)와 상기 퍼스널 컴퓨터 슬롯(10) 사이에서 어드레스 신호 및 데이터신호를 버퍼링하는 어드레스 버퍼(7) 및 데이터 버퍼(8)로 구성하여 된 것을 특징으로 하는 은행터미널 루프 제어시스템.
  2. 제1항에 있어서, 콘트롤 게이트(9)는 퍼스널 컴퓨터 슬롯(10)의 디엠에이 인식신호(DACK-N)가 인버터(N1)를 통해 디플립플롭(15)의 입력단자(1D)에 인가되게 접속함과 아울러 상기 인버터(N1)의 출력신호 및 리세트신호(RESET-N)가 앤드게이트(AN1)를 통해 그 디플립플롭(15)의 클리어단자(CL)에 인가되어 접속하고, 퍼스널 컴퓨터 클럭신호(PCLK-N)가 그 디플립플롭(15)의 클럭단자(CLK)에 인가되게 접속하여, 그의 출력단자(1Q-5Q)를 그의 입력단자(2D-6D)에 각기 접속하고, 상기 디플립플롭(15)의 출력단자(2Q)를 인버터(N3), (OR4)를 각기 통해 상기 오아게이트(OR1), (OR2)의 일측 입력단자에 접속함과 아울러 출력단자(4Q), (6Q)를 인버터(N3), (OR4)를 각기 통해 상기 오아게이트(OR1), (OR2)의 타측 입력단자에 각기 접속하여, 상기 오아게이트(OR1), (OR2)에서 데이터 유효신호(IOWEN-N) 및 디엠에이 완료신호(DMARDY-N)가 각기 출력되어 제어기(3)에 인가되게 구성한 것을 특징으로 하는 은행터미널 루프제어 시스템.
KR1019890020532A 1989-12-30 1989-12-30 은행터미널 루프 제어시스템 KR920010334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Publications (2)

Publication Number Publication Date
KR910012957A KR910012957A (ko) 1991-08-08
KR920010334B1 true KR920010334B1 (ko) 1992-11-27

Family

ID=19294579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Country Status (1)

Country Link
KR (1) KR920010334B1 (ko)

Also Published As

Publication number Publication date
KR910012957A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
KR100245818B1 (ko) 트랜잭션 및 수신지 id를 가진 공유 버스 시스템
US6845420B2 (en) System for supporting both serial and parallel storage devices on a connector
EP1546898B1 (en) Interface integrated circuit device for a usb connection
US7251188B2 (en) Memory access interface for a micro-controller system with address/data multiplexing bus
US5475846A (en) Apparatus for processing PCMCIA interrupt requests
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
KR900015008A (ko) 데이터 프로세서
US5467461A (en) Multiprocessor computer system having bus control circuitry for transferring data between microcomputers
EP0294420B1 (en) Data transfer circuit
KR920010334B1 (ko) 은행터미널 루프 제어시스템
KR970059914A (ko) 플래시 메모리 시스템
US5823871A (en) Interface control device for use with TV game equipment
KR930001923B1 (ko) 피씨와 주변기기간의 인터페이스회로
KR100375524B1 (ko) Ｒｏｍ 에뮬레이터
KR900003621Y1 (ko) 상이한 프로세서간의 데이터 교환장치
KR940009428B1 (ko) 공통메모리를 갖는 컴퓨터 링크 유니트
JPH10198524A (ja) ハードディスク制御装置
KR100238297B1 (ko) 데스크탑 컴퓨터용 피씨아이(pci) 보드를 노트북 컴퓨터에 사용하기 위한 인터페이스 장치 및 그에 따른 수행방법
KR100259585B1 (ko) 디엠에이 콘트롤러
KR0169622B1 (ko) 호스트시스템과 씨디아이시스템간의 인터페이스회로
KR930002656Y1 (ko) 주,종 마이컴간의 데이타 통신회로
KR940001271B1 (ko) Pc용 인터럽트 시스템
KR920005234B1 (ko) 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템
KR100260830B1 (ko) 피씨(pc)의 선박 자동화 제어용 통신 프로세서 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee