KR910012957A - 은행 터미널 루프 제어시스템 - Google Patents

은행 터미널 루프 제어시스템 Download PDF

Info

Publication number
KR910012957A
KR910012957A KR1019890020532A KR890020532A KR910012957A KR 910012957 A KR910012957 A KR 910012957A KR 1019890020532 A KR1019890020532 A KR 1019890020532A KR 890020532 A KR890020532 A KR 890020532A KR 910012957 A KR910012957 A KR 910012957A
Authority
KR
South Korea
Prior art keywords
loop control
control system
data
bank terminal
terminal loop
Prior art date
Application number
KR1019890020532A
Other languages
English (en)
Other versions
KR920010334B1 (ko
Inventor
유상열
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019890020532A priority Critical patent/KR920010334B1/ko
Publication of KR910012957A publication Critical patent/KR910012957A/ko
Application granted granted Critical
Publication of KR920010334B1 publication Critical patent/KR920010334B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

은행 터미널 루프 제어시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 은행 터미널 루프 제어시스템 구성도,
제2도는 본 발명 은행 터미널 루프 제어 회로도.

Claims (1)

  1. 은행터미널 루프제어 시스템에 있어서, 주컴퓨터와 통신을 위한 루프제어 프로그램이 내장된 프로그램롬(2)과, 상기 프로그램롬(2)을 내장된 프로그램을 판독하여 시스템을 제어하는 중앙처리장치(1)와, 인터페이스(6)에 의해 주컴퓨터로 부터 데이타 송신이 행하여지면 상기 드라이버(5)와 TRC(4)를 통해 입력된 데이타를 받아들여 중앙처리장치(1)로 입력된 데이타가 있음을 통지하는 제어기(3)와, 상기 제어기(3)에 의해 중앙처리장치(1)로부터 출력된 직접메모리 접근 요구신호의 통지를 슬롯(10)에 전달하는 카운터 게이트(9)와, 상기 제어기(3)와 슬롯(10)사이에 위치하여 어드레스나 데이타를 제어하는 버퍼(7)(8)로서 구성한 것을 특징으로 한 은행터미널 루프제어시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890020532A 1989-12-30 1989-12-30 은행터미널 루프 제어시스템 KR920010334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Publications (2)

Publication Number Publication Date
KR910012957A true KR910012957A (ko) 1991-08-08
KR920010334B1 KR920010334B1 (ko) 1992-11-27

Family

ID=19294579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020532A KR920010334B1 (ko) 1989-12-30 1989-12-30 은행터미널 루프 제어시스템

Country Status (1)

Country Link
KR (1) KR920010334B1 (ko)

Also Published As

Publication number Publication date
KR920010334B1 (ko) 1992-11-27

Similar Documents

Publication Publication Date Title
KR860003556A (ko) 인터럽트 제어 시스템
KR840000839A (ko) 거래처리 방식
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR880003252A (ko) 마이크로 프로세서
KR880013073A (ko) 메모리 시스템
KR910012957A (ko) 은행 터미널 루프 제어시스템
KR880009306A (ko) 직접 메모리 엑세스 제어 장치
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR920006865A (ko) 메모리 카드사용에 의한 공동단말기 관리스템 및 관리방법
JP2824871B2 (ja) Icカード
KR910005178A (ko) 통신시스템의 bps자동설정방법
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR940006298Y1 (ko) 공통메모리 인터페이스장치
KR910007400B1 (ko) Dma 제어기와 결합한 인터페이스 회로
KR940008559Y1 (ko) I/o 메모리 영역 확장회로
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR970049679A (ko) 퍼스널 컴퓨터의 데이터 수신장치
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
KR910010325A (ko) 퍼스널 컴퓨터를 이용한 데이타 전송시스템
KR910010322A (ko) Rsa 알고리즘을 사용한 보안 모듈 회로
KR920014036A (ko) 대용량 저장장치 입출력 정합방법
KR920022136A (ko) 카드 단말의 회선 접속장치
KR930014025A (ko) 추가 보드 메모리 제어수단
KR920003791A (ko) 컴퓨터를 이용한 교환시스템의 초기화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee