JP2824871B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP2824871B2 JP2824871B2 JP2404653A JP40465390A JP2824871B2 JP 2824871 B2 JP2824871 B2 JP 2824871B2 JP 2404653 A JP2404653 A JP 2404653A JP 40465390 A JP40465390 A JP 40465390A JP 2824871 B2 JP2824871 B2 JP 2824871B2
- Authority
- JP
- Japan
- Prior art keywords
- communication mode
- mode information
- external device
- processor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣカードに関し、
詳しくは、入出力データ端子が一線式の外部装置と二線
式の外部装置の双方に使用可能なＩＣカードに関する。
詳しくは、入出力データ端子が一線式の外部装置と二線
式の外部装置の双方に使用可能なＩＣカードに関する。
【０００２】
【従来の技術】現在、カード型の情報記憶媒体として、
磁気ストライプカード等に換わって、記憶容量が大きく
セキュリティ性の優れたＩＣカードが用いられてきてい
る。
磁気ストライプカード等に換わって、記憶容量が大きく
セキュリティ性の優れたＩＣカードが用いられてきてい
る。
【０００３】ＩＣカードは、内部にＲＯＭ，ＲＡＭ等の
半導体メモリと、それらのメモリの読出し・書込み処理
やＩＤ情報の判定処理といった各種の処理を行うプロセ
ッサと、このプロセッサと外部装置との間でデータを授
受を行うインタフェース等で構成されている。
半導体メモリと、それらのメモリの読出し・書込み処理
やＩＤ情報の判定処理といった各種の処理を行うプロセ
ッサと、このプロセッサと外部装置との間でデータを授
受を行うインタフェース等で構成されている。
【０００４】ＩＣカードは、外部装置に接続するための
接続端子として、電源端子、アース端子、クロック端
子、入出力データ端子等を備えている。入出力データ端
子は、データをシリアル伝送により送信又は受信するた
めのものであり、１つの入出力データ端子で送信と受信
の両方を行う一線式のものと、２つの端子の一方で送信
を行い他方で受信を行う二線式のものがある。これに対
応して、ＩＣカードリーダ・ライタ等の外部装置にも、
送受信端子が１つの一線式用のものと、送信端子と受信
端子が別々の二線式用のものがある。
接続端子として、電源端子、アース端子、クロック端
子、入出力データ端子等を備えている。入出力データ端
子は、データをシリアル伝送により送信又は受信するた
めのものであり、１つの入出力データ端子で送信と受信
の両方を行う一線式のものと、２つの端子の一方で送信
を行い他方で受信を行う二線式のものがある。これに対
応して、ＩＣカードリーダ・ライタ等の外部装置にも、
送受信端子が１つの一線式用のものと、送信端子と受信
端子が別々の二線式用のものがある。
【０００５】
【発明が解決しようとする課題】つまり、このような従
来のＩＣカードにあっては、一線式のＩＣカードは一線
式用の外部装置にしか使用できず、二線式のＩＣカード
は二線式用の外部装置にしか使用できなかった。
来のＩＣカードにあっては、一線式のＩＣカードは一線
式用の外部装置にしか使用できず、二線式のＩＣカード
は二線式用の外部装置にしか使用できなかった。
【０００６】この発明は、このような従来技術の問題点
を解決するためのもであって、一線式用の外部装置と二
線式用の外部装置の双方に使用可能なＩＣカードを提供
することを目的とする。
を解決するためのもであって、一線式用の外部装置と二
線式用の外部装置の双方に使用可能なＩＣカードを提供
することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
のこの発明のＩＣカードの特徴は、プロセッサと、メモ
リと、外部装置との間でデータの送信又は受信をするた
めの入出力データ端子と、外部装置からのデータの受信
をするための入力データ端子と、プロセッサから受けた
パラレルデータをシリアルデータに変換して送信ポート
から出力し、受信ポートで受けたシリアルデータをパラ
レルデータに変換してプロセッサに出力するインタフェ
ースとを備えたＩＣカードであって、インタフェースの
受信ポートと入力データ端子とが接続され、インタフェ
ースの送信ポートと入出力データ端子とがプロセッサの
指示によりオン又はオフする第１のスイッチ回路を介し
て接続され、入出力データ端子と入力データ端子とがプ
ロセッサの指示によりオン又はオフする第２のスイッチ
回路を介して接続され、通信モードが一線式が二線式か
の通信モード情報がメモリに記憶され、外部装置から受
けたコマンドにしたがってプロセッサがメモリに通信モ
ード情報を書込み、外部装置にデータを送信するときに
は第１のスイッチ回路をオンするとともに第２のスイッ
チ回路をオフし、外部装置からデータを受信する場合で
あってモード情報が一線式のときには第１のスイッチ回
路をオフするとともに第２のスイッチ回路をオンし、外
部装置からデータを受信する場合であってモード情報が
二線式のときには第２のスイッチ回路をオフするもので
ある。
のこの発明のＩＣカードの特徴は、プロセッサと、メモ
リと、外部装置との間でデータの送信又は受信をするた
めの入出力データ端子と、外部装置からのデータの受信
をするための入力データ端子と、プロセッサから受けた
パラレルデータをシリアルデータに変換して送信ポート
から出力し、受信ポートで受けたシリアルデータをパラ
レルデータに変換してプロセッサに出力するインタフェ
ースとを備えたＩＣカードであって、インタフェースの
受信ポートと入力データ端子とが接続され、インタフェ
ースの送信ポートと入出力データ端子とがプロセッサの
指示によりオン又はオフする第１のスイッチ回路を介し
て接続され、入出力データ端子と入力データ端子とがプ
ロセッサの指示によりオン又はオフする第２のスイッチ
回路を介して接続され、通信モードが一線式が二線式か
の通信モード情報がメモリに記憶され、外部装置から受
けたコマンドにしたがってプロセッサがメモリに通信モ
ード情報を書込み、外部装置にデータを送信するときに
は第１のスイッチ回路をオンするとともに第２のスイッ
チ回路をオフし、外部装置からデータを受信する場合で
あってモード情報が一線式のときには第１のスイッチ回
路をオフするとともに第２のスイッチ回路をオンし、外
部装置からデータを受信する場合であってモード情報が
二線式のときには第２のスイッチ回路をオフするもので
ある。
【０００８】
【作用】外部装置からのコマンドにより通信モード情報
を設定することができ、ＩＣカードを一線式用の外部装
置と二線式用の外部装置のいずれにも使用することが可
能となる。
を設定することができ、ＩＣカードを一線式用の外部装
置と二線式用の外部装置のいずれにも使用することが可
能となる。
【０００９】
【実施例】図１は、この発明の一実施例のブロック図で
ある。プロセッサ（ＣＰＵ）２は、ＲＡＭ６、マスクＲ
ＯＭ７、及びＥＥＰＲＯＭ８とバス４によって接続さ
れ、かつ、インタフェース３とパラレル信号線５により
接続されている。インタフェース３は、プロセッサ２か
ら受けたパラレル信号をシリアル信号に変換して送信ポ
ートＴｘに出力し、受信ポートＲｘで受けたシリアル信
号をパラレル信号に変換してプロセッサ２に送出する。
なお、プロセッサ２とインタフェース３とがワンチップ
化されたマイクロプロセッサとなっていてもよい。
ある。プロセッサ（ＣＰＵ）２は、ＲＡＭ６、マスクＲ
ＯＭ７、及びＥＥＰＲＯＭ８とバス４によって接続さ
れ、かつ、インタフェース３とパラレル信号線５により
接続されている。インタフェース３は、プロセッサ２か
ら受けたパラレル信号をシリアル信号に変換して送信ポ
ートＴｘに出力し、受信ポートＲｘで受けたシリアル信
号をパラレル信号に変換してプロセッサ２に送出する。
なお、プロセッサ２とインタフェース３とがワンチップ
化されたマイクロプロセッサとなっていてもよい。
【００１０】コネクタ部１１は、入出力データ端子Ｃ1
と入力データ端子Ｃ2 、その他の接続端子（図示せず）
を有している。外部装置が一線式用の場合には、入出力
データ端子Ｃ1 と外部装置側の送受信データ端子とが接
続される。一方、外部装置が二線式用の場合には、入出
力データ端子Ｃ1 と外部装置側の受信端子とが接続さ
れ、入力データ端子Ｃ2 と外部装置側の送信端子とが接
続される。
と入力データ端子Ｃ2 、その他の接続端子（図示せず）
を有している。外部装置が一線式用の場合には、入出力
データ端子Ｃ1 と外部装置側の送受信データ端子とが接
続される。一方、外部装置が二線式用の場合には、入出
力データ端子Ｃ1 と外部装置側の受信端子とが接続さ
れ、入力データ端子Ｃ2 と外部装置側の送信端子とが接
続される。
【００１１】入力データ端子Ｃ2 はインタフェース３の
受信ポートＲｘに接続され、入出力データ端子Ｃ1 はイ
ンタフェース３の送信ポートＴｘからの出力を受ける第
１の３ステートバッファ回路９の出力に接続されてい
る。第１の３ステートバッファ回路９は、プロセッサ２
の通信モード切換ポートＰ1 が“Ｈ”のときにはオン状
態となり、通信モード切換ポートＰ1 が“Ｌ”のときに
はオフ状態となる。また、入出力データ端子Ｃ1 は、第
２の３ステートバッファ回路１０の入力に接続され、３
ステートバッファ回路１０の出力は、入力データ端子Ｃ
2 に接続されている。第２の３ステートバッファ回路１
０は、通信モード切換ポートＰ1 が“Ｈ”のときにはオ
フ状態となり、通信モード切換ポートＰ1 が“Ｌ”のと
きにはオン状態となる。
受信ポートＲｘに接続され、入出力データ端子Ｃ1 はイ
ンタフェース３の送信ポートＴｘからの出力を受ける第
１の３ステートバッファ回路９の出力に接続されてい
る。第１の３ステートバッファ回路９は、プロセッサ２
の通信モード切換ポートＰ1 が“Ｈ”のときにはオン状
態となり、通信モード切換ポートＰ1 が“Ｌ”のときに
はオフ状態となる。また、入出力データ端子Ｃ1 は、第
２の３ステートバッファ回路１０の入力に接続され、３
ステートバッファ回路１０の出力は、入力データ端子Ｃ
2 に接続されている。第２の３ステートバッファ回路１
０は、通信モード切換ポートＰ1 が“Ｈ”のときにはオ
フ状態となり、通信モード切換ポートＰ1 が“Ｌ”のと
きにはオン状態となる。
【００１２】図２（ａ）は、マスクＲＯＭ７のメモリマ
ップの一例を表す図である。マスクＲＯＭ７には、外部
装置との通信制御やＲＡＭ６，ＥＥＰＲＯＭ８の管理等
を行うためのシステムプログラム７１が格納されてい
て、初期通信モード情報格納領域７２が設けられてい
る。この初期通信モード情報格納領域は、外部装置によ
って通信モード情報がまだ設定されていないときのこの
ＩＣカードの通信モードを規定する初期通信モード情報
を格納する領域である。ここでは、同図（ａ）に示すよ
うに、初期通信モード情報として一線式の通信モード情
報が記憶されている。同図（ｂ）は、ＥＥＰＲＯＭ８の
メモリマップの一例を表す図である。ＥＥＰＲＯＭ８に
は、アプリケーションプログラムや運用データ等８１が
格納され、通信モード情報格納領域８２が設けられてい
る。この通信モード情報格納領域８２は、外部装置から
送られる通信モードの設定・変更を要求するコマンドに
より指定された通信モード情報を格納する領域である。
ップの一例を表す図である。マスクＲＯＭ７には、外部
装置との通信制御やＲＡＭ６，ＥＥＰＲＯＭ８の管理等
を行うためのシステムプログラム７１が格納されてい
て、初期通信モード情報格納領域７２が設けられてい
る。この初期通信モード情報格納領域は、外部装置によ
って通信モード情報がまだ設定されていないときのこの
ＩＣカードの通信モードを規定する初期通信モード情報
を格納する領域である。ここでは、同図（ａ）に示すよ
うに、初期通信モード情報として一線式の通信モード情
報が記憶されている。同図（ｂ）は、ＥＥＰＲＯＭ８の
メモリマップの一例を表す図である。ＥＥＰＲＯＭ８に
は、アプリケーションプログラムや運用データ等８１が
格納され、通信モード情報格納領域８２が設けられてい
る。この通信モード情報格納領域８２は、外部装置から
送られる通信モードの設定・変更を要求するコマンドに
より指定された通信モード情報を格納する領域である。
【００１３】ＩＣカード１が外部装置にデータを送信す
るときには、プロセッサ２は、通信モードが一線式か二
線式かにかかわらず、通信モード切換ポートＰ1 を
“Ｈ”にして第１の３ステートバッファ回路９をオン，
第２の３ステートバッファ回路１０をオフにする。この
とき、インタフェース３の送信ポートＴｘに出力された
送信信号は、第１の３ステートバッファ回路９を通って
入出力データ端子Ｃ1 から外部装置へと送信される。こ
こで、第２の３ステートバッファ回路１０がオフになっ
ているので、送信信号の受信ポートＲｘへの影響は排除
される。
るときには、プロセッサ２は、通信モードが一線式か二
線式かにかかわらず、通信モード切換ポートＰ1 を
“Ｈ”にして第１の３ステートバッファ回路９をオン，
第２の３ステートバッファ回路１０をオフにする。この
とき、インタフェース３の送信ポートＴｘに出力された
送信信号は、第１の３ステートバッファ回路９を通って
入出力データ端子Ｃ1 から外部装置へと送信される。こ
こで、第２の３ステートバッファ回路１０がオフになっ
ているので、送信信号の受信ポートＲｘへの影響は排除
される。
【００１４】ＩＣカードが外部装置からのデータを受信
する場合には、プロセッサ２は、図３のフローチャート
に示すような通信モード切換処理を行う。まず、ステッ
プ３０１において、プロセッサ２は、ＥＥＰＲＯＭ８の
通信モード情報格納領域８２を参照し、格納されている
通信モード情報が一線式が二線式かを判定する。ここ
で、通信モード情報格納領域８２にいずれの通信モード
情報も格納されていないときには、プロセッサ２は、マ
スクＲＯＭ７の初期通信モード情報格納領域７２を参照
し、通信モード情報の判定を行う。
する場合には、プロセッサ２は、図３のフローチャート
に示すような通信モード切換処理を行う。まず、ステッ
プ３０１において、プロセッサ２は、ＥＥＰＲＯＭ８の
通信モード情報格納領域８２を参照し、格納されている
通信モード情報が一線式が二線式かを判定する。ここ
で、通信モード情報格納領域８２にいずれの通信モード
情報も格納されていないときには、プロセッサ２は、マ
スクＲＯＭ７の初期通信モード情報格納領域７２を参照
し、通信モード情報の判定を行う。
【００１５】ステップ３０１の判定の結果、通信モード
情報が一線式であったときには、プロセッサ２は、通信
モード切換ポートＰ1 を“Ｌ”にする（ステップ３０
２）。このとき、第１の３ステートバッファ回路９はオ
フ，第２の３ステートバッファ回路１０はオンになり、
入出力データ端子Ｃ1 で受けた信号を第２の３ステート
バッファ回路１０を介して受信ポートＲｘで受信するこ
とが可能になる。一方、通信モード情報が二線式であっ
たときには、プロセッサ２は、通信モード切換ポートＰ
1 を“Ｈ”にして、第１の３ステートバッファ回路９を
オン，第２の３ステートバッファ回路１０をオフにする
（ステップ３０３）。このとき、入力データ端子Ｃ2 へ
の入力出力端子Ｃ1 側の影響が排除される。
情報が一線式であったときには、プロセッサ２は、通信
モード切換ポートＰ1 を“Ｌ”にする（ステップ３０
２）。このとき、第１の３ステートバッファ回路９はオ
フ，第２の３ステートバッファ回路１０はオンになり、
入出力データ端子Ｃ1 で受けた信号を第２の３ステート
バッファ回路１０を介して受信ポートＲｘで受信するこ
とが可能になる。一方、通信モード情報が二線式であっ
たときには、プロセッサ２は、通信モード切換ポートＰ
1 を“Ｈ”にして、第１の３ステートバッファ回路９を
オン，第２の３ステートバッファ回路１０をオフにする
（ステップ３０３）。このとき、入力データ端子Ｃ2 へ
の入力出力端子Ｃ1 側の影響が排除される。
【００１６】つぎに、ステップ３０４に移り、プロセッ
サ２は、外部装置が送信したシリアルデータ信号の受信
処理を行う。
サ２は、外部装置が送信したシリアルデータ信号の受信
処理を行う。
【００１７】図４は、まだ通信モード情報格納領域８２
に通信モード情報が書込まれていないとき、または、前
に設定した通信モード情報を変更する必要が生じたとき
に、新たな通信モード情報を設定する処理のフローチャ
ートを表す図である。外部装置は、通信モード情報の設
定・変更を要求する電文として、図５に示す電文フォー
マットのコマンドコード５１の欄の内容を通信モード設
定・変更コマンドにし、データ５２を設定すべき通信モ
ード情報にして、例えば、一線式で（二線式になってい
るときには二線式で）ＩＣカード１に送信する。プロセ
ッサ２は、受けた電文のコマンドコード５１が通信モー
ド設定・変更コマンドのときには、通信モード設定・変
更処理として、データ５２の通信モード情報をＥＥＰＲ
ＯＭ８の通信モード情報格納領域８２に書込む（ステッ
プ４０２）。一方、コマンドコード５１が通信モード設
定・変更コマンドでないときには、プロセッサ２は、通
信モード設定・変更処理を行うことなく、そのコマンド
コード５１に応じた処理を行う（ステップ４０３）。
に通信モード情報が書込まれていないとき、または、前
に設定した通信モード情報を変更する必要が生じたとき
に、新たな通信モード情報を設定する処理のフローチャ
ートを表す図である。外部装置は、通信モード情報の設
定・変更を要求する電文として、図５に示す電文フォー
マットのコマンドコード５１の欄の内容を通信モード設
定・変更コマンドにし、データ５２を設定すべき通信モ
ード情報にして、例えば、一線式で（二線式になってい
るときには二線式で）ＩＣカード１に送信する。プロセ
ッサ２は、受けた電文のコマンドコード５１が通信モー
ド設定・変更コマンドのときには、通信モード設定・変
更処理として、データ５２の通信モード情報をＥＥＰＲ
ＯＭ８の通信モード情報格納領域８２に書込む（ステッ
プ４０２）。一方、コマンドコード５１が通信モード設
定・変更コマンドでないときには、プロセッサ２は、通
信モード設定・変更処理を行うことなく、そのコマンド
コード５１に応じた処理を行う（ステップ４０３）。
【００１８】なお、通信モード情報が未設定の状態で
は、初期通信モードとして一線式の通信モード情報が初
期通信モード情報格納領域７２に格納されているため、
プロセッサ２は、通信モード切換ポートＰ1 を“Ｌ”に
して、第１の３ステートバッファ回路９をオフ、第２の
３ステートバッファ回路１０をオンにする。したがっ
て、入出力データ端子Ｃ1 と入力データ端子Ｃ2 のいず
れの端子で信号を受けても、その信号は受信ポートＲｘ
に送出されるため、一線式用と二線式用のいずれの外部
装置であっても通信モード情報の設定が可能である。
は、初期通信モードとして一線式の通信モード情報が初
期通信モード情報格納領域７２に格納されているため、
プロセッサ２は、通信モード切換ポートＰ1 を“Ｌ”に
して、第１の３ステートバッファ回路９をオフ、第２の
３ステートバッファ回路１０をオンにする。したがっ
て、入出力データ端子Ｃ1 と入力データ端子Ｃ2 のいず
れの端子で信号を受けても、その信号は受信ポートＲｘ
に送出されるため、一線式用と二線式用のいずれの外部
装置であっても通信モード情報の設定が可能である。
【００１９】また、通信モードの切換は、通信モード設
定・変更要求の電文を受理した直後でなくてもよく、例
えば、次回のＩＣカード使用時であってもよい。
定・変更要求の電文を受理した直後でなくてもよく、例
えば、次回のＩＣカード使用時であってもよい。
【００２０】実施例では、ＰＲＯＭの一例としてＥＥＰ
ＲＯＭ８を用いてみるが、これは書換のできないＰＲＯ
Ｍであってもよく、紫外線の照射により記憶したデータ
を消去可能なＥＰＲＯＭであってもよい。ただし、書換
のできないＰＲＯＭを用いた場合には通信モードの設定
は一度しかできないが、ＥＥＰＲＯＭを用いた場合には
前に設定した通信モードを変更することが可能である。
ＲＯＭ８を用いてみるが、これは書換のできないＰＲＯ
Ｍであってもよく、紫外線の照射により記憶したデータ
を消去可能なＥＰＲＯＭであってもよい。ただし、書換
のできないＰＲＯＭを用いた場合には通信モードの設定
は一度しかできないが、ＥＥＰＲＯＭを用いた場合には
前に設定した通信モードを変更することが可能である。
【００２１】
【発明の効果】以上の説明のとおり、この発明にあって
は、外部装置からのコマンドにより通信モード情報を設
定することができる。その結果、ＩＣカードを一線式用
の外部装置と二線式用の外部装置のいずれにも使用する
ことが可能となり、ＩＣカードのシステム対応時のフレ
キシビリティを向上させることができる。
は、外部装置からのコマンドにより通信モード情報を設
定することができる。その結果、ＩＣカードを一線式用
の外部装置と二線式用の外部装置のいずれにも使用する
ことが可能となり、ＩＣカードのシステム対応時のフレ
キシビリティを向上させることができる。
【図１】この発明の一実施例のブロック図である。
【図２】メモリマップの一例を表す図である。
【図３】ＩＣカードが外部装置からのデータを受信する
場合にプロセッサ２が行う通信モード切換処理のフロー
チャートを表す図である。
場合にプロセッサ２が行う通信モード切換処理のフロー
チャートを表す図である。
【図４】通信モード情報を設定又は変更する処理のフロ
ーチャートを表す図である。
ーチャートを表す図である。
【図５】電文のフォーマットを表す図である。
１ ＩＣカード ２ プロセッサ ３ インタフェース ４ バス ５ パラレル信号線 ６ ＲＡＭ ７ マスクＲＯＭ ８ ＥＥＰＲＯＭ ９ 第１の３ステートバッファ回路 １０ 第２の３ステートバッファ回路 １１ コネクタ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06K 19/00 - 19/077 G06K 17/00
Claims (4)
- 【請求項１】 プロセッサと、メモリと、外部装置との
間でデータの送信又は受信をするための入出力データ端
子と、前記外部装置からのデータの受信をするための入
力データ端子と、前記プロセッサから受けたパラレルデ
ータをシリアルデータに変換して送信ポートから出力
し、受信ポートで受けたシリアルデータをパラレルデー
タに変換して前記プロセッサに出力するインタフェース
とを備えたＩＣカードであって、前記受信ポートと前記
入力データ端子とが接続され、前記送信ポートと前記入
出力データ端子とが前記プロセッサからの制御信号によ
りオン又はオフする第１のスイッチ回路を介して接続さ
れ、前記入出力データ端子と前記入力データ端子とが前
記制御信号によりオン又はオフする第２のスイッチ回路
を介して接続され、通信モードが一線式か二線式かの通
信モード情報が前記メモリに記憶され、前記プロセッサ
は、前記外部装置から受けたコマンドにしたがって前記
メモリに前記通信モード情報を書込み、前記外部装置に
データを送信するときには第１のスイッチ回路をオンす
るとともに第２のスイッチ回路をオフし、前記外部装置
からデータを受信する場合であって前記モード情報が一
線式のときには第１のスイッチ回路をオフするとともに
第２のスイッチ回路をオンし、前記外部装置からデータ
を受信する場合であって前記モード情報が二線式のとき
には第２のスイッチ回路をオフすることを特徴とするＩ
Ｃカード。 - 【請求項２】 請求項１記載のメモリがＰＲＯＭ領域を
有し、請求項１記載の通信モード情報が前記ＰＲＯＭ領
域内に記憶されることを特徴とする請求項１記載のＩＣ
カード。 - 【請求項３】 請求項１記載のメモリがマスクＲＯＭ領
域を有し、請求項１記載の通信モード情報を第１の通信
モード情報とし、このマスクＲＯＭ領域内に第２の通信
モード情報が記憶され、請求項１記載のプロセッサは、
第１の通信モード情報が書込まれていないとき、第２の
通信モードに従って送・受信処理を行うことを特徴とす
る請求項１記載のＩＣカード。 - 【請求項４】 請求項１記載のインタフェースがプロセ
ッサの内部回路として内蔵されていることを特徴とする
請求項１記載のＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404653A JP2824871B2 (ja) | 1990-12-05 | 1990-12-05 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404653A JP2824871B2 (ja) | 1990-12-05 | 1990-12-05 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04209081A JPH04209081A (ja) | 1992-07-30 |
| JP2824871B2 true JP2824871B2 (ja) | 1998-11-18 |
Family
ID=18514309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404653A Expired - Fee Related JP2824871B2 (ja) | 1990-12-05 | 1990-12-05 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824871B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3813849B2 (ja) * | 2001-09-14 | 2006-08-23 | 株式会社東芝 | カード装置 |
-
1990
- 1990-12-05 JP JP2404653A patent/JP2824871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04209081A (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3028815B2 (ja) | 携帯可能電子装置の伝送方法と携帯可能電子装置 | |
| US6128670A (en) | Image input device employing a personal computercard/interface or generic interface | |
| JP3480746B2 (ja) | 携帯可能電子装置 | |
| US4669044A (en) | High speed data transmission system | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| JP2824871B2 (ja) | Ｉｃカード | |
| US20020000474A1 (en) | Memory card | |
| JP2930259B2 (ja) | 携帯可能電子装置 | |
| JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
| KR19990055450A (ko) | 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치 | |
| JP2824872B2 (ja) | Ｉｃカードリーダ・ライタ | |
| JPH03276383A (ja) | Ｉｃカードの通信システム | |
| US20020125501A1 (en) | Integrated circuit | |
| JP3113267B2 (ja) | Ｉｃカード | |
| KR100308146B1 (ko) | 음성인식시스템의메시지처리방법 | |
| US6662245B1 (en) | Apparatus and system for blocking memory access during DMA transfer | |
| JPS63205757A (ja) | 情報伝送システム | |
| JPH053608B2 (ja) | ||
| JPH0471224B2 (ja) | ||
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP3014538B2 (ja) | Ｉｃカード | |
| JPH02287783A (ja) | Ｉｃカード処理システム | |
| JPS59119428A (ja) | デ−タ転送システム | |
| JPS6360396B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070911 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090911 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |