KR940008559Y1

KR940008559Y1 - I/o 메모리 영역 확장회로

Info

Publication number: KR940008559Y1
Application number: KR2019910018540U
Authority: KR
Inventors: 김진섭
Original assignee: 현대전자산업 주식회사; 정몽헌
Priority date: 1991-10-31
Filing date: 1991-10-31
Publication date: 1994-12-23
Also published as: KR930009434U

Abstract

내용 없음.

Description

I/O 메모리 영역 확장회로

제1도는 본 고안이 적용된 전체시스템의 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : 데이타 버퍼

3 : 어드레스 디코더 4 : 트랜시버

5 : DRAM 6 : ROM

7 : OR게이트 8,9 : 버퍼

10 : AND 게이트 11 : 전송방향 결정부

12 : I/O 메모리 영역 확장회로

본 고안은 메모리 영역중 불필요한 부분을 특정용도로 확장하여 사용할 수 있도록 한 I/O 메모리 영역 확장회로에 관한 것이다.

종래의 컴퓨터 시스뎀의 1MB(OOOOOH 내지 FFFFFH) 메모리 영역은 사용자 메모리 영역, 그래픽 디스플레이 버퍼, ROM상의 128KI/O확장영역, 시스템 보드상의 64K 예약영역, 및 시스템 보드상의 64K ROM으로 구분되어 있으며, 그중 시스템 보드상의 64K 예약 영역 (OEOOOOH 내지 OEFFFFH)은 시스템 보드상에 고정되어 있어 실제로는 거의 사용되지 않는다.

그런, 이 영역을 입출력 확장 메모리 영역으로 확장시켜 주면 기존의 I/O카드들이 이 영역을 사용할 수 있다.

실제로, IBM 호환기종 PC(Personal Computer)에서는 CPU(Central Processing Unit)의 메모리 데이타 버스를 시스템 보드에서 사용할 수 있는 데이타 버스와 입출력 카드에서 사용할 수 있는 데이타 버스로 구분하는데, 상기 시스템 보드상의 84k 예약영역을 입출력 카드가 사용하는 경우에 입출력 카드의 데이타 버스가 시스템 보드의 데이타 버스의 간섭을 반아 오동작을 일으키는 경우가 있었다.

이에 보 고안은 상기와 같은 문제접을 개선하기 위해 안출된 것으로, 입출력 카드가 시스템 보드상의 예약영역을 사용하는 경우에 시스템 보드의 데이타 버스가 구동되지 못하도록 하여 시스템 보드의 데이타 버스의 간섭으로 인한 오동작을 방지함으로써, I/O 카드가 이영역을 사용할 수 있도록하는 I/O 메모리 영역 확장회로를 제공함을 그 목적으로 한다.

상기와 같은 목적올 달성하기 위하여 본 고안은, 시스템 전체를 제어하는 CPU(Central Processing Unlt)와, 상기 CPU에 연결된 데이타 버퍼와 상기 데이타 버퍼에 연결되어 데이타의 흐름을 제어하는 트랜시버와, 상기 트랜시버에 연결된 DRAM 및 ROM으로 구성된 메모리와, 상기 CPU에서 출력되는 어드레스를 디코딩하여ROM 칩 선택신호를 출력하는 어드레스 디코더, 및 상기 트랜시버에 연결되어 메모리 버스 읽기신호와 ROM칩 선택신호를 입력으로 하여 상기 트랜시버의 전송 방향을 결정하는 전송반향 결정수단을 포함하여 구성되는 시스템의 메모리 예약영역 I/O(input/output) 카드가 사용할 수 있도록 하는 I/O메모리 영역 확장회로에 있어서,상기 시스템의 예약된 메모리 영역(OEOOOOH 내지 OEFFFFH)을 억세스 할때 논리 "1"레벨을 출력하는 출력라인과, 상기 출력라인과 상기 어드레스 디코더에 연결되어 상기 어드레스 디코더의 출력과 출력라인을 통해 입력되는 신호를 논리합하여 상기 전송방향 결정수단으로 출력하는 논리합 수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본고안의 일실시예를 상세히 설명한다.

제1도는 본 고안이 적용된 전체시스템의 구성도로,1은 CPU,2는 데이타 버퍼,3은 어드레스 디코더, 4는 트랜시버, 5는 DRAM, 6은 RAM, 7은 OR게이트 8,9는 버퍼,10은 AND 게이트, 11은 전송방향 결정부, 12는 I/O 메모리 영역 확장회로를 각각 나타낸다.

본 고안이 적용된 전체시스템은 제1도에 도시한 바와같이 CPU(1)에 데이타 버스를 통해 데이타 버퍼(2)를 연결하고, 상기 데이타 버퍼(2)에 시스템 데이타 버스를 통해 트랜시버(4)를 연결하고 상기 트랜시버(4)에 DRAM(5)과 RAM(6)을 연결하고, 상기 CPU(1)에 어드레스 디코더(3)를 연결하고 상기 어드레스 디코더(3)에 I/O 메모리 영역 확장회로(12)를 연결하고, 상기 메모리 영역 확장회로(12)와 트랜시버(4)에 전송방향 결정부(11)를 연결하여 구성한다.

상기 본 고안에 의한 I/O 메모리 영역 확장회로(12)는 상기 CPU(1)가 상기 ROM(5) 및 RAM(6)으로 구성된 시스템 보드상의 예약영역(OEOOOOH 내지 OEFFFFH)을 억세스하는 경우에 CPU(1)의 어드레스(A16)는 "0"이므로, 항상 논리 "1"레벨의 신호를 상기 전송방향 결정부(11)로 출력하는 OR게이트(7)로 구성된다. 상기 전송방향 결정부(11)는 상기 I/O 메모리 영역 확장회로(12)의 출력단에 연결된 버퍼(8)와, 시스템 메모리 버스읽기 신호를 입력받는 버퍼(9)와, 상기 버퍼(8,9)의 출력을 반전 입력받아 앤드 조합하여 상기 트랜시버(4)의 방향을 결정하는 AND게이트(10)를 구비한다.

다음에는 상기와 같은 구성을 갖는 시스템의 작용 및 효과를 상세히 설명한다.

상기 CPU(1)에서 시스템 보드상의 메모리 예약영역을 억세스하는 경우에 상기 어드레스 디코더 (3)는 상기CPU(1)로 부터 출력되는 어드레스를 디코딩하여 액티브 "로우(Low)"인 ROM칩 선택회로를 출력하고, 이 ROM 칩 선택신호는 시스템 보드상의 메모리 예약영역을 억세스하는 경우에 항상 논리 "1"레벨 상태를 유지하는 신호(반전된 CPU(1) 어드레스(A16)신호)와 논리합된 ROM 칩 선택신호를 상기 전송방향 결정부(11)의 버퍼(8)에 입력시킨다. 상기 버퍼(8)에 버퍼링된 ROM 칩 선택신호()와 상기 버퍼(9)를 통해 버펴링된 시스템 메모리 버스 읽기 신호는 반전되어 상기 AND게이트(10)를 통해 논리곱되어 상기 트랜시버(4)의 전송방향을 결정하기 위한 제어신호로 사용된다.

따라서, 상기 시스템 보드상의 메모리 예약 영역에 해당하는 메모리를 억세스하는 경우에, 상기 전송방향결정부(11)의 방향신호(DIR)는 "로우"가 되어 상기 트랜시버(4)의 데이타 흐름방향은 B에서 A로 되므로, 시스템 보드의 테이타는 A에서 B로 흐를 수 없다. 결국 이때는 시스템 보드의 데이타의 간섭없이 입출력 카드의 테이타를 읽을 수 있다.

상기와 같이 본 고안은 시스템 보드상에 메모리 영역으로 예약된 불필요한 메모리 영역을 입출력 카드가 사용할 수 있도록 하므로써, 실제로 IBM 호환기종 PC에서는 입출력 카드에 할당된 256KB 보다 64KB의 매모리 영역을 더 확장하여 사용할 수 있는 효과가 있다.

Claims

시스템 전체를 제어하는 CPU(Central Processing Unit) (1)와, 상기 CPU(1)에 연결된 데이타 버퍼(2)와 상기 데이타 버퍼(2)에 연결되어 데이타의 흐름을 제어하는 트랜시버(4)와, 상기 트랜시버에 연결된 DRAM(5) 및 ROM(6)으로 구성된 메모리와, 상기 CPU(1)에서 출력되는 어드레스를 디코딩하여 ROM 칩 선택신호를 출력하는 어드레스 디코더(3), 및 상기 트랜시버(4)에 연결되어 메모리 버스 읽기신호와 ROM칩 선택신호를 입력으로하여 상기 트랜시버(4)의 전송 방향을 결정하는 전송방향 결정수단(11)을 포함하여 구성되는 시스템의 메모리 예약영역 I/O(input/output) 카드가 사용할 수 있도록 하는 I/O메모리 영역 확장회로에 있어서, 상기 시스템의 예약된 메모리 영역(OEOOOOH 내지 OEFFFFH)을 억세스 할때 논리 "1"레벨을 출력하는 출력라인, 상기 출력라인과 상기 어드레스 디코더(3)에 연결되어 상기어드레스 디코더(3)의 출력과 출력라인을 통해 입력되는 신호를 논리합하여 상기 전송방향 결정수단(11)으로 출력하는 논리합 수단(7)을 구비하는 것을 특징으로 하는 I/O메모리 영역 화장회로.