KR920003171A - 마이컴간의 듀얼포트램 억세스 방법 - Google Patents
마이컴간의 듀얼포트램 억세스 방법 Download PDFInfo
- Publication number
- KR920003171A KR920003171A KR1019900011344A KR900011344A KR920003171A KR 920003171 A KR920003171 A KR 920003171A KR 1019900011344 A KR1019900011344 A KR 1019900011344A KR 900011344 A KR900011344 A KR 900011344A KR 920003171 A KR920003171 A KR 920003171A
- Authority
- KR
- South Korea
- Prior art keywords
- dual port
- port ram
- microcomputers
- microcomputer
- register
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명 마이컴만의 듀얼포트램 억세스 시스템 구성도.
제7도는 부가회로를 이용한 본 발명 타실시 구성도.
제8도는 제7도 부가회로의 상세도.
Claims (1)
- 마이컴(1)(2)와 인버터게이트(4)(5) 및 듀얼포트램(3)을 구비하여 상기 마이컴(1)(2)의 어드레스 순위에 따라 듀얼포트램(3)은 통화신호(BUSY1)(BUSY2)를 인버터게이트(I1)(I2)에서 로우(L)신호로 반전시켜 마이컴(1)(2)에 인터럽트 신호(INT1)(INT2)를 발생하면 마이컴(1)(2)은 초기에 발생한 복귀번지(WXYZ)를 읽어들여 레지스터에 저장하고, 이후에 인터럽트신호가 다시 발생하면 레지스터에 저장된 복귀번지(WXYZ)에서 바로 이 전에 수행한 명령코드수(N)를 감산하여 듀얼포트램(3)의 억세스명령을 수행하도록 한 마이컴간의 듀얼포트램억세스방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011344A KR920003171A (ko) | 1990-07-25 | 1990-07-25 | 마이컴간의 듀얼포트램 억세스 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011344A KR920003171A (ko) | 1990-07-25 | 1990-07-25 | 마이컴간의 듀얼포트램 억세스 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920003171A true KR920003171A (ko) | 1992-02-29 |
Family
ID=67539046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900011344A KR920003171A (ko) | 1990-07-25 | 1990-07-25 | 마이컴간의 듀얼포트램 억세스 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920003171A (ko) |
-
1990
- 1990-07-25 KR KR1019900011344A patent/KR920003171A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE7704963L (sv) | Nyckelregisterstyrt accessystem | |
| KR920001332A (ko) | 고성능 프로세서의 브랜치 예상 동작 방법 및 장치 | |
| KR900015010A (ko) | 멀티 프로세서 시스템을 사용한 데이터 베이스 프로세싱 시스템 | |
| JPS56140452A (en) | Memory protection system | |
| KR840006092A (ko) | 기억보호 검사방법 및 그 수행회로 | |
| KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
| KR890017604A (ko) | 마이크로 컴퓨터 시스템 | |
| KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
| KR840006095A (ko) | 퍼엄웨어를 갖춘 다중처리기 시스템 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR920003171A (ko) | 마이컴간의 듀얼포트램 억세스 방법 | |
| KR950012226A (ko) | 정보 처리 시스템 및 그 동작 방법 | |
| KR920006870A (ko) | 데이터 처리장치 | |
| KR950020178A (ko) | 정보 처리 장치 | |
| KR920003769A (ko) | 서라운드 제어회로 | |
| JPS5762442A (en) | Information processor | |
| JPS55159230A (en) | Input processing system of character | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
| KR930014039A (ko) | 계층적 캐시 시스템의 보조캐시 제어기 | |
| KR900010554A (ko) | 마이크로 프로세서의 폭주감시 회로 | |
| JPS55140949A (en) | Information processor | |
| KR920007369A (ko) | 페이저의 cpu 운용방법 | |
| JPS57203151A (en) | History storage system of logical device | |
| KR920015203A (ko) | 캐쉬메모리(cash memory) 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |