KR920015203A - 캐쉬메모리(cash memory) 제어방법 - Google Patents
캐쉬메모리(cash memory) 제어방법 Download PDFInfo
- Publication number
- KR920015203A KR920015203A KR1019910022274A KR910022274A KR920015203A KR 920015203 A KR920015203 A KR 920015203A KR 1019910022274 A KR1019910022274 A KR 1019910022274A KR 910022274 A KR910022274 A KR 910022274A KR 920015203 A KR920015203 A KR 920015203A
- Authority
- KR
- South Korea
- Prior art keywords
- electric
- cache memory
- internal
- memory
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관계된 계산기 시스템의 개념도, 제5도는 본 발명의 캐쉬메모리 제어방법의 프로챠트.
Claims (1)
- 프로세서의 참조하는 데이타가 기억된 주메모리을 액세스하는 일없이 해당데이타를 참조하기 위해, 전기 프로세서의 내부의 내부캐쉬메모리와, 전기 프로세서와는 독립으로 2차 캐쉬메모리를 설치한 시스템에 있어서, 전기 내부캐쉬메모리 및 전기 2차 캐쉬메모리에, 각각 기억시키는 경우, 전기 빈영역이 전기 내부메모리 및 전기 2차 캐쉬메모리의 어느것에도 존재하지 않을때, 전기 내부캐쉬메모리에만이 전기데이타를 기억시켜, 이 이외의 때, 전기빈영역에 전기데이타를 기억시키는 것을 특징으로 하는 캐쉬메모리 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91-020540 | 1991-01-21 | ||
| JP3020540A JPH04288644A (ja) | 1991-01-21 | 1991-01-21 | キャッシュメモリ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015203A true KR920015203A (ko) | 1992-08-26 |
| KR100238996B1 KR100238996B1 (ko) | 2000-01-15 |
Family
ID=12029991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022274A KR100238996B1 (ko) | 1991-01-21 | 1991-12-06 | 캐쉬메모리(cash memory)제어방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04288644A (ko) |
| KR (1) | KR100238996B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3068469B2 (ja) | 1996-08-28 | 2000-07-24 | 新潟日本電気株式会社 | ２次レベルキャッシュメモリシステム |
-
1991
- 1991-01-21 JP JP3020540A patent/JPH04288644A/ja active Pending
- 1991-12-06 KR KR1019910022274A patent/KR100238996B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04288644A (ja) | 1992-10-13 |
| KR100238996B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| KR860006743A (ko) | 데이타 처리 시스템 | |
| KR910014814A (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 | |
| KR930001086A (ko) | 집적된 승산/누산 유니트를 갖는 cpu | |
| KR960032172A (ko) | 컴퓨터 시스템 | |
| SE9101325D0 (sv) | Foerfarande foer att oeka databehandlingshastigheten i datasystem | |
| KR830009520A (ko) | 단말접속시스템 | |
| KR840001368A (ko) | 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치 | |
| KR840005234A (ko) | 어드레스 변환 제어방식 | |
| KR940015805A (ko) | 온-칩 (on-chip) 메모리 디바이스를 액세스하기 위해 최적화된 중앙처리 유니트 (CPU) 코어의 버스 (BUS) | |
| KR920003181A (ko) | Dma 기능을 갖춘 정보처리 장치 | |
| EP0285346A3 (en) | Cache memory device | |
| KR920000032A (ko) | 캐시 메모리를 구비한 프로세서 | |
| KR960011686A (ko) | 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기 | |
| KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
| KR970071332A (ko) | 정보 처리 시스템 및 정보 처리 장치 | |
| KR920015203A (ko) | 캐쉬메모리(cash memory) 제어방법 | |
| KR950012226A (ko) | 정보 처리 시스템 및 그 동작 방법 | |
| KR890015154A (ko) | 데이터열 검색장치 | |
| KR970705086A (ko) | 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle) | |
| KR930020267A (ko) | 마이크로 프로세서 | |
| KR890017711A (ko) | 정보 기억 제어 시스템 | |
| KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
| JPS5577072A (en) | Buffer memory control system | |
| KR920014036A (ko) | 대용량 저장장치 입출력 정합방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061011 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |