KR930020267A - 마이크로 프로세서 - Google Patents

마이크로 프로세서 Download PDF

Info

Publication number
KR930020267A
KR930020267A KR1019930003598A KR930003598A KR930020267A KR 930020267 A KR930020267 A KR 930020267A KR 1019930003598 A KR1019930003598 A KR 1019930003598A KR 930003598 A KR930003598 A KR 930003598A KR 930020267 A KR930020267 A KR 930020267A
Authority
KR
South Korea
Prior art keywords
microprocessor
register file
peripheral device
memory
data transfer
Prior art date
Application number
KR1019930003598A
Other languages
English (en)
Other versions
KR960012354B1 (ko
Inventor
쇼이찌 가와사끼
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930020267A publication Critical patent/KR930020267A/ko
Application granted granted Critical
Publication of KR960012354B1 publication Critical patent/KR960012354B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

데이타 처리 시스템의 어드레스 공간에 맵핑된 특정 메모리(뱅크 RAM)과 레지스터 화일(뱅크)를 연결시켜서 사용할 수 있도록 한 뱅크 구조를 갖는 데이타 처리 시스템에 광한 것으로, 항상 맹크 RAM의 갱신 및 독출이 그 시점에서 최신의 것으로 할 수 있는 마이크로 프로세서 및 그것을 사용한 데이타 처리 시스템을 제공하는 것을 목적으로 한다.
제어수단(12)는 메모리(2)와 데이타 버스 DBUS를 통해서 접속되는 주변 장치(30) 또는 마이크로 프로세서(1)로부터의 요구에 의해 메모리(2)와 주변 장치(30) 또는 마이크로 프로세서(1)과의 데이타를 데이타 버스 DBUS를 통해서 전송할 때에 억세스 대상이 레지스터 화일(7)의 대피 영역으로서 사용중인 영역인 경우에는 레지스터 화일(7)과 주변 장치(30) 또는 마이크로 프로세서(1)과의 데이타 전송을 변환해서 행한다.

Description

마이크로 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리 설명도.
제2도는 본 발명의 한 실시예에 관한 데이타 처리 시스템의 구성도.

Claims (5)

  1. 레지스터 화일(7)과, 해당 마이크로 프로세서(1)과 전용 버스(7)을 통해서 접속되는 메모리 (2)와 상기 레지스터 화일과의 데이타 전송을 제어하는 제어 수단(12)를 가지고, 상기 제어 수단은 상기 메모리와 데이타 버스 DBUS를 통해 접속되는 주변 장치(30) 또는 해당 마이크로 프로세서로부터의 요구에 의해 상기 메모리와 상기 주변 장치 또는 해당 마이크로 프로세서와의 데이타 전송을 데이타 버스를 통해 행할 때에, 억세스 대상이 상기 레지스터 화일의 대피 영역으로서 사용중이 영역인 경우에는 상기 레지스터 화일과 상기 주변 장치 또는 해당 마이크로 프로세서와의 데이타 전송을 변환해서 행하는 것을 특징으로 하는 마이크로 프로세서.
  2. 제1항에 있어서, 상기 제어 수단은 상기 메모리에 있어서, 상기 레지스터 화일의 대피 영역의 선두 어드레스를 보존하는 포인터(10)을 가지고, 상기 제어 수단은 상기 주변 장치 또는 해당 마이크로 프로세서로부터의 요구에 따라 상기 메모리와 상기 주변 장치 또는 해당 마이크로 프로세서와의 데이타 전송을 행할때, 상기 주변 장치 또는 해당 마이크로프로세서로 부터의 어드레스 정보와 상기 포인터의 내용을 비교해서 상기 주변 장치 또는 해당 마이크로 프로세서의 억세스 대상이 상기 레지스터 화일의 대피 영역으로서 사용중인 영역인 경우에는 상기 레지스터 화일에 대해서 대응하는 어드레스를 지정하고, 상기 레지스터 화일과 상기 주변 장치 또는 해당 마이크로 프로세서와의 데이타 전송을 실행하는 것을 특징으로 하는 마이크로 프로세서.
  3. 제2항에 있어서, 상기 포인터는 상기 메모리와 레지스터 화일과의 최대 폭의 데이타 전송 단위마다 증감하는 것을 특징으로 하는 마이크로 프로세서.
  4. 제2 또는 제3항에 있어서, 상기 제어 수단은 상기 주변 장치 또는 해당 마이크로 프로세서에서의 어드레스 정보의 일부와 상기 포인터의 내용을 감산해서 상기 주변 장치 또는 해당 마이크로 프로세서에서의 어드레스 정보와 상기 포인터의 내용을 비교하는 것을 특징으로 하는 마이크로 프로세서.
  5. 제2항 또는 제3항에 있어서, 상기 제어 수단은 상기 주변 장치 또는 해당 마이크로 프로세서에서의 어드레스 정보와 상기 포인터의 내용의 비교 결과 소정 영역 폭 이내인 경우에는 상기 레지스터 화일에 대한 어드레스를 상기 비교 결과와 상기 주변 장치 또는 해당 마이크로 프로세서에서의 어드레스 정보에 기초하여 지정하고, 상기 레지스터 화일과 상기 주변 장치 또는 해당 마이크로 프로세서와의 데이타 전송을 행하는 것을 특징으로 하는 마이크로 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003598A 1992-03-12 1993-03-11 마이크로 프로세서 KR960012354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-053735 1992-03-12
JP4053735A JP2568017B2 (ja) 1992-03-12 1992-03-12 マイクロプロセッサ及びそれを使用したデータ処理システム

Publications (2)

Publication Number Publication Date
KR930020267A true KR930020267A (ko) 1993-10-19
KR960012354B1 KR960012354B1 (ko) 1996-09-18

Family

ID=12951088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003598A KR960012354B1 (ko) 1992-03-12 1993-03-11 마이크로 프로세서

Country Status (5)

Country Link
US (1) US5561818A (ko)
EP (1) EP0560393B1 (ko)
JP (1) JP2568017B2 (ko)
KR (1) KR960012354B1 (ko)
DE (1) DE69328883T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842041A (en) * 1994-05-20 1998-11-24 Advanced Micro Devices, Inc. Computer system employing a control signal indicative of whether address is within address space of devices on processor local bus
JP2677202B2 (ja) * 1994-08-12 1997-11-17 日本電気株式会社 マイクロプロセッサ
US6003112A (en) * 1997-06-30 1999-12-14 Intel Corporation Memory controller and method for clearing or copying memory utilizing register files to store address information
GB2402759B (en) * 2003-06-12 2005-12-21 Advanced Risc Mach Ltd Data processing apparatus and method for transferring data values between a register file and a memory
CN109144725B (zh) * 2018-08-02 2020-11-17 北京达佳互联信息技术有限公司 文件处理方法、装置、电子设备及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771137A (en) * 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
US4217638A (en) * 1977-05-19 1980-08-12 Tokyo Shibaura Electric Co., Ltd. Data-processing apparatus and method
FR2479532B1 (fr) * 1980-04-01 1986-09-19 Bull Sa Procede et dispositif pour gerer les transferts d'informations entre un ensemble memoire et les differentes unites de traitement d'un systeme de traitement numerique de l'information
US4410944A (en) * 1981-03-24 1983-10-18 Burroughs Corporation Apparatus and method for maintaining cache memory integrity in a shared memory environment
US4466098A (en) * 1982-06-11 1984-08-14 Siemens Corporation Cross channel circuit for an electronic system having two or more redundant computers
JPS58225443A (ja) * 1982-06-25 1983-12-27 Nec Corp 高速デ−タ処理装置
US4858111A (en) * 1983-07-29 1989-08-15 Hewlett-Packard Company Write-back cache system using concurrent address transfers to setup requested address in main memory before dirty miss signal from cache
US4928225A (en) * 1988-08-25 1990-05-22 Edgcore Technology, Inc. Coherent cache structures and methods
US4905200A (en) * 1988-08-29 1990-02-27 Ford Motor Company Apparatus and method for correcting microcomputer software errors
US5131081A (en) * 1989-03-23 1992-07-14 North American Philips Corp., Signetics Div. System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers
US5119485A (en) * 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
US5263144A (en) * 1990-06-29 1993-11-16 Digital Equipment Corporation Method and apparatus for sharing data between processors in a computer system

Also Published As

Publication number Publication date
JPH0635800A (ja) 1994-02-10
JP2568017B2 (ja) 1996-12-25
DE69328883D1 (de) 2000-07-27
EP0560393B1 (en) 2000-06-21
KR960012354B1 (ko) 1996-09-18
EP0560393A1 (en) 1993-09-15
DE69328883T2 (de) 2000-12-07
US5561818A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
KR860006743A (ko) 데이타 처리 시스템
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR920014674A (ko) 제어 시스템
KR830009520A (ko) 단말접속시스템
KR890007162A (ko) 데이타 처리장치
KR920022104A (ko) 전자 장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
KR890016478A (ko) 다이렉트 메모리 액세스 제어장치
KR930020267A (ko) 마이크로 프로세서
KR930010742A (ko) 메모리 억세스 장치
ES2017074B3 (es) Dispositivo electronico formando memoria estable rapida.
KR920020322A (ko) 명령처리장치
KR880009306A (ko) 직접 메모리 엑세스 제어 장치
KR890002769A (ko) 가상 계산기 시스템
KR900005298A (ko) 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템
EP0387888A3 (en) Microprocessor system having an extended address space
JPS55123739A (en) Memory content prefetch control system
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
JPS6431238A (en) System for controlling store buffer
KR900006844A (ko) 연산제어장치의 입출력장치
JPS5786180A (en) Memory device having address converting mechanism
KR920015203A (ko) 캐쉬메모리(cash memory) 제어방법
KR930004861A (ko) 정보처리 시스템
JPS5725060A (en) Multicomputer system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee