KR900005298A - 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템 - Google Patents

어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템 Download PDF

Info

Publication number
KR900005298A
KR900005298A KR1019890013230A KR890013230A KR900005298A KR 900005298 A KR900005298 A KR 900005298A KR 1019890013230 A KR1019890013230 A KR 1019890013230A KR 890013230 A KR890013230 A KR 890013230A KR 900005298 A KR900005298 A KR 900005298A
Authority
KR
South Korea
Prior art keywords
ram
rom
allocated
memory
program
Prior art date
Application number
KR1019890013230A
Other languages
English (en)
Other versions
KR920004405B1 (ko
Inventor
노부타카 나카무라
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005298A publication Critical patent/KR900005298A/ko
Application granted granted Critical
Publication of KR920004405B1 publication Critical patent/KR920004405B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 컴퓨터 시스템의 개략구성을 나타내는 블록다이어그램.
제2도는 본 발명의 일실시예에 의한 컴퓨터 시스템의 구성을 나타낸 블록다이어그램.
제3도는 그 실시예의 동작을 설명하기 위한 플로차트.

Claims (20)

  1. 복수의 메모리 수단(20,42,44,46,54)과, 메모리 어드레스공간에 대응하는 격납 용량을 갖는 제1 RAM 수단(100)과, 메모리 어드레스 공간상에서 상기 복수의 메모리 수단(20,42,44,46,54)에 각기 할당되는 영역을 지정하기 위한 메모리 맵지정수단(11,106)과, 입력되는 액세스 제어 데이타에 따라 상기 복수의 메모리수단(20,42,44,46,54)과 상기 제1RAM 수단(100)과의 액세스를 제어하기 위한 액세스 제어수단(211,221)과, 할당되는 영역에 따라, 상기 제1RAM 수단(100)의 액세스를 부분적으로 금지하기 위한 액세스 제어 데이타를 발생시키며, 상기 액세스 제어수단(211,221)에 출력하기 위한 메모리 맵설정수단(11,108)으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 메모리 맵지정수단(11,106)은 상기 복수의 메모리 수단(20,42,44,46,54)에 각기 할당되는 영역을 지정하기 위한 제1프로그램을 격납하기 위한 제2RAM 수단(106)과, 제1프로그램을 실행하기 위한 프로세서 수단(11)으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 제2RAM 수단(106)은 상기 제1RAM 수단(100)의 일부이며, 제1프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 컴퓨터 시스템.
  4. 제1항에 있어서, 상기 메모리 맵설정수단(11,108)은 상기 할당되는 영역에 따라, 상기 제1RAM 수단에의 액세스를 부분적으로 금지하기 위한 제2프로그램을 격납하기 위한 제3RAM 수단(108)과, 제2프로그램을 실행하기 위한 프로세서 수단으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제4항에 있어서, 상기 제3RAM 수단(108)은 상기 제1RAM 수단(100)의 일부이며, 제2프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 컴퓨터 시스템.
  6. 제5항에 있어서, 상기 복수의 메모리 수단(20,42,44,46,54)은 최소한 하나의 ROM(20)을 포함하며, 상기 메모리 맵지성수단은 상기 최소한 하나의 ROM(20)의 내용을, 상기 제1RAM 수단(100)의 상기 최소한 하나의 ROM(20)에 할당된 영역에의 카피처리를 지정하기 위한 카피 지정수단(11,106)을 포함하며, 상기 시스템은 상기 카피지정수단(11,106)에 의해 카피처리가 지정되어 있을때, 상기 최소한 하나의 ROM의 내용을 상기 제1RAM 수단(100)의 상기 최소한 하나의 ROM에 할당된 영역에 카피하기 위한 카피수단(11,104)을 추가로 포함하며, 상기 메모리 맵수단(11,108)은 상기 최소한 하나의 ROM(20)에의 액세스를 금지하기 위한 액세스 제어데이타를 발생시키기 위한 수단(11,108)을 추가로 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 카피수단은 상기 카피지정수단(11,106)에 의해 카피처리가 지정되어 있을때, 상기 최소한 하나의 ROM(20)의 내용을 상기 제1RAM 수단의 상기 최소한 하나의 ROM(20)에 할당된 영역에 카피하기 위한 제3프로그램을 격납하기 위한 제4RAM 수단(104)과, 제3프로그램을 실행하기 위한 프로세서수단(11)으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 제4RAM 수단(104)은 상기 제1RAM 수단(100)의 일부이며, 제3프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 컴퓨터 시스템.
  9. 제6항에 있어서, 상기 메모리 맵지정수단(11,106)은 상기 최소한 하나의 ROM(20)에 고유하게 할당되어 있는 영역에 불구하고, 메모리 어드레스 공간상의 임의의 사이즈의 영역을 상기 최소한 하나의 ROM(20)에 할당되는 영역으로서 지정하기 위한 수단(11,106)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제6항에 있어서, 상기 제1RAM(100) 수단의 상기 최소한 하나의 ROM(20)에 고유하게 할당되어 있는 영역의 판독 액세스를 금지하기 위한 수단(11,106)을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  11. 컴퓨터 시스템 내의, 메모리 맵을 프로그램에 의해 지정하는 방법에 있어서, 메모리 어드레스 공간상에서 복수의 메모리에 각기 할당되는 영역을 지정하는 단계와, 할당되는 영역에 따라, 제1RAM의 액세스를 부분적으로 금지하기 위한 액세스 제어 데이타를 발생시키는 단계와, 상기 제1RAM의 격납 용량을 메모리 어드레스 공간사이즈에 대응하며, 액세스 제어 데이타에 따라 상기 복수의 메모리와 제1RAM과의 액세스를 제어하는 단계를 포함하는 것을 특징으로 하는 메모리 맵을 프로그램에 의해 지정하는 방법.
  12. 제11항에 있어서, 상기 지정 단계는 상기 복수의 메모리에 각기 할당되는 영역을 지정하기 위한 제1프로그램을 실행하는 것을 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 제1프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 방법.
  14. 제11항에 있어서, 상기 발생단계는 상기 할당되는 영역에 따라, 상기 제1메모리의 액세스를 부분적으로 금지하기 위한 제2프로그램을 실행하는 것을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 제2프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 방법.
  16. 제11항에 있어서, 상기 복수의 메모리는 최소한 하나의 ROM을 포함하며, 상기 지정단계는 상기 최소한 하나의 ROM의 내용을 상기 제1RAM의 적어도 하나의 ROM에 할당된 영역으로 카피처리를 하도록 지시하는 카피지시 데이타를 발생시키는 것을 포함하며, 상기 시스템은 카피지시 데이타에 응답하여, 상기 최소한 하나의 ROM의 내용을 상기 제1RAM의 할당된 영역에 카피하는 것을 추가로 포함하며, 상기 액세스 제어 데이타 설정단계는 상기 최소한 하나의 ROM에의 액세스를 금지하기 위한 액세스 제어 데이타를 발생시키는 것을 추가로 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 카피단계는 상기 카피지시 데이타에 응답하여, 상기 최소한 하나의 ROM의 내용을 상기 제1RAM 수단이 할당된 영역에 카피하기 위한 제3프로그램을 실행하는 것을 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 제3프로그램은 오퍼레이팅 시스템의 일부임을 특징으로 하는 방법.
  19. 제16항에 있어서, 상기 지정수단은 상기 최소한 하나의 ROM에 고유하게 할당되어 있는 영역에 불구하고, 메모리 어드레스 공간상의 임의의 사이즈의 영역을 상기 최소한 하나의 ROM에 할당되는 영역으로서 지정하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제16항에 있어서, 상기 카피단계는 상기 제1RAM의 상기 최소한 하나의 ROM에 고유하게 할당되어 있는 영역의 판독 액세스를 금지하는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013230A 1988-09-13 1989-09-12 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템 KR920004405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63229017A JP3046310B2 (ja) 1988-09-13 1988-09-13 メモリシステム
JP63-229017 1988-09-13

Publications (2)

Publication Number Publication Date
KR900005298A true KR900005298A (ko) 1990-04-13
KR920004405B1 KR920004405B1 (ko) 1992-06-04

Family

ID=16885451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013230A KR920004405B1 (ko) 1988-09-13 1989-09-12 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템

Country Status (3)

Country Link
EP (1) EP0359235A3 (ko)
JP (1) JP3046310B2 (ko)
KR (1) KR920004405B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509677B1 (ko) * 2002-02-01 2005-08-23 정순민 점토블록용 유약조성물
KR100482360B1 (ko) * 1997-08-20 2005-08-25 삼성전자주식회사 램과 롬을 구비한 시스템 및 어드레스 맵핑방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100944A (ja) * 1991-03-13 1993-04-23 Ncr Corp 既存ｄｏｓ方式の連続メモリの拡張方法
US5237669A (en) * 1991-07-15 1993-08-17 Quarterdeck Office Systems, Inc. Memory management method
JP2858517B2 (ja) * 1992-04-24 1999-02-17 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステム及び同システムにおいてアドレス指定可能な拡張された記憶装置を与える方法
JPH0612322A (ja) * 1992-04-27 1994-01-21 Toshiba Corp Ｒｏｍ／ｒａｍコピー制御装置及びｒｏｍ／ｒａｍコピー制御方法
AU4221993A (en) * 1992-05-04 1993-11-29 Compaq Computer Corporation Single map data destination facility
US5552991A (en) * 1993-12-09 1996-09-03 Pitney Bowes Inc. Control system for an electronic pastage meter having a programmable application specific intergrated circuit
KR101605875B1 (ko) * 2009-04-03 2016-03-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 펌웨어 업데이트 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753242A (en) * 1971-12-16 1973-08-14 Honeywell Inf Systems Memory overlay system
US4340932A (en) * 1978-05-17 1982-07-20 Harris Corporation Dual mapping memory expansion unit
JPS5744277A (en) * 1980-08-29 1982-03-12 Sharp Corp Information processor
US4623963A (en) * 1983-07-27 1986-11-18 International Business Machines Corp. Device independent data transfer
JPS60181943A (ja) * 1984-02-29 1985-09-17 Mitsubishi Electric Corp 高速化メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482360B1 (ko) * 1997-08-20 2005-08-25 삼성전자주식회사 램과 롬을 구비한 시스템 및 어드레스 맵핑방법
KR100509677B1 (ko) * 2002-02-01 2005-08-23 정순민 점토블록용 유약조성물

Also Published As

Publication number Publication date
JP3046310B2 (ja) 2000-05-29
JPH0276045A (ja) 1990-03-15
KR920004405B1 (ko) 1992-06-04
EP0359235A3 (en) 1991-07-17
EP0359235A2 (en) 1990-03-21

Similar Documents

Publication Publication Date Title
US4758951A (en) Method for translating virtual addresses into real addresses
KR870004366A (ko) 데이터 처리 시스템
KR960001993A (ko) 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행 방법
KR960035270A (ko) 순서에 따르지 않고 판독 및 기입 명령을 실행하는 메모리 제어기
KR900005298A (ko) 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템
KR880013059A (ko) 코프로세서 지정 시스템
KR970066884A (ko) 제어장치의 작동방법
KR920020322A (ko) 명령처리장치
KR900702742A (ko) 디지틀 타임스위치를 구비한 광대역 접속장치를 관통 접속시키는 방법 및 장치
KR900005303A (ko) 데이타 처리 장치
JPS59226958A (ja) メモリ−装置
KR930020267A (ko) 마이크로 프로세서
KR860001379A (ko) 마이크로 콤퓨터
KR100199477B1 (ko) 절약된 메모리를 갖는 전자제어 시스템 및 메모리 절약 방법
JPH0752409B2 (ja) プロセスコントローラ単一メモリチップシャドー化技術
KR890015146A (ko) 버퍼기억장치
JP2659979B2 (ja) コンピュータシステム
KR0164725B1 (ko) 캐쉬 메모리의 영역 분할방법 및 회로
JPS6180336A (ja) プログラム試験方式
JPS61285557A (ja) メモリ保護方式
JPH06161930A (ja) コンピュータ
KR20010066451A (ko) 교환기 시스템 메모리의 공유 라이브러리 블록 확장 장치및 그 방법
JPH01311342A (ja) メモリシステム
JPH04245538A (ja) 情報処理装置
JPS646487B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee