KR920020322A - 명령처리장치 - Google Patents

명령처리장치 Download PDF

Info

Publication number
KR920020322A
KR920020322A KR1019920006348A KR920006348A KR920020322A KR 920020322 A KR920020322 A KR 920020322A KR 1019920006348 A KR1019920006348 A KR 1019920006348A KR 920006348 A KR920006348 A KR 920006348A KR 920020322 A KR920020322 A KR 920020322A
Authority
KR
South Korea
Prior art keywords
address
registers
value
generating means
memory
Prior art date
Application number
KR1019920006348A
Other languages
English (en)
Other versions
KR960008318B1 (ko
Inventor
유리코 규우마
야스오 야마다
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920020322A publication Critical patent/KR920020322A/ko
Application granted granted Critical
Publication of KR960008318B1 publication Critical patent/KR960008318B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers

Abstract

내용 없음

Description

명령처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 발명 원리도,
제2도(a)는 본 발명의 명령처리장치를 실현할 수 있는 CPU의 구성도,
제2도(b)는 본 발명의 명령처리장치를 실현할 수 있는 범용레지스터의 구성도,
제3도(a) 내지 제3도(c)는 본 발명의 제2실시예에 따른 명령처리장치의 실효어드레스 생성예를 나타낸 도면.

Claims (5)

  1. 메모리(5)의 전체 어드레스공간중 임의의 어드레스를 지정하는데 충분한 비트폭을 갖춘 적어도 1개의 제1레지스터(R1n)와, 전체 어드레스공간중 임의의 어드레스를 지정하는데 불충분한 비트폭을 갖춘 적어도 1개의 제2레지스터(R2m)를 갖추고서, 명령어에 의해 지정된 상기 1개 또는 결합된 복수개의 제1레지스터(R1n) 또는 제2레지스터(R2m)내에 보존되어 있는 값을 기초로 하여 오퍼랜드 어드레스를 생성하는 명령처리장치에 있어서, 상기 1개 또는 복수개의 제1레지스터(R1n)의 전체 비트에 의한 값 또슨 필요한 비트폭을 잘라 내어 얻은 값으로부터 소망하는 오퍼랜드 어드레스를 생성하는 제1어드레스생성수단(1)과, 상기 1개 또는 복수개의 제2레지스터(R2m)의 일부 비트의 값에 따라 어드레스지정에 부족한 비트를 생성하여 전체 어드레스공간중 소정의 부분공간에 대한 오퍼랜드 어드레스를 생성하는 제2어드레스생성수단(3)을 구비하고서, 명령어중의 정보에 의해 상기 제1어드레스생성수단(1) 또는 제2어드레스생성수단(3)중 어느 하나를 지정하도록 된 것을 특징으로 하는 명령 처리장치.
  2. 메모리(5) 전체 어드레스공간중 임의의 어드레스를 지정하는데 충분한 비트폭을 갖춘 적어도 1개의 제1레지스터(R1n)와, 전체 어드레스 공간중 임의의 어드레스를 지정하는데 불충분한 비트폭을 갖춘 적어도 1개의 제2레지스터(R2m)를 갖추고서, 명령어에 의해 지정된 상기 1개 또는 결하된 복수개의 제1레지스터(R1n) 또는 제1레지스터(R2m)내에 보존되어 있는 값을 기초로 하여 오퍼랜드 어드레스를 생성하거나 또는 명령어에 의해 지정된 상기 1개 또는 결합된 복수개의 제1 비스터(R1n) 또는 제2;레지스터(R2m)내애 보존되어 있는 값을 기초로 상기 메모리(5)를 억세스하여 상기 메모리(5)로부터 독출한 값을 기초로 간접적으로 오퍼랜드 어드레스를 생성하는 명령처리장치에 있어서, 상기 1개 또는 복수개의 제1레지스터(R1n)의 전체 비트에 의한 값 또는 상기 메모리(5)로부터 독출한 값 또는 이들 2개의 값에서 필요한 비트폭을 잘라 내어 얻은 값으로부터 소망하는 오퍼랜드 어드레스를 생성하는 제1어드레스생성수단(1)과, 상기 1개 또는 복수개의 제2레지스터(R2m) 또는 상기 메모리(5)로부터 독출한 데이터의 일부 비트의 값에 따라 어드레스 지정에 부족한 비트를 생성하여 전체 어드레스공간중 소정의 부분공간에 대한 오퍼랜드 어드레스를 생성하는 제2어드레스생성수단(3)을 구비하고서, 명령어중의 정보에 의해 상기 제1어드레스생성수단(1) 또는 제2어드레스생성수단(3)중 어느 하나를 지정하도록 된 것을 특징으로 하는 명령처리장치.
  3. 제2항에 있어서, 상기 명령어에 의해 지정된 상기 1개 또는 결합된 복수개의 제1레지스터(R1n) 또는 제2레지스터(R2m)내에 보존되어 있는 값을 기초로 상기 메모리(5)를 억세스하여 상기 메모리(5)로부터 독출한 값을 기초로 간접적으로 오퍼랜드 어드레스를 생성하는 기능을 복수회 적용할 수 있도록 된 것을 특징으로 하는 명령처리장치.
  4. 제1항에 있어서, 상기 제2어드레스생성수단(3)은 상기 1개 또는 복수개의 제2레지스터(R2m) 또는 메모리(5)로부터 독출한 데이터의 최상위 비트를 확장시켜 어드레스지정에 부족한 비트를 생성하여 전체 어드레스 공간중 소정의 부분공간에 대한 오퍼랜드 어드레스를 생성하는 것을 특징으로 하는 명령처리장치.
  5. 제1항에 있어서, 상기 제2어드레스생성수단(3)은 상기 1개 또는 복수개의 제2레지스터(R2m) 또는 메모리(5)로부터 독출한 데이터의 일부인 q비트의 값에 의해 지정되는 미리 준비된 변환표의 값을 기초로 어드레스지정에 부족한 비트를 생성하여 전체 어드레스 공간중 소정의 부분공간에 대한 오퍼랜드 어드레스를 생성하는 것을 특징으로 하는 명령처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006348A 1991-04-25 1992-04-16 명령처리장치 KR960008318B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09584391A JP3181307B2 (ja) 1991-04-25 1991-04-25 命令処理装置
JP91-095843 1991-04-25

Publications (2)

Publication Number Publication Date
KR920020322A true KR920020322A (ko) 1992-11-21
KR960008318B1 KR960008318B1 (ko) 1996-06-24

Family

ID=14148658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006348A KR960008318B1 (ko) 1991-04-25 1992-04-16 명령처리장치

Country Status (5)

Country Link
US (1) US5835973A (ko)
EP (1) EP0510635B1 (ko)
JP (1) JP3181307B2 (ko)
KR (1) KR960008318B1 (ko)
DE (1) DE69229424T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566308A (en) * 1994-05-25 1996-10-15 National Semiconductor Corporation Processor core which provides a linear extension of an addressable memory space
KR960704269A (ko) * 1994-05-25 1996-08-31 존 엠. 클락 3세 어드레스가능한 메모리 스페이스의 선형 확장을 제공하는 프로세서 코어(processor core which provides a linear extenstion of an addressable memory space)
US5915266A (en) * 1994-05-25 1999-06-22 National Semiconductor Corporation Processor core which provides a linear extension of an addressable memory space
US5819056A (en) * 1995-10-06 1998-10-06 Advanced Micro Devices, Inc. Instruction buffer organization method and system
US5809327A (en) * 1997-03-27 1998-09-15 Atmel Corporation Eight-bit microcontroller having a risc architecture
US5940877A (en) * 1997-06-12 1999-08-17 International Business Machines Corporation Cache address generation with and without carry-in
US6098160A (en) * 1997-10-28 2000-08-01 Microchip Technology Incorporated Data pointer for outputting indirect addressing mode addresses within a single cycle and method therefor
US7254696B2 (en) * 2002-12-12 2007-08-07 Alacritech, Inc. Functional-level instruction-set computer architecture for processing application-layer content-service requests such as file-access requests
US7334116B2 (en) * 2004-10-06 2008-02-19 Sony Computer Entertainment Inc. Bit manipulation on data in a bitstream that is stored in a memory having an address boundary length
CN100351813C (zh) * 2005-09-07 2007-11-28 大唐微电子技术有限公司 数字信号处理系统中访问存储单元的方法及其处理系统
KR102552666B1 (ko) * 2018-11-12 2023-07-10 삼성전자주식회사 전자 장치 및 그것의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657705A (en) * 1969-11-12 1972-04-18 Honeywell Inc Instruction translation control with extended address prefix decoding
US3976976A (en) * 1975-04-04 1976-08-24 The United States Of America As Represented By The Secretary Of The Navy Method and means to access and extended memory unit
US4090237A (en) * 1976-09-03 1978-05-16 Bell Telephone Laboratories, Incorporated Processor circuit
US4206503A (en) * 1978-01-10 1980-06-03 Honeywell Information Systems Inc. Multiple length address formation in a microprogrammed data processing system
US4363091A (en) * 1978-01-31 1982-12-07 Intel Corporation Extended address, single and multiple bit microprocessor
JPS6017130B2 (ja) * 1980-06-06 1985-05-01 日本電気株式会社 アドレス制御装置
IT1183808B (it) * 1985-04-30 1987-10-22 Olivetti & Co Spa Circuito elettronico per collegare un microprocessore ad una memoria ad elevata capacita
US4868740A (en) * 1986-06-04 1989-09-19 Hitachi, Ltd. System for processing data with multiple virtual address and data word lengths
JPH0192851A (ja) * 1987-10-02 1989-04-12 Hitachi Ltd アドレス空間切替装置

Also Published As

Publication number Publication date
EP0510635A3 (en) 1993-07-07
US5835973A (en) 1998-11-10
JPH04363735A (ja) 1992-12-16
KR960008318B1 (ko) 1996-06-24
DE69229424D1 (de) 1999-07-22
EP0510635B1 (en) 1999-06-16
JP3181307B2 (ja) 2001-07-03
DE69229424T2 (de) 1999-11-18
EP0510635A2 (en) 1992-10-28

Similar Documents

Publication Publication Date Title
KR870004366A (ko) 데이터 처리 시스템
KR920001333A (ko) 고성능 프로세서의 번역 버퍼를 위한 그레뉼 어리티 힌트를 이용하는 프로세서 동작 방법
KR920022117A (ko) 메모리 억세스 장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR920020322A (ko) 명령처리장치
DE3473365D1 (en) Single error correction circuit for system memory
KR930022198A (ko) 데이타 처리 장치
KR970705076A (ko) 메모리에 저장된 오정렬 데이타용 어드레스를 효율적으로 결정하는 장치 및 방법(Apparatus and Method for Efficiently Determining Addresses for Misaligned Data Stored in Memory)
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR900006853A (ko) 마이크로 프로세서
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
KR930002943A (ko) 마이크로프로세서 및 그것을 갖는 기억관리시스템
KR980003942A (ko) 매트릭스 보간 방법
KR19990013576A (ko) 데이터 랜덤 액세스 메모리를 이용한 마이크로 콘트롤러의 강제페이지 제로 페이징 방법
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR900018807A (ko) 마이크로 명령수식 기능을 가진 제어장치
KR900013390A (ko) 마이크로 프로세서
KR890000977A (ko) 어드레스 변환 장치
KR880003243A (ko) 마이크로 프로세서
KR880003241A (ko) 데이타 처리 시스템
KR860009421A (ko) 논리기능을 가진 기억회로
KR900000768A (ko) 곡면생성 방식
KR930020267A (ko) 마이크로 프로세서
JPS595496A (ja) メモリプロテクト方式
KR910018927A (ko) 신호처리용 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee