KR960001993A - 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행 방법 - Google Patents

메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행 방법 Download PDF

Info

Publication number
KR960001993A
KR960001993A KR1019950016773A KR19950016773A KR960001993A KR 960001993 A KR960001993 A KR 960001993A KR 1019950016773 A KR1019950016773 A KR 1019950016773A KR 19950016773 A KR19950016773 A KR 19950016773A KR 960001993 A KR960001993 A KR 960001993A
Authority
KR
South Korea
Prior art keywords
memory
task
template
microkernel
pointer
Prior art date
Application number
KR1019950016773A
Other languages
English (en)
Other versions
KR0170565B1 (ko
Inventor
마이클 매기 제임스
레이 로손 3세 프리맨
길 소토메이어 2세 가이
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR960001993A publication Critical patent/KR960001993A/ko
Application granted granted Critical
Publication of KR0170565B1 publication Critical patent/KR0170565B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/009—Trust
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/656—Address space sharing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 마이크로커널 구조 및 메모리내의 마이크로커널에 의해 특별 객체로서 정의된 마이크로커널 그자체의 특성 탬플릿 영역에 관한 것이다. 메모리 관리 방법에 있어서, 마이크로커널이 데이타 프로세싱 시스템의 메모리로 로딩된후, 상기 방법은 메모리내에 태스크컨테이너를 생성하기 시작한다. 상기 태스크 컨테이너의 생성은 메모리내에 특별 객체로서 탬플릿 영역을 형성함으로써 수행되며, 상기 탬플릿 영역은 속성 세트를 갖는다, 이후, 마이크로커널이 메모리내에 태스크를 형성할 때, 이 태스크의 형성은 탬플릿 영역을 태스크로 매핑함으로써 이루어진다. 마이크로커널은 탬플릿 영역에 기초한 태스크의 가상 어드레스 공간을 정의한다. 이후, 마이크로커널이 탬플릿 영역상에서 가상 메모리 동작을 수행할 때, 가상 메모리 동작의 효과는 매핑관계에 의해 태스크로 나타난다. 이러한 방법으로, 동시에 단일 탬플릿 영역이 다수의 태스크로 매핑될 수 있다. 효과를 발휘할 수 있는 탬플릿 영역상에서 가상 메모리 동작을 직접 수행함으로써, 각 태스크 내의 탬플릿 영역의 매핑이 아니라 탬플릿 변화가 발생하므로 가사 메모리 동작의 공유는 성취하기가 한결용이하다.

Description

메모리 관리방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영체제 퍼스낼리티 시스템 동장 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 마이크로커널 및 퍼스낼리티-뉴트럴 서비스(140)가 다양한 하드웨어 플랫폼상에서 다중 연산 운영체제 퍼스낼리티를 동작시키는 방법을 도시한 호스트 멀티프로세서(100) 메모리(102)내의 마이크로커널 시스템의 기능적인 블럭도,
제2도는 스레드와 연관된 고객 가시 구조를 도시한 도면.

Claims (48)

  1. 마이크로커널 구조 데이타 프로세싱 시스템(a microkernel architecture data processing system)의 메모리 관리 방법에 있어서, 데이타 프로세싱 시스템의 메모리에 마이크로커널을 로딩(loading)하여 상기 메모리에 태스크 컨테이너(task containers)를 생성하는 단계와; 상기 메모리내에 특별 객체(a special object)로서 탬플릿영역(a template region)을 상기 마이크로커널에 의해 형성하는 단계로서, 상기 탬플릿 영역은 가상 어드레스 공간(a virtual address space)을 정의하는 속성 세트(a set of attributes)를 가지며, 또한 메모리 객체(a mamory object)에 대한 탬플릿 포인터(a template pointer)를 가지는 상기 탬플릿 영역 형성 단계와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 가지는 태스크 컨테이너(a task container)를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에서 상기 마이크로커널에 의해 형성하는 단계로서, 상기 탬플릿 포인터 및 상기 태스크 포인터는 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1단계(a first relationship)를 설정하는 상기 태스크 컨테이너 형성 단계와; 상기 탬플릿 영역상에 가상 메모리 동작을 설정하여 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써, 이로 인해 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계(a second relationship)를 설정하는 단계를 포함하는 메모리 관리 방법.
  2. 제1항에 있어서, 상기 메모리 객체는 상기 메모리내의 가상 어드레스 (virtual addresses)를 물리적 어드레스(physical addresses)로의 맵(map)이며, 제1메모리 객체에 대한 제1어드레스 번역(a first address translation)및 제2메모리 객체에 대한 제2어드레스 번역(a second address translation)을 포함하고, 상기 방법은; 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제1어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제1메모리 객체 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 상기 제2어드레스 번역을 가키리고, 상기 태스크 컨테이너 및 상기 제2메모리 객체 사이에서 상기 제2관계를 설정하는 단계를 더 포함하는 메모리 관리 방법.
  3. 제1항에 있어서, 상기 메모리 객체는 제2 탬플릿 영역(a second template region)이며, 상기 방법은; 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제2탬플릿을 가리키고, 상기 태스크 컨테이너 및 상기 제2탬플릿 사이에서 상기 제1관계를 설정하는 단계와, 상기 탬플릿 포인터가 상기 메모리 동작이후에 제3탬플릿 영역(a third template region)을 가리키고, 상기 제2단계를 더 포함하는 메모리 관리방법.
  4. 제1항에 있어서, 상기 메모리내에 태스크 컨테이너를 형성하는 단계는, 통신 채널(a communication channel)로서 사용하기 위해, 상기 태스크 컨테이너의 포트 명칭 공간(a port name space)을 상기 메모리내에 상기 마이크로커널에 의해 형성하는 단계와; 상기 탬플릿 영역의 상기 속성 세트를 사용하여, 상기 태스크 컨테이너의 상기 포트 명칭 공간에 대한 액세스 권리(access rights)를 상기 마이크로커널에 의해 정의하는 단계를 더 포함하는 메모리 관리방법.
  5. 제1항에 있어서, 상기 메모리내에 태스크 컨테이너를 형성하는 상기 단계는; 상기 태스크 컨테이너의 상기 어드레스 공간으로 부터 인스트럭션(instruction)을 인출(fetching)하기 위해, 상기 마이크로커널로서 상기 태스크 컨테이너의 스레드 객체(a thread objedt)를 상기 메모리내에 상기 마이크로터널에 의해 형성하는 단계를 더 포함하는 메모리 관리 방법.
  6. 제1항에 있어서, 상기 탬플릿 영역은 기본 영역(a bade region) 및 사용자 영역(a user rigion)을 포함하고, 상기 메모리내에 탬플릿 영역을 형성하는 상기 단계는; 상기 메모리내에 특별 객체로서 탬플릿 기본 영역을 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 영역은 기본 속성 세트(a set of base attributes)를 갖는 상기 탬플릿 기본 영역 형성 단계와; 상기 메모리내에 특별 객체로서 탬플릿 사용자 영역(a template user region)을 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 사용자 영역은 사용자 속성 세트(a set of user attributes)를 갖는 상기 탬플릿 사용자 영역 형성 단계를 더 포함하고, 상기 메모리내에 태스크 컨테이너를 형성하는 상기 단계; 기본 가상 어드레스 공간(a base virtual address space)및 상기 기본 속성 세트와 상기 탬플릿 기본 영역에 대한 태스크 기본 포인터(atask base pointer)를 갖는 태스크 기본 컨테이너를, 상기 탬플릿 기본 영역을 상기 태스크 기본 컨테이너로 매핑함으로써, 상기 메모리내에서 상기 마이크로커널에 의해 형성하는 단계와; 사용자 가장 어드레스 공간(a user virtual address space) 및 상기 사용자 속성 세트와 상기 탬플릿 사용자 영역에 대한 태스크 사용자 포인터를 갖는 상기 태스크 사용자 컨테이너를 상기 탬플릿 사용자 영역을 상기 태스크 사용자 컨테이너로 매핑함으로써, 상기 메모리내에서 상기 마이크로커널에 의해 형성하는 단계와; 상기 탬플릿 기본 영역상에서 가상 메모리 동작(virtual memory operations)을 수행하되, 상기 가상 메모리 동작은 상기 태스크 기본 포인터에 의해 상기 태스크 기본 컨테이너에서 효과를 갖는 상기 가상 메모리 동작 수행 단계를 더 포함하는 메모리 관리 방법.
  7. 제6항에 있어서, 상기 탬플릿 사용자 영역상에서 가상 메모리 동작을 수행하되 상기 가상 메모리 동작은 상기 태스크 사용자 포인터에 의해 상기 태스크 사용자 포인터에 의해 상기 태스크 사용자 컨테이너에서 효과를 갖는 단게를 더 포함하는 메모리 관리 방법.
  8. 제6항에 있어서, 상기 메모리내에 태스크 기본 컨테이너를 형성하는 상기 단계는, 통신 채널로서 사용하기 위해, 상기 태스크 기본 컨테이너의 포트 명칭 공간을 상기 메모리내에서 상기 마이크로커널에 의해 형성하는 단계와; 상기 탬플릿 기본 영역의 상기 기본 속성 세트를 사용하여, 상기 태스크 기본 컨테이너의 상기 포트 공간에 대한 액세스 권리를 상기 마이크로서커널에 의해 정의하는 단계를 더 포함하는 메모리 관리 방법.
  9. 제6항에 있어서, 상기 메모리내에 태스크 기본 컨테이너를 형성하는 상기 단계는, 상기 태스크 기본 컨테이너의 상기 어드레스 공건으로부터 인스트럭션을 인출하기 위해, 상기 태스크 기본 컨테이너의 스레드 객체를 상기 메모리내에 상기 마이크로커널에 의해 스레드 객체를 형성하는 단계를 더 포함하는 메모리 관리 방법.
  10. 마이크로커널 구조 데이타 프로세싱 시스템의 메모리 관리 방법에 있어서, 데이타 프로세싱 시스템의 메모리로 마이크로커널을 로딩하여 상기 메모리내에 태스크 컨테이너를 생성하는 단계와, 상기 메모리내에 특별 객체로서 탬플릿 기본 영역을 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 기본 영역을 제1크기 및 제1속성 세트를 갖는 상기 탬플릿 기본 영역 형성 단계와; 상기 제1크기 및 상기 제1속성 세트를 갖는 태스크 기본 컨테이너를 상기 탬플릿 기본 영역을 상기 태스크 기본 컨테이너로 매핑함으로써, 상기 메모리내에서 상기 마이크로커널에 의해 형성하는 단계와; 상기 메모리내에 특별 객체로서 탬플릿 사용자 영역을 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 사용자 영역은 제2크기 및 제2속성 세트를 갖는 상기 탬플릿 사용자영역 형성 단계와; 상기 제2크기 및 상기 제2속성 세트를 갖는 태스크 사용자 컨테이너를 상기 태스크 기본 컨테이너내의 한 위치(a location)에서 상기 탬플릿 사용자 영역을 컨테이너로 매핑함으로써, 상기 메모리내의 상기 태스크 기본 컨테이너내에서 상기 마이크로커널에 의해 형성하는 단계와; 상기 탬플릿 기본 영역상에서 가상 메모 동작을 수행하되, 상기 가상 메모리 동작은 상기 매핑에 의해 상기 태스크 기본 컨테이너에서 효과를 갖는 단계를 포함하는 메모리 관리 방법.
  11. 마이크로커널 구조 데이타 프로세싱 시스템(a microkernel architedture processing system)에서, 상기 메모리내의 데이타 프로세싱 시스템 메모리내에서 태스크 컨테이너를 생성하는 상기 메모리내의 마이크로커널과; 상기 메모리내의 특별 객체인 탬플릿 영역으로서, 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 상기 탬플릿 영역과; 상기 탬플릿 영역을 자신으로 매핑함으로써, 형성되며, 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 상기 메모리내의 테스크 컨테이너로되, 상기 탬플릿 포인터 및 상기 태스크 포인터는 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너와; 상기 탬플릿 영역상에 가상 메모리 동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계를 설정하는 수단을 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  12. 제11항에 있어서, 상기 메모리 객체는 상기 메모리에서 가상 어드레스의 물리적 어드레스로의 맵이며, 제1메모리 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제2어드레스 번역을 포함하고; 상기 탬플릿 포인터는 상기 메모리 동작에 앞서서 상기 제1어드레스 번역을 가리키고, 상기 데스트 컨테이너 및 상기 제1메모리 객체 사이에 상기 제1관계를 설정하며; 상기 탬플릿 포인터는 상기 메모리 동작이후에 상기 제2어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제2메모리 객체 사이에 상기 제2관계를 설정하는 마이크 로커널 구조 데이타 프로세싱 시스템.
  13. 제11항에 있어서, 상기 메모리 객체는 제2탬플릿 영역이고, 상기 탬플릿 포인터는 상기 메모리 동작에 앞서서 상기 제2탬플릿을 가리키고, 상기 태스크 컨테이너 및 상기 제2탬플릿 사이에 상기 제1관계를 설정하며; 상기 탬플릿 포인터는 상기 메모리 동작이후에 제3탬플릿 영역을 가리키고, 상기 제2관계를 설정하는 마이크로커널 구조 데이타 프로세싱 시스템.
  14. 제11항에 있어서, 상기 메모리내의 상기 태스크 컨테이너는, 상기 태스크 컨테이너에 대한 상기 메모리 내의 포트 명칭 공간으로서, 상기 탬플릿 영역의 상기 속성 세트를 사용하여 정의된 상기 태스크 컨테이너의 상기 포트 명칭 공간에 대한 액세스 권리를 갖는, 통신 채널로서 사용하기 위한 포트 명칭 공간을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  15. 제11항에 있어서, 상기 메모리내의 상기 태스크 컨테이너는, 상기 태스크 컨테이너의 상기 어드레스 공간으로 부터 인스트럭션을 인출하기 위해, 상기 태스크 컨테이너에 대한 상기 메모리내의 스레드 객체를 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  16. 마이크로커널 구조 데이타 프로세싱 시스템에서 선택된 운영체제 퍼스낼리티 프로그램(a selected operation system personality program)을 실행하는 방법에 있어서, 데이타 프로세싱 시스템의 메모리로 마이크로커널을 로딩하여 상기 메모리에서 태스크 컨테이너를 생성하는 단계와; 상기 선택된 운영 체제 퍼스낼리티 프로그램으로부터 상기 마이크로커널로 호출을 전송하여 상기 메모리내에 특별 객체로서 탬플릿 영역을 형성하는 단계로서, 상기 탬플릿 영역은 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역 형성 단계와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 포인터 및 상기 태스크 포인터는 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너 형성 단계와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써, 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계를 설정하는 단계를 포함하는 운영체제 퍼스낼리티 시스템 동작 방법.
  17. 제16항에 있어서, 상기 메모리 객체는 상기 메모리에서의 가상 어드레스의 물리적 어드레스로의 맵이며, 제1메모리 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제2어드레스 번역을 포함하고, 상기 방법은; 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제1어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제1메모리 객체 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 상기 제2어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제2메모리 객체 사이에서 상기 제2관계를 설정하는 단계를 더 포함하는 운영체제 퍼스낼리티 시스템 동작 방법.
  18. 제16항에 있어서, 상기 메모리 객체는 제2탬플릿 영역이고, 상기 방법은, 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제2탬플릿을 가리키고, 상기 태스크 컨테이너 및 상기 제2탬플릿 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 제3탬플릿 영역을 가리키고, 상기 제2관계를 설정하는 단계를 더 포함하는 운영체제 피스낼리티 시스템 동작 방법.
  19. 제16항에 있어서, 태스크 컨테이너를 형성하는 상기 단계는, 상기 선택된 체제 퍼스낼리티 프로그램으로 부터 상기 마이크로커널로 제2호출을 전송하여 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에 형성하는 단계를 더 포함하는 운영체제 퍼스낼리티 시스템 동작 방법.
  20. 마이크로커널 구조 데이타 프로세싱 시스템에서, 테이타 프로세싱 시스템 메모리에서 태스크 컨테이너를 생성하는 마이크로커널과; 상기 메모리내의 특별 객체로서 탬플릿 영역을 형성하기 위해 상기 마이크로커널로 호출을 전송하는 상기 데이타 프로세싱 시스템의 상기 메모리내의 선택된 운영 체체 퍼스낼리티 프로그램과; 상기 호출에 응답하여 형성된 상기 메모리내의 탬플릿 영역으로서, 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역과; 상기 탬플릿 영역을 자신으로 매핑함으로써 형성된, 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 상기 메모리내의 태스크 컨테이너이로되; 상기 탬플릿 포인터 및 상기 태스크 포인터는 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제1관계를 설정하는 상기 태스크 컨테이너와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여, 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써, 상기 태스크 컨테이너 및 상기 메모리 객체사이에 제2관계를 설정하는 수단을 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  21. 마이크로커널 구조 데이타 프로세싱 시스템의 퍼스낼리티 뉴트럴 서비스 프로그램(a personality-neutral service program)을 실행하는 방법에 있어서, 데이타 프로세싱 시스템의 메모리로 마이크로커널을 로딩하여 상기 메모리내에 태스크 컨테이너를 생성하는 단계와; 상기 데이타 프로세싱 시스템의 상기 메모리로 퍼스낼리티 뉴트럴 서비스 프로그램을 로딩하는 단계와; 상기 퍼스낼리티 뉴트럴 서비스 프로그램으로 부터 상기마이크로커널로 호출을 전송하여 상기 메모리내의 특별 객체로서 탬플릿 영역을 형성하는 단계로서, 상기 탬플릿 영역은 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역 형성 단계와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 가지는 상기 탬플릿 영역 형성 단계와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 형성하고 상기 탬플릿 영역을 상기 태스크 컨테이로너 매핑함으로써, 상기 메모리내에 상기 마이크로커널에 의해 형성하되, 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너 형성 단계와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 영역을 변경시키므로써 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계를 설정하는 단계를 포함하는 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법.
  22. 제21항에 있어서, 상기 메모리 객체는 상기 메모리에서의 가상 어드레스의 물리적 어드레스의 맵이며, 제1메모리 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제2어드레스 번역을 포함하고, 상기 방법은; 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제1메모리 객체 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 상기 제2어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제2메모리 객체 사이에서 상기 제2관계를 설정하는 단계를 더 포함하는 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법.
  23. 제21항에 있어서, 상기 메모리 객체는 제2탬플릿 영역이고, 상기 방법은, 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제2탬플릿을 가리키고, 상기 태스크 컨테이너 및 상기 제2탬플릿 사이에 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 제3탬플릿 영역을 가리키고, 상기 제2관계를 설정하는 단계를 더 포함하는 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법.
  24. 제21항에 있어서, 태스크 컨테이너를 형성하는 상기 단계는, 상기 퍼스낼리티 뉴트럴 서비스 프로그램으로 부터 상기 마이크로커널로 제2호출을 전송하여 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에 형성하는 단계를 더 포함하는 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법.
  25. 마이크로커널 구조 데이타 프로세싱 시스템에 있어서, 데이타 프로세싱 시스템 메모리내에 태스크 컨테이너를 생성하는 상기 메모리내의 마이크로커널과; 상기 메모리내에 특별 객체로서 탬플릿 영역을 형성하기 위해 상기 마이크로커널로 호출을 전송하는 상기 데이타 프로세싱 시스템의 상기 메모리내의 퍼스낼리티 뉴틀럴 서비스 프로그램과; 상기 호출에 응답하여 형성된 상기 메모리내의 탬플릿 영역으로서, 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 영역과; 상기 탬플릿 영역을 자신으로 매핑함으로써, 형성된, 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 상기 메모리 내의 태스크 컨테이너로서 상기 탬플릿 포인터 상기 태스크 포인터는 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너와; 상기 태스크 컨테이너와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제2관계를 설정하는 수단을 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  26. 마이크로커널 구조 데이타 프로세싱 시스템에서 응용 프로그램을 실행하는 방법에 있어서, 데이타 프로세싱 시스템의 메모리로 마이크로커널을 로딩하여 상기 메모리에 태스크 컨테이너를 생성하는 단계와; 상기 데이타 프로세싱 시스템의 상기 메모리로 응용 프로그램을 로딩하는 단계와; 상기 응용 프로그램으로 부터 상기 마이크로커널로 호출을 전송하여 상기 메모리내에 특별 객체로서 탬플릿 영역을 형성하는 단계로서 상기 탬플릿 영역을 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역형성 단계와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에 상기 마이크로커널에 의해 형성하는 단계로서, 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너 형성 단계와; 상기 탬플릿 영역상에서 가상 메모리동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 영역을 변경시키므로써, 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계를 설정하는 단계를 응용 프로그램 실행 방법.
  27. 제26항에 있어서, 상기 메모리 객체는 상기 메모리에서의 가상 어드레스의 물리적 어드레스로의 맵이며, 제1메로리 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제2어드레스 번역을 포함하고, 상기 방법은; 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제1어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제1메모리 객체 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 상기 제2어드레스 번역을 가리키고, 상기 태스크 컨테이너 및 상기 제2메모리 객체 사이에서 상기 제2관계를 설정하는 단계를 더 포함하는 응용 프로그램 실행 방법.
  28. 제26항에 있어서, 상기 메모리 객체는 제2탬플릿 영역이고, 상기 방법은, 상기 탬플릿 포인터가 상기 메모리 동작에 앞서서 상기 제2 탬플릿을 가리키고, 상기 태스크 컨테이너 및 상기 제2탬플릿 사이에서 상기 제1관계를 설정하는 단계와; 상기 탬플릿 포인터가 상기 메모리 동작이후에 제3탬플릿 영역을 가리키고, 상기 제2관계를 설정하는 단계를 더 포함하는 응용 프로그램 실행 방법.
  29. 제26항에 있어서, 태스크 컨테이너를 형성하는 상기 단계는, 상기 응용 프로그램로 부터 상기 마이크커널로 제2호출을 전송하여 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 태스크 컨테이너를 상기 탬플릿 영역을 상기 태스크 컨테이너로 매핑함으로써, 상기 메모리내에 형성하는 단계를 더 포함하는 응용 프로그램 실행 방법.
  30. 마이크로커널 구조 데이타 프로세싱 시스템에 있어서, 데이타 프로세싱 시스템 메모릴내에 태스크 컨테이너를 생성하는 상기 메모리내의 마이크로커널과; 상기 메모리내에 특별 객체로서 탬플릿 영역을 형성하기위해 상기 마이크로커널로 호출을 전송한는, 상기 데이타 프로세싱 시스템의 상기 메모리내의 응용 프로그램과; 상기 호출에 응답하여 형성된 상기 메모리내의 탬플릿 영역으로서, 가상 어드레스 공간을 정의하는 속성 세트 및 메모리 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역과; 상기 탬플릿 영역을 자신으로 매핑함으로써 형성된, 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 상기 메모리내의 태스크 컨테이너로서 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 컨테이너 및 상기 메모리 객체 사이에서 제1관계를 설정하는 상기 태스크 컨테이너와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여 상기 메모리 객체에 대한 상기 탬플릿 포인터를 변경하므로써 상기 태스크 컨테이너 및 상기 메모리 객체 사이에 제2관계를 설정하는 수단을 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  31. 마이크로커널 구조 데이타 프로세싱 시스템에 있어서, 프로그램된 인스트럭션(programmed instructions)을 저장하는 보조 저장 수단(an auxiliary storage means)과; 상기 보조 저장 수단에 접속되어 캐시 객체(cache object)를 저장하는 메모리 수단(a memory means)으로서 상기 보조 저장 수단은 상기 프로그램된 인스트럭션을 상기 캐시 객체로 페이징(paging)하는 상기 메모리 수단과; 상기 메모리 수단내의 탬플릿 영역으로서, 상기 탬플릿 영역은 가상 어드레스 공간을 정의하는 속성 세트 및 상기 캐시 객체에 대한 탬플릿 포인터를 갖는 상기 탬플릿 영역과; 상기 메모리 수단내에서 태스크를 생성하는 상기 메모리 수단내의 마이크로커널 수단과; 상기 탬플릿 영역을 자신으로 매핑하는 상기 마이크로커널 수단에 의해서 형성된 상기 속성 세트 및 상기 탬플릿 영역에 대한 태스크 포인터를 갖는 상기 메모리내의 태스크로서 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 및 상기 캐시 객체 사이에서 제1관계를 설정하는 상기 태스크와; 상기 프로그램된 인스트럭션을 수행하기 위해 상기 메모리 수단에 접속된 프로세서 수단과; 상기 프로세서 수단에서의 실행을 위해 상기 제1관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스트럭션을 인출하는, 상기 태스크와 연관된 상기 메모리 수단내의 스레드 객체와; 상기 탬플릿 영역상에서 가상 메모리 동작을 수행하여 상기 캐시 객체에 대한 상기 탬플릿 포인터를 변경하므로써 상기 태스크와 상기 캐시 객체 사이의 관계를 변경하는수단을 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  32. 제31항에 있어서, 상기 메모리 수단에서의 가상 어드레스의 물리적 어드레스로의 맵(map)으로서, 상기 탬플릿 포인터에 의해 가리켜지고, 상기 캐시 객체에 대한 제1어드레스 번역 및 제2메모리 객체에 대한 제2어드레스 번역을 포함하는 상기 맵을 더 포함하고; 상기 탬플릿 포인터는 상기 메모리 동작에 앞서서 상기 제1어드레스 번역을 가리키고, 상기 태스크 및 상기 캐시 개체 사이에서 상기 제1관계를 설정하며; 상기 탬플릿 포인터는 상기 메모리 동작이후에 상기 제2어드레스 번역을 가리키고, 상기 태스크 및 상기 제2메모리 객체 사이에서 상기 제2관계를 설정하는 마이크로커널 구조 데이타 프로세싱 시스템.
  33. 제31항에 있어서, 상기 메모리 수단내에 특별 객체로서 상기 탬플릿 영역을 형성하기 위해 상기 마이크로커널 수단을 호출을 전송하는, 상기 메모리 수단내의 운영 체제 퍼스낼리티 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  34. 제33항에 있어서, 상기 메모리 수단내의 상기 운영 체제 퍼스낼리티 프로그램은 상기 메모리 수단내에 상기 태스크를 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 마이크로커널 구조 데이타 프로세싱 시스템.
  35. 제31항에 있어서, 상기 메모리 수단내에 특별 객체로서 상기 탬플릿 영역을 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는, 상기 메모리 수단내의 퍼스낼리티 뉴트럴 서비스 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  36. 제35항에 있어서, 상기 메모리수단내의 상기 퍼스낼리티 뉴트럴 서비스 프로그램 수단은, 상기 메모리 수단내에 상기 태스크를 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 마이크로커널 구조 데이타 프로세싱 시스템.
  37. 제31항에 있어서, 상기 메모리 수단애에 특별 객체로서 상기 탬플릿 영역을 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 상기 메모리 수단내의 응용 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  38. 제17항에 있어서, 상기 메모리내의 상기 응용 프로그램 수단은, 상기 메모리 수단내에 상기 태스크를 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 마이크로커널 구조 데이타 프로세싱 시스템.
  39. 마이크로커널 구조 데이타 프로세싱 시스템에 있어서, 프로그램된 인스트럭션을 포함하는 캐시 객체를 저장하는 메모리 수단과; 속성 세트 및 상기 캐시 객체에 대한 탬플릿 포인터를 가즌 상기 메모리 수단내의 탬플릿 영역과; 상기 탬플릿 영역을 하나의 태스크로 매핑함으로써 상기 메모리내에 태스크들을 생성하는, 상기 메모리내의 마이크로커널 수단과; 상기 속성 세트 및 상기 탬플릿 영역 대한 태스크 포인터를 갖는, 상기 마이크로커널에 의해 형성된 상기 메모리 수단내의 태스크로서, 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 및 상기 캐시 객체 사이에 제1관계를 설정하는 상기 태스크와; 상기 프로그램된 인스트럭션을 수행하는, 상기 메모리 수단에 접속된 프로세서 수단과; 상기 프로세서 수단에서의 실행을 위해, 상기 제1관계를 사용하여 상기 캐시 객체로부터 상기 프로그램된 인스트럭션을 인출하는, 상기 태스크와 연관된 상기 메모리 수단내의 스레드를 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  40. 제39항에 있어서, 상기 메모리 수단내의 특별 객체로서 상기 탬플릿 영역을 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 상기 메모리 수단내의 운영 체제 퍼스낼리티 프로그램을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  41. 제39항에 있어서, 상기 메모리 수단에서 상기 태스크를 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는, 상기 메모리 수단내의 운영 체제 퍼스낼리티 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  42. 제39항에 있어서, 상기 메모리 수단내에 특별 객체로서 상기 탬플릿 영역을 위해 상기 마이크로커널 수단으로 호출을 전송하는 상기 메모리 수단내의 퍼스낼리티 뉴트럴 서비스 프로그램을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  43. 제39항에 있어서, 상기 메모리 수단내에 상기 태스크를 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는 상기 메모리 수단내의 퍼스낼리티 뉴트럴 서비스 프로그램을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  44. 제39항에 있어서, 상기 메모리 수단내에 특별 객체로서 상기 탬플릿 영역을 형성하기 위해 상기 마이크로커널 수단으로 호출을 전송하는, 상기 메모리 수단내의 응용 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  45. 제39항에 있어서, 상기 메모리 수단내에 상기 태스크를 형성하기 위해 마이크로커널 수단으로 호출을 전송하는, 상기 메모리 수단내의 응용 프로그램 수단을 더 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  46. 마이크로컨ㄹ 구조 데이타 프로세싱 시스템에서, 프로그램되 인스트럭션을 저장하는 보조 저장 수단과; 보조 저장 수단에 접속되어 캐시 객체를 저장하는 메모리 수단으로, 상기 보조 저장 수단은 상기 프로그램된 인스트럭션을 상기 캐시 객체로 페이징하는 상기 메모리 수단과; 속성 세트및 상기 캐시 객체에 대한 탬플릿 포인터를 갖는, 상기 메모리 수단내의 탬플릿 영역과; 상기 탬플릿 영역을 하나의 태스크로 매핑함으로써, 상기 메모리 수단내에 태스크들을 생성하는, 상기 메모리 수단내의 마이크로커널 수단과; 상기 속성 세트 및 상기 태플릿 영역에 대한 태스크 포인터를 갖는, 상기 마이크로커널 수단에 의해형성된 상기 메모리 수단내의 태스크로서 상기 탬플릿 포인터 및 상기 태스크 포인터가 상기 태스크 및 상기 상기 캐기 객체 사이에 제1관계를 설정하는 상기 태스크와; 상기 메모리 수단에 접속되어 상기 프로그램된 인스트럭션을 수행하는 프로세서 수단과; 상기 프로세서 수단에서의 실행을 위해, 상기 제1관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스트럭션을 인출하는, 상기 태스크와 연관된 상기 메모리 수단내의 스레드를 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  47. 마이크로커널 데이타 구조 프로세싱 시스템에서, 프로그램된 인스트럭션을 저장하는 보조 저장 수단과; 보조 저장 수단에 접속되어 캐시 객체를 저장하는 메모리 수단으로서, 상기 보조 저장 수단을 상기 프로그램된 인스트럭션을 상기 캐시 객체로 페이징하는 상기 메모리 수단과; 제1탬플릿 포인터 및 상기 캐시 객체에 대한 제2탬플릿 포인터를 갖는 상기 메모리 수단내의 탬플릿 영역과; 상기 탬플릿 영역을 하나의 태스크 매핑함으로써 상기 메모리 수단내에 태스크드을 생성하는, 상기 메모리 수단내의 마이크로커널 수단과; 상기 속성 세트 및 상기 탬플릿 영역에 대한 제1태스크 포인터를 갖는, 상기 마이크로커널 수단에 의해 형성된 상기 메모리 수단내의 제1태스크로서; 상기 제1탬플릿 포인터 및 상기 제1태스크 포인터가 상기 제1태스크와 상기 캐시 객체 사이에서 제1관계를 설정하는 상기 제1태스크와; 상기 프로그램된 인스트럭션을 수행하기 위해, 상기 메모리 수단에 접속된 제1프로세서 수단과; 상기 제1프로세서 수단에서의 실행을 위해, 상기 제1관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스트럭션을 인출하는, 상기 제1태스크와 연관된 상기 메모리 수단내의 제1스레드와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 제2태스크 포인터를 갖는, 상기 마이크로커널 수단에 의해 형성된 기 메모리 수단내의 제2태스크로서, 상기 제2탬플릿 포인터 및 상기 제2태스크 포인터가 상기 제2태스크 및 상기 캐시 객체 사이에서 제2관계를 설정하는 상기 제2태스크와; 상기 프로그램된 인스트럭션을 수행하기 위해, 상기 메모리 수단에 접속된 제2프로세서 수단과; 상기 제2프로세서 수단에서의 실행을위해, 상기 제2관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스트럭션을 인출하는, 상기 제2태스크와 연관된 상기 메모리 수단내의 제2스레드를 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
  48. 마이크커널 구조 데이타 프로세싱 시스템에서, 프로그램된 인스트럭션을 저장하는 보조 저장 수단과; 보조 저장 수단에 접속되어 캐시 객체를 저장하는 메모리 수단으로서, 상기 보조 저장 수단은 상기 프로그램된 인스트럭션을 상기 캐시 객체로 페이징하는 상기 메모리 수단과; 속성 세트 및 상기 캐시 객체에 대한 탬플릿 포인터를 갖는 상기 메모리 수단내의 탬플릿 영역과; 상기 탬플릿 영역을 하나의 태스크로 매핑함으로써 상기 메모리 수단내에 태스크들을 생성하는, 상기 메모리 수단내의 마이크로커널 수단과; 상기 속성 세트 및 상기 탬플릿 영역에 대한 제1태스크 포인터를 갖는, 상기 마이크로커널 수단에 의해 형성된 상기 메모리 수단애의 제1태스크로서, 상기 제1탬플릿 포인터 및 상기 제1태스크 포인터가 상기 제1태스크 및 상기 캐시 객체 사이에서 관계를 설정하는 상기 제1태스크와; 상기 프로그램된 인스트럭션을 수행하기 위해, 상기 메모리 수단에 접속된 제1프로서서 수단과; 상기 제1프로세서 수단에서으 실행을 위해, 상기 관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스트럭션을 인출하는, 상기 제1태스크와 연관된 상기 메모리 수단내의 제1스레드와; 상기 속성 세트 및 상기 탬플릿 영역에 대한 제2태스크 포인터를 자는, 상기 마이크로커널 수단에 의해 형성된 상기 메모리 수단내의 제2태스크로서; 상기 제2탬플릿 포인터 및 상기 제2태스크 포인터가 상기 제2태스크 및 상기 캐시 객체 사이에서 상기 관계를 설정하는 상기 제2태스크와; 상기 프로그램된 인스트럭션을 수행하기 위해, 상기 메모리 수단에 접속된 제2프로세서 수단과; 상기 제2프로세서 수단에서의 실행을 위해, 상기 관계를 사용하여 상기 캐시 객체로 부터 상기 프로그램된 인스크럭션을 인출하는, 상기 제2태스크와 연관된 상기 메모리 수단내의 제2스레드를 포함하는 마이크로커널 구조 데이타 프로세싱 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016773A 1994-06-22 1995-06-21 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행방법 KR0170565B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/263,710 1994-06-22
US8/263,710 1994-06-22
US08/263,710 US5729710A (en) 1994-06-22 1994-06-22 Method and apparatus for management of mapped and unmapped regions of memory in a microkernel data processing system

Publications (2)

Publication Number Publication Date
KR960001993A true KR960001993A (ko) 1996-01-26
KR0170565B1 KR0170565B1 (ko) 1999-03-30

Family

ID=23002937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016773A KR0170565B1 (ko) 1994-06-22 1995-06-21 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행방법

Country Status (6)

Country Link
US (1) US5729710A (ko)
EP (1) EP0693728A1 (ko)
JP (1) JP3570525B2 (ko)
KR (1) KR0170565B1 (ko)
BR (1) BR9502801A (ko)
CA (1) CA2147529A1 (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875487A (en) * 1995-06-07 1999-02-23 International Business Machines Corporation System and method for providing efficient shared memory in a virtual memory system
US6023711A (en) * 1995-06-08 2000-02-08 International Business Machines Corporation System and method for flexible file encapsulation through latent levels of isolation
US5829013A (en) * 1995-12-26 1998-10-27 Intel Corporation Memory manager to allow non-volatile memory to be used to supplement main memory
US6064811A (en) * 1996-06-17 2000-05-16 Network Associates, Inc. Computer memory conservation system
JPH1049381A (ja) * 1996-07-04 1998-02-20 Internatl Business Mach Corp <Ibm> 複数のデータ処理要求の処理方法及び処理システム、プログラムの実行方法及びシステム
US6434663B1 (en) * 1996-09-06 2002-08-13 Intel Corporation Disk block allocation optimization methodology with accommodation for file system cluster size greater than operating system memory page size
US6681239B1 (en) * 1996-12-23 2004-01-20 International Business Machines Corporation Computer system having shared address space among multiple virtual address spaces
US5913230A (en) * 1997-01-07 1999-06-15 Richardson; John J. Object and method for providing efficient multi-user access to shared operating system kernal code using instancing
US6463527B1 (en) 1997-03-21 2002-10-08 Uzi Y. Vishkin Spawn-join instruction set architecture for providing explicit multithreading
US5951706A (en) * 1997-06-30 1999-09-14 International Business Machines Corporation Method of independent simultaneous queueing of message descriptors
US6003066A (en) * 1997-08-14 1999-12-14 International Business Machines Corporation System for distributing a plurality of threads associated with a process initiating by one data processing station among data processing stations
US5931919A (en) * 1997-11-07 1999-08-03 Xerox Corporation State-based object transition control and attribute-based locking
US6173248B1 (en) 1998-02-09 2001-01-09 Hewlett-Packard Company Method and apparatus for handling masked exceptions in an instruction interpreter
US6219770B1 (en) * 1998-03-23 2001-04-17 Compaq Computer Corporation Method and apparatus for managing copy on write operations in a virtual memory
US6223186B1 (en) * 1998-05-04 2001-04-24 Incyte Pharmaceuticals, Inc. System and method for a precompiled database for biomolecular sequence information
US6470436B1 (en) 1998-12-01 2002-10-22 Fast-Chip, Inc. Eliminating memory fragmentation and garbage collection from the process of managing dynamically allocated memory
BR9908574A (pt) * 1999-01-06 2000-11-21 Koninkl Philips Electronics Nv Sistema e processo para executar código de programa, e, suporte tangìvel portador de um programa de computador para realizar o dito processo
US6594671B1 (en) * 1999-06-14 2003-07-15 International Business Machines Corporation Separating privileged functions from non-privileged functions in a server instance
US6549996B1 (en) * 1999-07-02 2003-04-15 Oracle Corporation Scalable multiple address space server
WO2001018653A1 (en) * 1999-09-07 2001-03-15 Fast-Chip Incorporated Dynamic memory caching
EP1667027A1 (en) 1999-09-07 2006-06-07 Intel Corporation Dynamic memory caching
US7140015B1 (en) * 1999-09-29 2006-11-21 Network Appliance, Inc. Microkernel for real time applications
US6345351B1 (en) * 1999-11-12 2002-02-05 Telefonaktiebolaget Lm Ericsson(Publ) Maintenance of speculative state of parallel executed jobs in an information processing system
AU2004202666B2 (en) * 1999-11-19 2007-03-22 General Dynamics C4 Systems, Inc. A method of allocating memory and performing a remote procedure call
US6772416B1 (en) * 1999-11-19 2004-08-03 General Dynamics Decision Systems, Inc. Separation kernel with memory allocation, remote procedure call and exception handling mechanisms
US6772212B1 (en) * 2000-03-08 2004-08-03 Phatnoise, Inc. Audio/Visual server
US20020029285A1 (en) 2000-05-26 2002-03-07 Henry Collins Adapting graphical data, processing activity to changing network conditions
US20020016878A1 (en) * 2000-07-26 2002-02-07 Flores Jose L. Technique for guaranteeing the availability of per thread storage in a distributed computing environment
US7073173B1 (en) * 2000-12-04 2006-07-04 Microsoft Corporation Code and thread differential addressing via multiplex page maps
DE60237583D1 (de) * 2001-02-13 2010-10-21 Candera Inc Failover-verarbeitung in einem speicherungssystem
US7065755B2 (en) * 2001-03-15 2006-06-20 Sun Microsystems, Inc. Method and apparatus for removing class initialization barriers from shared compiled methods
US7089561B2 (en) * 2001-06-01 2006-08-08 Microsoft Corporation Methods and systems for creating and communicating with computer processes
US6671786B2 (en) * 2001-06-07 2003-12-30 Microsoft Corporation System and method for mirroring memory with restricted access to main physical mirrored memory
US7318238B2 (en) * 2002-01-14 2008-01-08 Microsoft Corporation Security settings for markup language elements
US7058786B1 (en) * 2002-01-17 2006-06-06 Hewlett-Packard Development Company Operating system data communication method and system
US7810133B2 (en) 2002-08-23 2010-10-05 Exit-Cube, Inc. Encrypting operating system
US7155571B2 (en) * 2002-09-30 2006-12-26 International Business Machines Corporation N-source in-kernel cache for high performance in computer operating systems
US7085909B2 (en) * 2003-04-29 2006-08-01 International Business Machines Corporation Method, system and computer program product for implementing copy-on-write of a file
US20040268139A1 (en) * 2003-06-25 2004-12-30 Microsoft Corporation Systems and methods for declarative client input security screening
US7650601B2 (en) * 2003-12-04 2010-01-19 International Business Machines Corporation Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment
GB2453284A (en) * 2004-04-02 2009-04-01 Symbian Software Ltd Mechanism for notifying a kernel of a thread entering a critical section.
US20050251804A1 (en) * 2004-05-04 2005-11-10 International Business Machines Corporation Method, data processing system, and computer program product for detecting shared resource usage violations
US7249238B2 (en) * 2004-06-15 2007-07-24 International Business Machines Corporation Memory tracking with preservation of alignment semantics
US7562359B1 (en) * 2004-08-26 2009-07-14 Wind River Systems, Inc. User process object code installer
US7831642B1 (en) * 2004-09-30 2010-11-09 Symantec Operating Corporation Page cache management for a shared file
US7793293B2 (en) * 2004-11-01 2010-09-07 Hewlett-Packard Development Company, L.P. Per processor set scheduling
US8214461B1 (en) * 2004-11-23 2012-07-03 Hewlett-Packard Development Company, L.P. Method of processing request by server computer system
US7613671B2 (en) * 2005-02-15 2009-11-03 Fair Isaac Corporation Approach for re-using business rules
US8219823B2 (en) 2005-03-04 2012-07-10 Carter Ernst B System for and method of managing access to a system using combinations of user information
US8171169B2 (en) * 2005-03-14 2012-05-01 Citrix Systems, Inc. Method and apparatus for updating a graphical display in a distributed processing environment
US8423673B2 (en) 2005-03-14 2013-04-16 Citrix Systems, Inc. Method and apparatus for updating a graphical display in a distributed processing environment using compression
US7519636B2 (en) * 2005-03-30 2009-04-14 Sap Ag Key sequenced clustered I/O in a database management system
US7454477B2 (en) * 2005-05-16 2008-11-18 Microsoft Corporation Zero-copy transfer of memory between address spaces
US8078740B2 (en) * 2005-06-03 2011-12-13 Microsoft Corporation Running internet applications with low rights
US7698510B2 (en) * 2005-06-22 2010-04-13 Hewlett-Packard Development Company, L.P. Systems and methods for identifying and registering a range of virtual memory
US7793299B2 (en) * 2005-08-30 2010-09-07 International Business Machines Corporation System and method for scheduling tasks for execution
US7516291B2 (en) * 2005-11-21 2009-04-07 Red Hat, Inc. Cooperative mechanism for efficient application memory allocation
US7734842B2 (en) * 2006-03-28 2010-06-08 International Business Machines Corporation Computer-implemented method, apparatus, and computer program product for managing DMA write page faults using a pool of substitute pages
US8868930B2 (en) 2006-05-31 2014-10-21 International Business Machines Corporation Systems and methods for transformation of logical data objects for storage
WO2007138603A2 (en) 2006-05-31 2007-12-06 Storwize Ltd. Method and system for transformation of logical data objects for storage
US8185737B2 (en) 2006-06-23 2012-05-22 Microsoft Corporation Communication across domains
US20080046724A1 (en) * 2006-07-25 2008-02-21 General Dynamics C4 System, Inc. Method for governing interaction between code within a code base
US20080066183A1 (en) * 2006-09-12 2008-03-13 George Madathilparambil George Master device for manually enabling and disabling read and write protection to parts of a storage disk or disks for users
US8443341B2 (en) * 2006-11-09 2013-05-14 Rogue Wave Software, Inc. System for and method of capturing application characteristics data from a computer system and modeling target system
US7805403B2 (en) 2007-01-07 2010-09-28 Apple Inc. Synchronization methods and systems
US8631147B2 (en) 2007-03-12 2014-01-14 Citrix Systems, Inc. Systems and methods for configuring policy bank invocations
US7853679B2 (en) * 2007-03-12 2010-12-14 Citrix Systems, Inc. Systems and methods for configuring handling of undefined policy events
US7865589B2 (en) 2007-03-12 2011-01-04 Citrix Systems, Inc. Systems and methods for providing structured policy expressions to represent unstructured data in a network appliance
US7870277B2 (en) * 2007-03-12 2011-01-11 Citrix Systems, Inc. Systems and methods for using object oriented expressions to configure application security policies
US8490148B2 (en) 2007-03-12 2013-07-16 Citrix Systems, Inc Systems and methods for managing application security profiles
US7853678B2 (en) 2007-03-12 2010-12-14 Citrix Systems, Inc. Systems and methods for configuring flow control of policy expressions
US7926035B2 (en) * 2007-04-24 2011-04-12 Microsoft Corporation Testing multi-thread software using prioritized context switch limits
WO2008132761A2 (en) 2007-04-26 2008-11-06 Hewlett-Packard Development Company L.P. Method and system for managing heap across process replication
US10019570B2 (en) * 2007-06-14 2018-07-10 Microsoft Technology Licensing, Llc Protection and communication abstractions for web browsers
US20090158299A1 (en) * 2007-10-31 2009-06-18 Carter Ernst B System for and method of uniform synchronization between multiple kernels running on single computer systems with multiple CPUs installed
EP2350837A4 (en) * 2008-09-15 2012-10-17 Virsto Software Corp STORAGE MANAGEMENT SYSTEM FOR VIRTUAL MACHINES
US8073674B2 (en) * 2008-09-23 2011-12-06 Oracle America, Inc. SCSI device emulation in user space facilitating storage virtualization
KR101003102B1 (ko) * 2008-09-24 2010-12-21 한국전자통신연구원 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
US9442810B2 (en) 2009-07-31 2016-09-13 Paypal, Inc. Cloud computing: unified management console for services and resources in a data center
US8353019B2 (en) * 2010-03-26 2013-01-08 Canon Kabushiki Kaisha Security token destined for multiple or group of service providers
US9112769B1 (en) * 2010-12-27 2015-08-18 Amazon Technologies, Inc. Programatically provisioning virtual networks
US9342348B2 (en) * 2012-01-23 2016-05-17 Brocade Communications Systems, Inc. Transparent high availability for stateful services
US8935475B2 (en) * 2012-03-30 2015-01-13 Ati Technologies Ulc Cache management for memory operations
US9519887B2 (en) * 2014-12-16 2016-12-13 Bank Of America Corporation Self-service data importing
US10225361B2 (en) 2016-06-29 2019-03-05 International Business Machines Corporation Content management in caching services
US11126740B2 (en) * 2016-11-04 2021-09-21 Microsoft Technology Licensing, Llc Storage isolation for containers
US10423478B2 (en) * 2017-08-29 2019-09-24 Red Hat, Inc. Security enhanced out of process user space handling of hardware events
US10437735B2 (en) 2017-12-13 2019-10-08 Red Hat, Inc. Process isolation for out of process page fault handling
CN109086221B (zh) * 2018-07-20 2021-10-29 郑州云海信息技术有限公司 一种增加存储设备内存容量的方法及系统
US20200065013A1 (en) * 2018-08-21 2020-02-27 International Business Machines Corporation Selective memory page initialization
US10997083B2 (en) * 2018-09-04 2021-05-04 Arm Limited Parallel page table entry access when performing address translations
US11741196B2 (en) 2018-11-15 2023-08-29 The Research Foundation For The State University Of New York Detecting and preventing exploits of software vulnerability using instruction tags
US11314566B1 (en) * 2019-09-06 2022-04-26 Facebook Technologies, Llc. Inter-process communication for microkernel operating system
US10795739B1 (en) * 2019-09-06 2020-10-06 Facebook Technologies, Llc Port configuration for microkernel operating system
US11113128B1 (en) 2019-09-06 2021-09-07 Facebook Technologies, Llc Circular queue for microkernel operating system
CN112182580B (zh) * 2019-09-19 2024-04-09 中国科学院信息工程研究所 一种基于处理器芯片的内存漏洞检测方法及电子装置
US10990439B1 (en) * 2019-09-26 2021-04-27 Facebook Technologies, Llc Tracing task execution across services in microkernel-based operating systems
CN112799799A (zh) * 2020-12-29 2021-05-14 杭州涂鸦信息技术有限公司 数据消费方法及装置
CN116136826A (zh) * 2021-11-17 2023-05-19 华为技术有限公司 内存访问方法、芯片、电子设备及计算机可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE331900C (de) * 1921-01-17 Moll Werke Akt Ges Schmiedeeiserner Gliederheizkoerper mit Schraubnippelverbindungen und Abstandshuelsen zwischen den Gliedern
GB416768A (en) * 1932-12-29 1934-09-20 Konrad Zilcken Improvements in and relating to socks and stockings
US4945480A (en) * 1988-02-10 1990-07-31 International Business Machines Corporation Data domain switching on program address space switching and return
ATE167582T1 (de) * 1989-09-08 1998-07-15 Digital Equipment Corp Privatspeicher für fäden in einem multifaden digitalen datenverarbeitungssystem
US5428729A (en) * 1991-12-20 1995-06-27 International Business Machines Corporation System and method for computer aided software engineering

Also Published As

Publication number Publication date
EP0693728A1 (en) 1996-01-24
KR0170565B1 (ko) 1999-03-30
US5729710A (en) 1998-03-17
CA2147529A1 (en) 1995-12-23
BR9502801A (pt) 1997-08-05
JP3570525B2 (ja) 2004-09-29
JPH0816412A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
KR960001993A (ko) 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행 방법
US9218302B2 (en) Page table management
US5889990A (en) Information appliance software architecture with replaceable service module providing abstraction function between system library and platform specific OS
JP2010129080A (ja) ソフトウェア実行システムおよびソフトウェアの実行方法
GB2422929A (en) Memory Management System
US7925836B2 (en) Selective coherency control
US10509666B2 (en) Register partition and protection for virtualized processing device
CN110443880B (zh) 图像渲染方法、装置、存储介质及电子设备
CN111177079A (zh) 网络文件系统数据读取方法、装置、设备、介质
JP2002149491A (ja) プロセッサメモリシステム
WO2022083158A1 (zh) 数据处理的方法、实例以及系统
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
JP2000298592A (ja) プログラムコンポーネントアクセス装置及びプログラムコンポーネントアクセス方法
CA2267539C (en) Access to resource files stored in rom
EP1248194A1 (en) Method for facilitating data sharing between application programs and accesses to peripheral apparatuses with application programs by using shared addresses
US8782675B2 (en) Method and system of accessing display window memory
JP2507791B2 (ja) デ―タ処理装置
CN112783596A (zh) 实现虚拟桌面多任务视图响应的操作系统、方法及介质
CN117435557A (zh) Gpu指令流文件的访问方法、装置及存储介质
WO2022151587A1 (zh) 一种基于嵌入式人机界面的矢量图显示方法与终端
JPH06214813A (ja) 仮想計算機表示制御方式
CN114756180A (zh) 覆盖写入数据块分配方法、装置、计算机设备及存储介质
CN113694523A (zh) 基于移动端app的h5游戏显示方法、装置及计算机设备
CN117591319A (zh) 一种变量强制方法、装置、设备及计算机可读存储介质
JPS63226734A (ja) メモリ制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030808

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee