JPS63226734A - メモリ制御方式 - Google Patents
メモリ制御方式Info
- Publication number
- JPS63226734A JPS63226734A JP6146187A JP6146187A JPS63226734A JP S63226734 A JPS63226734 A JP S63226734A JP 6146187 A JP6146187 A JP 6146187A JP 6146187 A JP6146187 A JP 6146187A JP S63226734 A JPS63226734 A JP S63226734A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- memory
- address
- area
- subprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第４図、第５図）
発明が解決しようとする問題点
問題点を解決するための手段（第１図）作用
実施例（第２図、第３図）
発明の効果
〔概要〕
プロセッサ（以下ＣＰＵ）と主記憶を備えたデータ処理
装置において、スタックメモリとアドレス変換部を設け
、主記憶の特定領域をスタックメモリの任意の領域に設
定出来るようにしたものである。
装置において、スタックメモリとアドレス変換部を設け
、主記憶の特定領域をスタックメモリの任意の領域に設
定出来るようにしたものである。
この発明はメモリ制御方式に係り、特に通常の主記憶の
他にスタックメモリを備えたデータ処理システムに関す
る。
他にスタックメモリを備えたデータ処理システムに関す
る。
例えば８ビツト・プロセッサ等のようなそのアドレス空
間が小さいデータ処理装置では、このアドレス空間を超
えるメモリを実装する手段としてバンク切り替え方式が
ある。これは、例えば第４図に示すように主記憶ＭＭと
バンクメモリＭ１、Ｍ２、Ｍ３を具備して別のレジスタ
に記入するセレクトビットにより主記憶ＭＭのバンク部
ＭＭ１、バンクメモリＭｌ Ｍ２、Ｍ３のいずれかを選
択し、アドレスによりアクセスするものである。この場
合、主記憶ＭＭのコモン部ＭＭＯは、一般的には常駐プ
ログラム格納領域やスタック領域として使用される。バ
ンク切替方式によれば大量のメモリが使用可能となるス
タック領域の利用法は次のとおりである。
間が小さいデータ処理装置では、このアドレス空間を超
えるメモリを実装する手段としてバンク切り替え方式が
ある。これは、例えば第４図に示すように主記憶ＭＭと
バンクメモリＭ１、Ｍ２、Ｍ３を具備して別のレジスタ
に記入するセレクトビットにより主記憶ＭＭのバンク部
ＭＭ１、バンクメモリＭｌ Ｍ２、Ｍ３のいずれかを選
択し、アドレスによりアクセスするものである。この場
合、主記憶ＭＭのコモン部ＭＭＯは、一般的には常駐プ
ログラム格納領域やスタック領域として使用される。バ
ンク切替方式によれば大量のメモリが使用可能となるス
タック領域の利用法は次のとおりである。
例えば第５図（ａ）に示す如く、主プログラムが実行さ
れているときスタックポインタＳＰはスタック領域のア
ドレスａ０を指している。主プログラムの実行中にサブ
プログラム５ｕｂｌが呼出されるとき、第５図（ｂ）に
示す如く、スタックポインタＳＰは第５図（ｂ）の■で
示す如くアドレスａ、を指示するように変更される。ａ
１〜ａ。の範囲をこのサブプログラム５ｕｂｌが使用す
る一時変数領域とし、さらにこのサブプログラム５ｕｂ
ｌの実行中にサブプログラム５ｕｂ２が呼出されると、
スタックポインタＳＰは■のように変更されてスタック
領域のアドレスａ２を指示し、ａ２〜ａ、の範囲をサブ
プログラム５ｕｂ２が使用する一時変数領域とする。そ
してこのサブプログラム５ｕｂ２が終了すれば、スタッ
クポインタＳＰは、第５図（ｂ）の■で示す如く、変更
されて再びアドレスａ、を指示する。さらにサブプログ
ラム５ｕｂｌが終了すれば、スタックポインタｓｐは、
第５図（ｂ）の■で示す如く、変更されて再びアドレス
ａ０を指示するものとなる。
れているときスタックポインタＳＰはスタック領域のア
ドレスａ０を指している。主プログラムの実行中にサブ
プログラム５ｕｂｌが呼出されるとき、第５図（ｂ）に
示す如く、スタックポインタＳＰは第５図（ｂ）の■で
示す如くアドレスａ、を指示するように変更される。ａ
１〜ａ。の範囲をこのサブプログラム５ｕｂｌが使用す
る一時変数領域とし、さらにこのサブプログラム５ｕｂ
ｌの実行中にサブプログラム５ｕｂ２が呼出されると、
スタックポインタＳＰは■のように変更されてスタック
領域のアドレスａ２を指示し、ａ２〜ａ、の範囲をサブ
プログラム５ｕｂ２が使用する一時変数領域とする。そ
してこのサブプログラム５ｕｂ２が終了すれば、スタッ
クポインタＳＰは、第５図（ｂ）の■で示す如く、変更
されて再びアドレスａ、を指示する。さらにサブプログ
ラム５ｕｂｌが終了すれば、スタックポインタｓｐは、
第５図（ｂ）の■で示す如く、変更されて再びアドレス
ａ０を指示するものとなる。
一時変数領域には、親プログラムへの戻り番地、親プロ
グラムからサブプログラムへ引渡す情報、サブプログラ
ム内でのみ使用する一時的情報などが格納される。サブ
プログラムの呼び出しが行われるたびにスタック領域が
消費されるが、再帰的呼び出しく自分自身を呼び出すこ
と）が含まれていると、呼び出しの入力子が深くなり、
大量のスタック領域が消費されることがある。
グラムからサブプログラムへ引渡す情報、サブプログラ
ム内でのみ使用する一時的情報などが格納される。サブ
プログラムの呼び出しが行われるたびにスタック領域が
消費されるが、再帰的呼び出しく自分自身を呼び出すこ
と）が含まれていると、呼び出しの入力子が深くなり、
大量のスタック領域が消費されることがある。
バンク切り換え方式によると大量のメモリを使用可能で
あるが、一方、使用方法が非常に複雑であり、プログラ
ムが作りにくくなるという欠点がある。特に高級言語に
より使用する場合には、コンパイラがこれを使用して自
動的にメモリを管理することが必要となり、コンパイラ
の作成が非常に難しい。このように高級言語との整合性
がよくないという問題点がある。
あるが、一方、使用方法が非常に複雑であり、プログラ
ムが作りにくくなるという欠点がある。特に高級言語に
より使用する場合には、コンパイラがこれを使用して自
動的にメモリを管理することが必要となり、コンパイラ
の作成が非常に難しい。このように高級言語との整合性
がよくないという問題点がある。
また、従来ではスタック領域として相当大きな領域をコ
モン領域に確保しなければならなかったが、コモン領域
は常駐プログラムの格納等種々の用途のために必要であ
り、大きなスタック領域が確保できにくいという問題点
がある。しかも呼び出しの深さは予測しにくいものであ
るが、しかし常に不要にスタック領域を大きくとること
は問題がある。
モン領域に確保しなければならなかったが、コモン領域
は常駐プログラムの格納等種々の用途のために必要であ
り、大きなスタック領域が確保できにくいという問題点
がある。しかも呼び出しの深さは予測しにくいものであ
るが、しかし常に不要にスタック領域を大きくとること
は問題がある。
従って本発明の目的は、前記問題点を解決するために、
スタック領域用の外部メモリ回路を設け、実質的に使用
する領域を容易に拡張するようにしたメモリ制御方式を
提供することである。
スタック領域用の外部メモリ回路を設け、実質的に使用
する領域を容易に拡張するようにしたメモリ制御方式を
提供することである。
前記目的を達成するため、本発明では、第１図に示す如
く、主メモリＭと、スタック用メモリＳＭを設け、中央
処理装置からみたアドレス空間■ＭのうちＡ、〜Ａ２を
スタック領域とする。そしてこのスタック領域の先頭ア
ドレスＡ、をスタック用メモリＳＭのアドレスＳＡに対
応させ、このアドレスＳＡを適宜選択できるように構成
する。
く、主メモリＭと、スタック用メモリＳＭを設け、中央
処理装置からみたアドレス空間■ＭのうちＡ、〜Ａ２を
スタック領域とする。そしてこのスタック領域の先頭ア
ドレスＡ、をスタック用メモリＳＭのアドレスＳＡに対
応させ、このアドレスＳＡを適宜選択できるように構成
する。
このスタック領域の先頭アドレスＡ、及び終了アドレス
Ａ２は例えばスタック開始番地レジスタ３及びスタック
終了番地レジスタ４に記入しておく。
Ａ２は例えばスタック開始番地レジスタ３及びスタック
終了番地レジスタ４に記入しておく。
スタック用メモリＳＭのアドレスＳＡは、例えば開始番
地レジスタ５に適宜記入する等の手段により選定するこ
とができるので、スタック用メモリＳＭをスタック領域
として広く使用することができ、そのアドレスＳＡの選
定も容易に行うことができる。
地レジスタ５に適宜記入する等の手段により選定するこ
とができるので、スタック用メモリＳＭをスタック領域
として広く使用することができ、そのアドレスＳＡの選
定も容易に行うことができる。
本発明の一実施例を第２図及び第３図にもとづき他国を
参照して説明する。
参照して説明する。
第２図は本発明の一実施例構成図、第３図はその動作説
明図である。
明図である。
図中、１はＣＰＵ、２はレジスタ設定部、３はスタック
開始番地レジスタ、４はスタック終了番地レジスタ、５
は開始番地レジスタ、６はアドレス変換部、７は入出力
装置である。
開始番地レジスタ、４はスタック終了番地レジスタ、５
は開始番地レジスタ、６はアドレス変換部、７は入出力
装置である。
レジスタ設定部２は前記スタック開始番地レジスタ３、
スタック終了番地レジスタ４、開始番地レジスタ５にそ
れぞれアドレスを設定するものである。
スタック終了番地レジスタ４、開始番地レジスタ５にそ
れぞれアドレスを設定するものである。
スタック開始番地レジスタ３にはＣＰＵＩよりみた主メ
モリＭにおけるスタック領域の開始番地Ａ＋が記入され
るものである。
モリＭにおけるスタック領域の開始番地Ａ＋が記入され
るものである。
スタック終了番地レジスタ４には、ＣＰＵＩよりみた主
メモリＭにおけるスタック領域の終了番地Ａ２が記入さ
れるものである。
メモリＭにおけるスタック領域の終了番地Ａ２が記入さ
れるものである。
開始番地レジスタ５には、スタック用メモリＳＭにおけ
るスタック領域の開始番地ＳＡが記入されるものである
。
るスタック領域の開始番地ＳＡが記入されるものである
。
アドレス変換部６は、メモリＭへのアクセス先がアドレ
スＡ、〜Ａ２のスタック領域の場合にこれをスタック用
メモリＳＭへのアドレスに変換したり主メモリＭまたは
スタック用メモリＳＭに対しアクセス可／不可信号（ｄ
ｉｓａｂｌｅ）を出力するものである。
スＡ、〜Ａ２のスタック領域の場合にこれをスタック用
メモリＳＭへのアドレスに変換したり主メモリＭまたは
スタック用メモリＳＭに対しアクセス可／不可信号（ｄ
ｉｓａｂｌｅ）を出力するものである。
次に、第２図に示す本発明の動作について、第５図（ａ
）に示す如き状態のプログラムを遂行する場合に対し説
明する。
）に示す如き状態のプログラムを遂行する場合に対し説
明する。
■ 第２図において、ＣＰＵ１が主プログラムを実行中
に、第５図（ａ）に示す、サブプログラム５ｕｂｌに分
岐するとき、ＣＰＵＩはそのスタック領域のアクセス先
、例えばＡ、を出力、する、アドレス変換部６はこのＡ
Ｉが、スタック開始番地レジスタ５に記入されたスタッ
ク領域の開始番地Ａ、とスタック終了番地レジスタ４に
記入されたスタック領域の終了番地Ａ２の範囲内のもの
か、つまりスタック領域アクセス用のアドレスか否かを
判断する。この場合、Ａ１はスタック領域内であるので
、アドレス変換部６は開始番地レジスタ５に記入されて
いるスタック用メモリＳＭのスタック開始番地ＳＡＩに
変換し、スタック用メモリＳＭに対してこの変換したア
ドレスとアクセス可信号を出力し、主メモリＭに対しア
クセス不可信号を出力する。これによりスタック用メモ
リＳＭのアドレスＳＡ、より第３図に示すａｏの範囲の
領域がサブプログラム５ｕｂｌが使用する一時変数領域
として使用され、例えば主プログラムに対する戻り先番
地などが記入される。
に、第５図（ａ）に示す、サブプログラム５ｕｂｌに分
岐するとき、ＣＰＵＩはそのスタック領域のアクセス先
、例えばＡ、を出力、する、アドレス変換部６はこのＡ
Ｉが、スタック開始番地レジスタ５に記入されたスタッ
ク領域の開始番地Ａ、とスタック終了番地レジスタ４に
記入されたスタック領域の終了番地Ａ２の範囲内のもの
か、つまりスタック領域アクセス用のアドレスか否かを
判断する。この場合、Ａ１はスタック領域内であるので
、アドレス変換部６は開始番地レジスタ５に記入されて
いるスタック用メモリＳＭのスタック開始番地ＳＡＩに
変換し、スタック用メモリＳＭに対してこの変換したア
ドレスとアクセス可信号を出力し、主メモリＭに対しア
クセス不可信号を出力する。これによりスタック用メモ
リＳＭのアドレスＳＡ、より第３図に示すａｏの範囲の
領域がサブプログラム５ｕｂｌが使用する一時変数領域
として使用され、例えば主プログラムに対する戻り先番
地などが記入される。
■ ところでＣＰＵＩがサブプログラム５ｕｂｌの実行
中において、さらにサブプログラム５ｕｂ２を実行する
ために一時変数領域が必要になりスタック領域が不足し
た場合、ＣＰＵＩは開始番地レジスタ５の内容をＳ Ａ
ｚに変更しＳＭの新たな領域を使用することができる
（第３図■）。主メモリＭのスタック領域内を指示する
アドレスを出力する。これに応じてアドレス変換部６は
開始番地レジスタ５に記入されているアドレスＳＡ２を
使用して変換したアドレスとアクセス可信号をスタック
用メモリＳＭに出力する。これによりアドレスＳＡ２〜
ＳＡＩの領域がサブプログラム５ｕｂ２の使用する一時
変数領域として使用され、またサブプログラム５ｕｂｌ
に対する戻り番地が記入される。
中において、さらにサブプログラム５ｕｂ２を実行する
ために一時変数領域が必要になりスタック領域が不足し
た場合、ＣＰＵＩは開始番地レジスタ５の内容をＳ Ａ
ｚに変更しＳＭの新たな領域を使用することができる
（第３図■）。主メモリＭのスタック領域内を指示する
アドレスを出力する。これに応じてアドレス変換部６は
開始番地レジスタ５に記入されているアドレスＳＡ２を
使用して変換したアドレスとアクセス可信号をスタック
用メモリＳＭに出力する。これによりアドレスＳＡ２〜
ＳＡＩの領域がサブプログラム５ｕｂ２の使用する一時
変数領域として使用され、またサブプログラム５ｕｂｌ
に対する戻り番地が記入される。
■ そしてサブプログラム５ｕｂ２による処理が終了す
ると、その一時変数領域に記入された戻り先番地により
サブプログラム５ｕｂｌが再び実行される。また開始番
地レジスタ５にはスタック用メモリＳＭのアドレスＳＡ
、が記入される。
ると、その一時変数領域に記入された戻り先番地により
サブプログラム５ｕｂｌが再び実行される。また開始番
地レジスタ５にはスタック用メモリＳＭのアドレスＳＡ
、が記入される。
■ サブプログラム５ｕｂｌの動作が終了すると、その
一時変数領域に記入されに戻り番地により主プログラム
が再び実行されることになる。
一時変数領域に記入されに戻り番地により主プログラム
が再び実行されることになる。
このように主メモリと別に具備したスタック用メモリＳ
Ｍへのアクセス先を開始番地レジスタ５に書込むことに
よりスタック用メモリＳＭを広く使用することが可能と
なる。
Ｍへのアクセス先を開始番地レジスタ５に書込むことに
よりスタック用メモリＳＭを広く使用することが可能と
なる。
一般に、プログラム実行中に動的にメモリ領域を確保す
る方法の１つとしてサブプログラムごとにその一時変数
領域をスタック上にとることは、特に高級言語において
よく行われている。しかしながら、この方法によるとサ
ブプログラムの呼び出しを繰り返すと、スタックがかな
り深くなるということもあるため、大きめのスタック領
域を確保しておかなければならない。この場合、主記憶
上でプログラムやデータを格納するために使用できる領
域が小さくなってしまうことになる。
る方法の１つとしてサブプログラムごとにその一時変数
領域をスタック上にとることは、特に高級言語において
よく行われている。しかしながら、この方法によるとサ
ブプログラムの呼び出しを繰り返すと、スタックがかな
り深くなるということもあるため、大きめのスタック領
域を確保しておかなければならない。この場合、主記憶
上でプログラムやデータを格納するために使用できる領
域が小さくなってしまうことになる。
本発明によると、主記憶上での見かけ上のスタック領域
は小さいが、実質的には大量の領域を使用することがで
きる。またサブプログラム呼び出しを行った時に必要に
応じて開始番地レジスタを書きかえるだけでメモリの制
御を行えるので、前述のバンク切替方式に比較して使用
するのが非常に簡単である。
は小さいが、実質的には大量の領域を使用することがで
きる。またサブプログラム呼び出しを行った時に必要に
応じて開始番地レジスタを書きかえるだけでメモリの制
御を行えるので、前述のバンク切替方式に比較して使用
するのが非常に簡単である。
本発明によれば、メモリの限られたアドレス空間の多く
をつぶすことなく、高級言語からも容易に使用できる、
大容量のスタック領域を実現することができ、大きなプ
ログラムを実行できるようになる。
をつぶすことなく、高級言語からも容易に使用できる、
大容量のスタック領域を実現することができ、大きなプ
ログラムを実行できるようになる。
第１図は本発明の原理説明図、
第２図は本発明の一実施例構成図、
第３図は本発明のスタック領域使用状態説明図、第４図
はバンク切替説明図、 第５図はスタック領域の使用法説明図である。 １−プロセッサ ２− レジスタ設定部６−アドレ
ス変換部 本発明の原ｙｉ図 第１図 ７−−２ アドレス 本発明の一実施例 第２図 スダヅク便閂状悠説明記 バンク切替説明已 第４図 （α） スダッグ 第 慟１（ｙ姑りのイ受ｍ 法 ５図
はバンク切替説明図、 第５図はスタック領域の使用法説明図である。 １−プロセッサ ２− レジスタ設定部６−アドレ
ス変換部 本発明の原ｙｉ図 第１図 ７−−２ アドレス 本発明の一実施例 第２図 スダヅク便閂状悠説明記 バンク切替説明已 第４図 （α） スダッグ 第 慟１（ｙ姑りのイ受ｍ 法 ５図
Claims (1)
- 【特許請求の範囲】 プロセッサと主記憶手段（Ｍ）を備えたデータ処理シス
テムにおいて、 スタックメモリ手段（ＳＭ）と、 スタック開始番地保持手段（３）と、 スタック終了番地保持手段（４）と、 前記スタックメモリ手段における番地を示す開始番地保
持手段（５）を備え、 前記主記憶手段の特定領域を前記スタックメモリ手段の
任意の領域に置き換えるようにしたことを特徴とするメ
モリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146187A JPS63226734A (ja) | 1987-03-17 | 1987-03-17 | メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6146187A JPS63226734A (ja) | 1987-03-17 | 1987-03-17 | メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63226734A true JPS63226734A (ja) | 1988-09-21 |
Family
ID=13171695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6146187A Pending JPS63226734A (ja) | 1987-03-17 | 1987-03-17 | メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63226734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607827A (en) * | 1994-10-31 | 1997-03-04 | Minnesota Mining & Manufacturing | Silver halide photographic material comprising pyridinium carbamoyl hardeners |
-
1987
- 1987-03-17 JP JP6146187A patent/JPS63226734A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5607827A (en) * | 1994-10-31 | 1997-03-04 | Minnesota Mining & Manufacturing | Silver halide photographic material comprising pyridinium carbamoyl hardeners |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| KR950033859A (ko) | 부동 소숫점 유니트에서의 다이나믹 레지스터 관리 장치 및 방법 | |
| KR960001993A (ko) | 메모리 관리 방법, 마이크로커널 구조 데이타 프로세싱 시스템, 운영 체제 퍼스낼리티 시스템 동작 방법, 퍼스낼리티 뉴트럴 서비스 프로그램 실행 방법 및 응용 프로그램 실행 방법 | |
| KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
| JPS61148551A (ja) | アドレス変換方式 | |
| JPS6259812B2 (ja) | ||
| KR19990037571A (ko) | 단일 주기 내에 간접 어드레싱 모드 어드레스를 출력하는 데이터 포인터 및 그 제공방법 | |
| JPS63226734A (ja) | メモリ制御方式 | |
| KR20000003404A (ko) | 외부 메모리 억세스를 위한 마이크로컨트롤러 | |
| JPS6220583B2 (ja) | ||
| JPS6273347A (ja) | アドレス変換装置 | |
| JP2507314B2 (ja) | リンケ−ジコンベンシヨン方法 | |
| JPS61276029A (ja) | スタツク制御方式 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS63118852A (ja) | 仮想記憶装置の制御方式 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPS63263700A (ja) | メモリ制御装置 | |
| JPS61190386A (ja) | 表示制御方式 | |
| JPH0836522A (ja) | メモリ制御方式 | |
| JPS5897755A (ja) | 情報処理装置 | |
| JPS6061851A (ja) | 入出力処理装置 | |
| JPH03204061A (ja) | マイクロプロセッサ | |
| JPS62154143A (ja) | マイクロコンピユ−タ | |
| JPH04333153A (ja) | データ処理装置 |