KR880013059A - 코프로세서 지정 시스템 - Google Patents

코프로세서 지정 시스템 Download PDF

Info

Publication number
KR880013059A
KR880013059A KR1019880003371A KR880003371A KR880013059A KR 880013059 A KR880013059 A KR 880013059A KR 1019880003371 A KR1019880003371 A KR 1019880003371A KR 880003371 A KR880003371 A KR 880003371A KR 880013059 A KR880013059 A KR 880013059A
Authority
KR
South Korea
Prior art keywords
microprocessor
information
instruction
bus
register
Prior art date
Application number
KR1019880003371A
Other languages
English (en)
Other versions
KR970003321B1 (ko
Inventor
다구이지로우 나가자와
마고도 하나와
아즈시 하세가와
이구야 가와사기
가즈히고 이와사기
시계기 모리나가
히사시 가지와라
다게시 아사이
쥰이찌 다데자기
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
야마자끼 세이지
히다찌엔지니어링 가부시기가이샤
가모시다 겐이찌
히다찌마이크로 컴퓨터 엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼, 야마자끼 세이지, 히다찌엔지니어링 가부시기가이샤, 가모시다 겐이찌, 히다찌마이크로 컴퓨터 엔지니어링 가부시기가이샤 filed Critical 미다 가쓰시게
Publication of KR880013059A publication Critical patent/KR880013059A/ko
Application granted granted Critical
Publication of KR970003321B1 publication Critical patent/KR970003321B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

코프로세서 지정 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 마이크로 프로세서의 1실시예를 도시한 블럭도, 제2도는 코프로세서 지정영역이 마련되는 제어 레지스터의 비트 구성도, 제3도는 본 발명에 관한 마이크로 프로세서와 부동 소수점 연산코프로세서를 사용한 시스템의 일예를 도시한 시스템 구성도, 제4도A, 제4도B는 상기 시스템의 동작순서의 일예를 도시한 플로우 차트로, 제4도A와 제4도B는 연속한 플로우를 2개로 분할해서 도시한 도면.

Claims (12)

  1. 소정의 명령을 실행하기 위한 명령 실행수단, 상기 명령의 실행을 제어하기 위한 제어수단과 상기 명령을 실행할 때에 사용되는 기억수단을 포함하며, 상기 기억수단은 이 마이크로 프로세서의 외부에 마련된 적어도 1개의 프로세서에 대해서 공급되어야 할 명령정보를 축적하기 위한 제1의 레지스터와 상기 1개의 프로세서를 지정하기 위해 이 마이크로 프로세서의 외부로 송출되어야 할 지정정보를 출적하기 위한 제2의 레지스터를 갖는 마이크로 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 제2의 레지스터내의 기억영역의 소정의 일부기 상기 지정정보를 축적하기 위해서 할당되는 마이크로 프로세서.
  3. 특허청구의 범위 제2항에 있어서, 상기 기억영역의 소정의 일부에 대한 지정정보의 리드 및 라이트는 상기 제어수단에 의해 실행되는 마이크로 프로세서.
  4. 소정의 명령을 실행하기 위한 명령 실행수단, 상기 명령의 실행을 제어하기 위한 제어수단, 상기 명령을 실행할 때에 사용되는 기억수단, 제1의 외부단자에 결합되는 제1의 버스와 제2의 외부단자에 결합되는 제2의 버스를 포함하고, 상기 기억수단을 구성하는 제1의 레지스터에 이 마이크로 프로세서의 외부에 마련된 적어도 1개의 프로세서에 대해서 공급되어야 할 명령정보를 라이트하는 제1의 스텝, 상기 기억수단을 구성하는 제2의 레지스터에 상기 1개의 프로세서를 지정하기 위한 지정정보를 라이트하는 제2의 스텝, 상기 제1의 레지스터에 라이트된 명령정보를 상기 제1의 버스로 송출하는 제3의 스텝, 및 상기 제2의 레지스터에 라이트된 지정정보를 상기 제2의 버스로 송출하는 제4의 스텝을 갖는 마이크로 프로세서.
  5. 특허청구의 범위 제4항에 있어서, 상기 제1의 버스는 데이타 버스이고 상기 제2의 버스는 어드레스 버스인 마이크로 프로세서.
  6. 특허청구의 범위 제5항에 있어서, 상기 제1의 스텝과 상기 제2의 스텝은 동기해서 실행되고 그후 상기 제3의 스텝과 상기 제4의 스텝이 동기해서 실행되는 마이크로프로세서.
  7. 제1의 마이크로 프로세서와 상기 제1의 마이크로 프로세서에서 송출된 소정의 명령정보를 받아서 이것을 실행하는 제2의 마이크로 프로세서를 포함하고, 상기 제1의 마이크로 프로세서는 상기 소정의 명령정보를 기억하기 위한 제1의 기억수단과 상기 제2의 마이크로 프로세서를 지정하기 위한 지정정보를 기억하기 위한 제2의 기억수단을 갖는 마이크로 프로세서 시스템.
  8. 특허청구의 범위 제7항에 있어서, 상기 제2의 기억수단은 1개의 레지스터에 의해서 구성되며 이 레지스터내의 일부의 기억영역에 상기 명령정보가 기억되고, 이 레지스터내의 다른 일부의 기억영역에 상기 제1의 마이크로 프로세서의 내부상태를 표시하는 상태정보가 기억되는 마이크로 프로세서 시스템.
  9. 제1의 마이크로 프로세서와, 상기 제1의 마이크로 프로세서에서 송출된 제1의 명령정보를 받아서 이것을 실행하는 제2의 마이크로 프로세서, 상기 제1의 마이크로 프로세서에서 송출된 제2의 명령정보를 받아서 이것을 실행하는 제3의 마이크로 프로세서와 상기 제1의 마이크로 프로세서, 상기 제2의 마이크로 프로세서 및 상기 제3의 마이크로 프로세서를 결합하기 위한 어드레스 및 데이타 버스를 포함하고, 상기 제1의 마이크로 프로세서는 상기 제2의 마이크로 프로세서 또는 제3의 마이크로 프로세서를 지정하기 위한 지정정보를 상기 어드레스 버스로 송출하는 수단을 갖는 마이크로 프로세서 시스템.
  10. 특허청구의 범위 제9항에 있어서, 상기 제1의 마이크로 프로세서는 상기 제1의 명령정보 또는 상기 제2의 명령정보를 상기 데이타 버스로 송출하는 수단을 갖는 마이크로 프로세서 시스템.
  11. 특허청구의 범위 제10항에 있어서, 상기 제2의 마이크로 프로세서는 제2의 마이크로 프로세서를 지정하는 지정정보에 따라서 상기 제1의 명령정보를 그 내부로 수신하고 상기 제3의 마이크로 프로세서는 제3의 마이크로 프로세서를 지정하는 지정정보에 따라서 상기 제2의 명령정보를 그 내부로 수신하는 마이크로 프로세서 시스템.
  12. 마이크로 프로세서, 상기 마이크로 프로세서에서 송출되는 명령정보에 따라서 소정의 명령을 실행하는 코프로세서와 상기 마이크로 프로세서와 상기 코프로세서 사이에 마련된 어드레스 버스 및 데이타 버스를 포함하고, 상기 마이크로 프로세서는 상기 명령정보를 상기 데이타 버스로 송출하기 위한 수단과 상기 코프로세서를 지정하기 위한 지정정보를 상기 어드레스 버스로 송출하기 위한 수단을 가지며, 상기 코프로세서는 상기 지정정보에 따라서 상기 명령정보를 그 내부에 수신하는 마이크로 프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880003371A 1987-04-20 1988-03-28 코프로세서 지정 시스템 KR970003321B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-95180 1987-04-20
JP62095180A JPS63261449A (ja) 1987-04-20 1987-04-20 デ−タ処理装置
JP62-95180 1987-04-20

Publications (2)

Publication Number Publication Date
KR880013059A true KR880013059A (ko) 1988-11-29
KR970003321B1 KR970003321B1 (ko) 1997-03-17

Family

ID=14130551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003371A KR970003321B1 (ko) 1987-04-20 1988-03-28 코프로세서 지정 시스템

Country Status (3)

Country Link
US (1) US5125095A (ko)
JP (1) JPS63261449A (ko)
KR (1) KR970003321B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218711A (en) * 1989-05-15 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Microprocessor having program counter registers for its coprocessors
US5210870A (en) * 1990-03-27 1993-05-11 International Business Machines Database sort and merge apparatus with multiple memory arrays having alternating access
US5638530A (en) * 1993-04-20 1997-06-10 Texas Instruments Incorporated Direct memory access scheme using memory with an integrated processor having communication with external devices
US5613068A (en) * 1994-06-17 1997-03-18 International Business Machines Corporation Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's
US5689727A (en) * 1994-09-08 1997-11-18 Western Digital Corporation Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution
US5803909A (en) * 1994-10-06 1998-09-08 Hitachi, Ltd. Optical system for measuring metabolism in a body and imaging method
US6247113B1 (en) * 1998-05-27 2001-06-12 Arm Limited Coprocessor opcode division by data type
US6434689B2 (en) * 1998-11-09 2002-08-13 Infineon Technologies North America Corp. Data processing unit with interface for sharing registers by a processor and a coprocessor
WO2004015563A1 (en) * 2002-08-09 2004-02-19 Intel Corporation Multimedia coprocessor control mechanism including alignment or broadcast instructions
US7392368B2 (en) * 2002-08-09 2008-06-24 Marvell International Ltd. Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements
US6986023B2 (en) 2002-08-09 2006-01-10 Intel Corporation Conditional execution of coprocessor instruction based on main processor arithmetic flags
US20090113211A1 (en) * 2007-10-31 2009-04-30 Chun-Hung Liu Processing unit including a wireless module and method thereof
US8281075B2 (en) * 2009-04-14 2012-10-02 International Business Machines Corporation Processor system and methods of triggering a block move using a system bus write command initiated by user code
JP5414057B2 (ja) * 2009-05-22 2014-02-12 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
US10362093B2 (en) * 2014-01-09 2019-07-23 Netronome Systems, Inc. NFA completion notification
US10733141B2 (en) 2018-03-27 2020-08-04 Analog Devices, Inc. Distributed processor system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5327339A (en) * 1976-08-26 1978-03-14 Toshiba Corp Information processing method
US4868735A (en) * 1984-05-08 1989-09-19 Advanced Micro Devices, Inc. Interruptible structured microprogrammed sixteen-bit address sequence controller
US4775931A (en) * 1984-05-11 1988-10-04 Hewlett-Packard Company Dynamically configured computing device
US4809169A (en) * 1986-04-23 1989-02-28 Advanced Micro Devices, Inc. Parallel, multiple coprocessor computer architecture having plural execution modes
DE3751108T2 (de) * 1986-11-12 1995-10-26 Nec Corp Mikroprozessor mit der Fähigkeit, an einen Koprozessor geschaltet zu werden.
DE3814325A1 (de) * 1988-04-28 1989-11-09 Merck Patent Gmbh Aminosaeurederivate

Also Published As

Publication number Publication date
JPS63261449A (ja) 1988-10-28
US5125095A (en) 1992-06-23
KR970003321B1 (ko) 1997-03-17

Similar Documents

Publication Publication Date Title
KR880013059A (ko) 코프로세서 지정 시스템
KR870004366A (ko) 데이터 처리 시스템
KR900702742A (ko) 디지틀 타임스위치를 구비한 광대역 접속장치를 관통 접속시키는 방법 및 장치
IE872506L (en) Executing two instruction sequences in an order determined¹in advance¹¹¹¹¹¹¹¹in advance
KR890015119A (ko) 데이타 처리기
KR840005808A (ko) 엘리베이터의 제어장치
KR860001379A (ko) 마이크로 콤퓨터
KR880003243A (ko) 마이크로 프로세서
KR880013076A (ko) 마이크로 컴퓨터
JPS60242579A (ja) 磁気バブルメモリ装置の制御方法
KR920016931A (ko) 프로그래머블 콘트롤러
JPH022751U (ko)
KR960029969A (ko) 파이프라인 처리기능을 갖는 데이타프로세서
KR930004861A (ko) 정보처리 시스템
EP0382529A3 (en) Microprocessor having store buffer
KR950000312A (ko) 로보트의 제어 방법
JPS5882344A (ja) 割込み制御方式
JPS6364474A (ja) 画像メモリ制御装置
JPS6318427A (ja) フアイルのアクセスモ−ド宣言方式
JPS628235A (ja) 動作履歴記憶装置
JPS60176106A (ja) シ−ケンスコントロ−ラ
JPH0335335A (ja) 記憶装置
KR890010718A (ko) 데이타 조작에 의한 메모리 공간확장 방법
KR970058752A (ko) 명령어 처리 방법
KR970049256A (ko) 분할 쓰기 기능을 가지는 메모리 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020307

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee