KR970049256A - 분할 쓰기 기능을 가지는 메모리 제어 장치 - Google Patents
분할 쓰기 기능을 가지는 메모리 제어 장치 Download PDFInfo
- Publication number
- KR970049256A KR970049256A KR1019950065750A KR19950065750A KR970049256A KR 970049256 A KR970049256 A KR 970049256A KR 1019950065750 A KR1019950065750 A KR 1019950065750A KR 19950065750 A KR19950065750 A KR 19950065750A KR 970049256 A KR970049256 A KR 970049256A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- storage means
- selection
- storing
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 분할 쓰기 기능을 가진 메모리 제어장치를 공개한다. 그 장치는 데이타를 저장하고 있는 저장수단 및 갱신 데이타를 출력하고,데이타중 갱신할 데이타에 해당하는 어드레스를 저장하는 분할 쓰기 요구 수단을 구비하는 시스템에서,그 장치는, 분할 쓰기 요구 수단으로부터 입력한 갱신 데이타 및 어드레스를 저장하는 제1저장수단과,저장수단으로부터 입력한 데이타를 저장하는 제2저장수단과, 입력한 제1저장수단 및 제2저장수단에 저장된 데이타들을 제1선택신호에 응답하여 선택적으로 출력하는 제1선택수단과, 입력한 제1선택수단의 출력, 제1저장수단의 출력 및 제2저장수단의 출력을 제2선택신호에 응답하여 선택하고,선택된 데이타를 저장수단으로 출력하는 제2선택수단을 구비하고,제1 및 제2선택신호의 조합으로 분할 쓰기 기능을 수행하므로서,데이타의 갱신을 수행하는 것을 특징으로 하고,버스트 길이 단위로 읽혀지는 데이타의 일부만을 갱신하고자 할 경우,그 내부에서 분할 쓰기 동작을 직접 수행하므로, 데이타 버스와 어드레스 버스의 부하를 최소화하고, 시스템의 수행능력을 높이는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 메모리 제어장치가 사용되는 시스템의 개략적인 블럭도이다.
제2도는 본 발명에 의한 분할 쓰기 기능을 가진 메모리 제어장치의 바람직한 일실시예의 블럭도이다.
Claims (1)
- 데이타를 저장하고 있는 저장수단 및 갱신 데이타를 출력하고, 상기 데이타중 갱신할 데이타에 해당하는 어드레스를 저장하는 분할 쓰기 요구 수단을 구비하는 시스템에서,분할 쓰기 기능을 가진 메모리 제어장치에있어서,상기 분할 쓰기 요구 수단으로부터 입력한 상기 갱신 데이타 및 상기 어드레스를 저장하는 제1저장수단;상기 저장수단으로부터 입력한 상기 데이타를 저장하는 제2저장수단;입력한 상기 제1저장수단 및 제2저장수단에 저장된 데이타들을 제1선택신호에 응답하여 선택적으로 출력하는 제1선택수단;입력한 상기 제1선택수단의 출력,제1저장수단의 출력 및 제2저장수단의 출력을 제2선택신호에 응답하여 선택하고,선택된 데이타를상기 저장수단으로 출력하는 제2선택수단을 구비하고,상기 제1 및 제2선택신호의 조합으로상기 분할 쓰기 기능을 수행하므로서,상기 데이타의 갱신을 수행하는 것을 특징으로 하는 분할 쓰기 기능을 가진 메모리 제어장치.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065750A KR0177989B1 (ko) | 1995-12-29 | 1995-12-29 | 분할 쓰기 기능을 가지는 메모리 제어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065750A KR0177989B1 (ko) | 1995-12-29 | 1995-12-29 | 분할 쓰기 기능을 가지는 메모리 제어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049256A true KR970049256A (ko) | 1997-07-29 |
| KR0177989B1 KR0177989B1 (ko) | 1999-05-15 |
Family
ID=19447156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065750A KR0177989B1 (ko) | 1995-12-29 | 1995-12-29 | 분할 쓰기 기능을 가지는 메모리 제어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177989B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102293069B1 (ko) | 2017-09-08 | 2021-08-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 제어기를 포함하는 스토리지 장치, 제어기, 그리고 스토리지 장치의 동작 방법 |
-
1995
- 1995-12-29 KR KR1019950065750A patent/KR0177989B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0177989B1 (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR860002049A (ko) | 캐쉬 메모리 제어회로 | |
| KR910008581A (ko) | 마이크로 콘트롤러 | |
| KR910008627A (ko) | 서비스 정보 시스템 | |
| KR860000595A (ko) | 정보처리장치를 위한 메모리액세스 제어방식 | |
| KR100188012B1 (ko) | 캐시 메모리의 사용 모드 설정 장치 | |
| KR970049256A (ko) | 분할 쓰기 기능을 가지는 메모리 제어 장치 | |
| KR860001379A (ko) | 마이크로 콤퓨터 | |
| KR970076252A (ko) | 마이크로컴퓨터 | |
| KR890010718A (ko) | 데이타 조작에 의한 메모리 공간확장 방법 | |
| KR970022762A (ko) | 캐쉬 메모리 | |
| KR960015583A (ko) | 리드 모디파이 라이트 동작 회로 | |
| KR910008579A (ko) | 메모리 제어 시스템 | |
| KR940013061A (ko) | 타임스위치의 메모리 억세스회로 | |
| KR960005604A (ko) | 클럭 카운터를 구비하는 메모리 회로 | |
| KR910006909A (ko) | 디스플레이 제어장치 | |
| KR930010731A (ko) | 다중 메모리 뱅크 구조를 가지는 시스템의 뱅크 선택 프리 어셈블링 방법 | |
| KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 | |
| KR950003978A (ko) | 데이타 경로 제어시스템 | |
| KR970051210A (ko) | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 | |
| KR960011755A (ko) | 복수개의 메모리를 갖는 디지탈신호 처리회로 | |
| KR940022300A (ko) | 멀티프로세서 시스템의 캐쉬상태 관리의 방법 | |
| KR960015229A (ko) | 메모리 기입 시간을 절약한 메모리 콘트롤러 | |
| KR970027745A (ko) | 자동차용 전자 제어 장치 | |
| KR970049719A (ko) | 버퍼 단을 포함한 듀얼 명령어 처리 복호기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051007 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |