KR910008579A - 메모리 제어 시스템 - Google Patents

메모리 제어 시스템 Download PDF

Info

Publication number
KR910008579A
KR910008579A KR1019900015949A KR900015949A KR910008579A KR 910008579 A KR910008579 A KR 910008579A KR 1019900015949 A KR1019900015949 A KR 1019900015949A KR 900015949 A KR900015949 A KR 900015949A KR 910008579 A KR910008579 A KR 910008579A
Authority
KR
South Korea
Prior art keywords
control command
command
memory control
control
data
Prior art date
Application number
KR1019900015949A
Other languages
English (en)
Other versions
KR940002341B1 (ko
Inventor
고이치 데와
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910008579A publication Critical patent/KR910008579A/ko
Application granted granted Critical
Publication of KR940002341B1 publication Critical patent/KR940002341B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Programmable Controllers (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

메모리 제어 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 시스템 배열을 나타내는 블록도.
제2도는 본 발명의 시스템에 사용된 EEPROM의 블록도.
제3도는 본 발명의 시스템에 사용된 서브 CPU의 배열을 나타내는 블록도.

Claims (10)

  1. 입력/출력 장치; 데이타를 기억하는 데이타 기억수단; 메모리제어명령, 입력/출력장치 제어명령중 하나를 포함하고 있는 제어명령신호를 출력하는 주제어수단; 및 상기 제어명령신호에 따라서 입력/출력 장치와 데이타 기억수단중 하나를 제어하는 부제어수단을 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  2. 제1항에 있어서, 복수의 메모리 제어 명령과 복수의 입력/출력 장치 제어명령을 기억하는 명령 기억수단; 및 상기 주제어 수단으로부터의 제어 명령 신호 출력에 포함된 제어명령이 메모리 제어 명령인지 여부를 판단하며, 그 제어명령 신호가 메모리 제어 명령인 경우에 데이타 기억수단에 제어명령 신호에 대응하는 제어신호를 출력하여 데이타 기억수단을 액세스 시키는 판단수단을 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  3. 제1항에 있어서, 상기 메모리 제어 명령은 데이타 소거명령, 데이타 판독명령, 데이타 기입 명령 중 하나를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
  4. 제1항에 있어서, 상기 입력/출력 장치는 키보드 제어기를 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  5. 제1항에 있어서, 상기 데이타 기억 수단은 전기적 소거, 프로그램 가능 판독 전용 메모리를 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  6. 입력/출력장치;데이타를 기억하는 데이타 기억수단; 메모리 제어명령, 입력/출력장치 제어 명령중 하나를 포함하고 있는 제어명령 신호를 출력하는 주제어수단; 복수의 메모리 제어명령과 복수의 입력/출력 장치 제어 명령을 기억하는 명령 기억수단; 및 상기 주제어수단으로부터의 제어명령 신호 출력에 포함된 제어 명령이 메모리 제어 명령인지 여부를 판단하며, 그 제어 명령 신호가 메모리 제어 명령인 경우에 데이타 기억 수단에 제어명령신호에 대응하는 제어 신호를 출력하여 그 데이타 기억수단을 액세스 시키는 판단 수단을 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  7. 제6항에 있어서, 상기 메모리 제어 명령은 데이타 소거명령, 데이타 판독 명령, 데이타 기입 명령 중 하나를 포함하는 것을 특징으로 하는 메모리 제어 시스템.
  8. 제6항에 있어서, 상기 데이타 기억 수단은 출력 제어 신호에 응답하여 액세스 되는 것을 특징으로 하는 메모리 제어 시스템.
  9. 제6항에 있어서, 상기 입력/출력 장치는 키보드 제어기를 구비하는 것을 특징으로 하는 메모리 제어 시스템.
  10. 제6항에 있어서, 상기 데이타 기억수단은 전기적 소거프로그램 가능 판독 전용 메모리를 구비하는 것을 특징으로 하는 메모리 제어 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015949A 1989-10-05 1990-10-05 전기적 프로그램 가능 메모리에 대한 액세스 제어용 컴퓨터 시스템 및 방법 KR940002341B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1258765A JPH03122752A (ja) 1989-10-05 1989-10-05 パーソナルコンピュータ
JP01-258765 1989-10-05
JP1-258765 1989-10-05

Publications (2)

Publication Number Publication Date
KR910008579A true KR910008579A (ko) 1991-05-31
KR940002341B1 KR940002341B1 (ko) 1994-03-23

Family

ID=17324778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015949A KR940002341B1 (ko) 1989-10-05 1990-10-05 전기적 프로그램 가능 메모리에 대한 액세스 제어용 컴퓨터 시스템 및 방법

Country Status (4)

Country Link
EP (1) EP0421425B1 (ko)
JP (1) JPH03122752A (ko)
KR (1) KR940002341B1 (ko)
DE (1) DE69021478T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416321B1 (en) * 1989-08-28 1994-11-09 Chisso Corporation Crystalline polyolefin composition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57125434A (en) * 1981-01-26 1982-08-04 Fujitsu Ltd System for selection of processing device from terminal
JPS60108953A (ja) * 1983-11-15 1985-06-14 モトローラ・インコーポレーテツド メモリデータバスの多重化方法
US4623986A (en) * 1984-02-23 1986-11-18 Texas Instruments Incorporated Memory access controller having cycle number register for storing the number of column address cycles in a multiple column address/single row address memory access cycle
GB8710917D0 (en) * 1987-05-08 1987-06-10 Cambridge Computer Ltd Digital computers

Also Published As

Publication number Publication date
DE69021478T2 (de) 1996-01-25
EP0421425A3 (en) 1992-06-03
KR940002341B1 (ko) 1994-03-23
EP0421425B1 (en) 1995-08-09
JPH03122752A (ja) 1991-05-24
DE69021478D1 (de) 1995-09-14
EP0421425A2 (en) 1991-04-10

Similar Documents

Publication Publication Date Title
KR940001166A (ko) 반도체 기억장치
KR970062918A (ko) 메모리 장치 및 메모리 제어방법
TW368633B (en) Semiconductor memory
KR970059929A (ko) 데이터보호회로
KR930020469A (ko) 불휘발성 반도체 메모리 장치
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR840006526A (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
KR960006010A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR890016567A (ko) 정보기억방법 및 그 장치
KR850007128A (ko) 메모리 억세스 제어장치
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR890015137A (ko) 입출력 제어 시스템
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
KR860003551A (ko) 기 억 회 로
KR970066884A (ko) 제어장치의 작동방법
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR910008579A (ko) 메모리 제어 시스템
KR830008323A (ko) 버블 카세트 메모리의 화일 소거방법 및 버블 카세트 메모리 제어장치
KR890015154A (ko) 데이터열 검색장치
KR840005808A (ko) 엘리베이터의 제어장치
KR860007590A (ko) 버퍼메모리 제어시스템
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR920016931A (ko) 프로그래머블 콘트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee