KR910014817A - 캐시 메모리 내장 마이크로프로세서 - Google Patents

캐시 메모리 내장 마이크로프로세서 Download PDF

Info

Publication number
KR910014817A
KR910014817A KR1019910000906A KR910000906A KR910014817A KR 910014817 A KR910014817 A KR 910014817A KR 1019910000906 A KR1019910000906 A KR 1019910000906A KR 910000906 A KR910000906 A KR 910000906A KR 910014817 A KR910014817 A KR 910014817A
Authority
KR
South Korea
Prior art keywords
cache memory
control information
embedded microprocessor
instruction
data
Prior art date
Application number
KR1019910000906A
Other languages
English (en)
Other versions
KR930009669B1 (ko
Inventor
리까꼬 가또
히로유끼 다까이
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR910014817A publication Critical patent/KR910014817A/ko
Application granted granted Critical
Publication of KR930009669B1 publication Critical patent/KR930009669B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Abstract

내용 없음

Description

캐시 메모리 내장 마이크로프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예인 캐시 메모리 내장 마이크로프로세서의 구성도, 제2도는 제어 레지스터의 구조도, 제3도는 커맨드와 제어 정보와의 대응도.

Claims (4)

  1. 캐시 메모리(1, 2), 상기 캐시 메모리의 동작을 제어하기 위한 제어 정보를 격납하는 제어 레지스터(7,8), 상기 제어 레지스터에 상기 제어 정보를 설정하는 설정수단(5), 및 상기 제어 정보에 따라서 상기 캐시 메모리에 커맨드를 발행하는 발행수단(6)을 갖고 있고, 상기 제어 정보가 상기 캐시 메모리의 내용을 페이지 단위로 퍼지하는 정보를 포함하고 있으며, 상기 발행 수단에 의해 발행된 커맨드에 의해, 상기 캐시 메모리가 최소한 페이지 단위로 퍼지되는 기능을 갖고 있는 것을 특징으로 하는 캐시 메모리 내장 마이크로프로세서.
  2. 제1항에 있어서, 상기 캐시 메모리가, 명령 캐시 메모리(1) 및 데이타 캐시 메모리(2)로 구성되어 있는 것을 특징으로 하는 캐시 메모리 내장 마이크로프로세서.
  3. 제1항에 있어서, 상기 캐시 메모리가 명령 캐시 메모리 및 데이타 케시 메모리로 구성되어 있고, 상기 제어 레지스터가 상기 명령 케시 메모리의 동작을 제어하기 위한 제어 정보를 격납하는 명령 캐시 제어 레지스터(7) 및 상기 데이타 캐시 메모리의 동작을 제어하기 위한 제어 정보를 격납하는 데이타 캐시 제어 레지스터(8)로 구성되어 있는 것을 특징으로 하는 캐시 메모리 내장 마이크로프로세서.
  4. 제2항에 있어서, 상기 명령 캐시 메모리 및 데이타 캐시 메모리의 용량이 각각 4K바이트 이상인 것을 특징으로 하는 캐시 메모리 내장 마이크로프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000906A 1990-01-22 1991-01-19 캐시 메모리 내장 마이크로프로세서 KR930009669B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010667A JPH0748190B2 (ja) 1990-01-22 1990-01-22 キャッシュメモリ内蔵マイクロプロセッサ
JP2-10667 1990-01-22
JP10667 1990-01-22

Publications (2)

Publication Number Publication Date
KR910014817A true KR910014817A (ko) 1991-08-31
KR930009669B1 KR930009669B1 (ko) 1993-10-08

Family

ID=11756595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000906A KR930009669B1 (ko) 1990-01-22 1991-01-19 캐시 메모리 내장 마이크로프로세서

Country Status (5)

Country Link
US (1) US5363496A (ko)
EP (1) EP0438808B1 (ko)
JP (1) JPH0748190B2 (ko)
KR (1) KR930009669B1 (ko)
DE (1) DE69033629T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9118312D0 (en) * 1991-08-24 1991-10-09 Motorola Inc Real time cache implemented by dual purpose on-chip memory
JPH06195264A (ja) * 1992-12-22 1994-07-15 Nec Corp キャッシュ一致処理装置
JPH06282488A (ja) * 1993-03-25 1994-10-07 Mitsubishi Electric Corp キャッシュ記憶装置
JPH07191907A (ja) * 1993-11-09 1995-07-28 Internatl Business Mach Corp <Ibm> キャッシュ・メモリ・アレイに記憶されるデータの有効ステータスを効率的に管理するための方法及びシステム
US5829052A (en) * 1994-12-28 1998-10-27 Intel Corporation Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
US5778431A (en) * 1995-12-19 1998-07-07 Advanced Micro Devices, Inc. System and apparatus for partially flushing cache memory
US5974509A (en) * 1996-05-01 1999-10-26 Sun Microsystems, Inc. Method for purging unused data from a cache memory
US5778432A (en) * 1996-07-01 1998-07-07 Motorola, Inc. Method and apparatus for performing different cache replacement algorithms for flush and non-flush operations in response to a cache flush control bit register
EP0881581B1 (en) * 1997-05-26 2005-03-09 Bull S.A. System for selective and joint invalidation of entries of two, respectively address and data caches, caused by one or more address cache selective invalidations
JPH1153260A (ja) * 1997-08-06 1999-02-26 Nec Corp キャッシュメモリー内蔵半導体装置
DE19913732A1 (de) * 1999-03-26 2000-09-28 Lohmann Therapie Syst Lts Nikotin-TTS mit einem Zusatz von Monoterpenketonen
US6691210B2 (en) * 2000-12-29 2004-02-10 Stmicroelectronics, Inc. Circuit and method for hardware-assisted software flushing of data and instruction caches
WO2010049833A1 (en) 2008-10-28 2010-05-06 Nxp B.V. Data processing circuit with cache and interface for a detachable device
US8364899B2 (en) * 2010-06-24 2013-01-29 International Business Machines Corporation User-controlled targeted cache purge
US9026829B2 (en) * 2010-09-25 2015-05-05 Intel Corporation Package level power state optimization
US10530883B2 (en) * 2014-02-18 2020-01-07 Fastly Inc. Data purge distribution and coherency
US11860789B2 (en) * 2022-03-21 2024-01-02 International Business Machines Corporation Reduced simulation verification complexity of cache purge

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979726A (en) * 1974-04-10 1976-09-07 Honeywell Information Systems, Inc. Apparatus for selectively clearing a cache store in a processor having segmentation and paging
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
US4719568A (en) * 1982-12-30 1988-01-12 International Business Machines Corporation Hierarchical memory system including separate cache memories for storing data and instructions
US4701844A (en) * 1984-03-30 1987-10-20 Motorola Computer Systems, Inc. Dual cache for independent prefetch and execution units
JP2539357B2 (ja) * 1985-03-15 1996-10-02 株式会社日立製作所 デ−タ処理装置
US4713755A (en) * 1985-06-28 1987-12-15 Hewlett-Packard Company Cache memory consistency control with explicit software instructions
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US4811215A (en) * 1986-12-12 1989-03-07 Intergraph Corporation Instruction execution accelerator for a pipelined digital machine with virtual memory
DE3740834A1 (de) * 1987-01-22 1988-08-04 Nat Semiconductor Corp Aufrechterhaltung der kohaerenz zwischen einem mikroprozessorenintegrierten cache-speicher und einem externen speicher
GB2210480B (en) * 1987-10-02 1992-01-29 Sun Microsystems Inc Flush support
JPH01175650A (ja) * 1987-12-29 1989-07-12 Matsushita Electric Ind Co Ltd キャッシュメモリ
IT1216086B (it) * 1988-03-15 1990-02-22 Honeywell Bull Spa Memoria tampone ad indirizzamento pseudo virtuale.
US5029070A (en) * 1988-08-25 1991-07-02 Edge Computer Corporation Coherent cache structures and methods
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5095428A (en) * 1989-01-04 1992-03-10 Compaq Computer Corporation Cache flush request circuit flushes the cache if input/output space write operation and circuit board response are occurring concurrently
US5133058A (en) * 1989-09-18 1992-07-21 Sun Microsystems, Inc. Page-tagging translation look-aside buffer for a computer memory system

Also Published As

Publication number Publication date
US5363496A (en) 1994-11-08
EP0438808B1 (en) 2000-09-13
KR930009669B1 (ko) 1993-10-08
JPH03216745A (ja) 1991-09-24
EP0438808A2 (en) 1991-07-31
DE69033629D1 (de) 2000-10-19
DE69033629T2 (de) 2001-04-19
EP0438808A3 (en) 1992-06-17
JPH0748190B2 (ja) 1995-05-24

Similar Documents

Publication Publication Date Title
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
KR870005309A (ko) 휴대할 수 있는 전자장치
KR870004366A (ko) 데이터 처리 시스템
KR920022104A (ko) 전자 장치
KR900003753A (ko) 서비스 프로세서
KR840006095A (ko) 퍼엄웨어를 갖춘 다중처리기 시스템
KR920000032A (ko) 캐시 메모리를 구비한 프로세서
KR870009290A (ko) 마이크로 컴퓨터
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR970067364A (ko) 멀티모드 캐시 메모리
KR910005155A (ko) 마이크로 프로세서
KR970066884A (ko) 제어장치의 작동방법
KR900005291A (ko) 표시 에뮬레이션 장치
KR920010459A (ko) 메모리카드의 종류에 따라 리드 라이트 사이클을 가변하는 휴대형 컴퓨터
KR920001522A (ko) 다중 포트 메모리
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR890017711A (ko) 정보 기억 제어 시스템
KR880011663A (ko) 메모리 관리장치와 이 장치에서 사용하기 위한 방법 및 이 장치를 가지고 있는 시스템
KR860007590A (ko) 버퍼메모리 제어시스템
KR880003243A (ko) 마이크로 프로세서
KR880006607A (ko) 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템
KR930020267A (ko) 마이크로 프로세서
KR890015146A (ko) 버퍼기억장치
JPS54128639A (en) Control system for cash memory
KR920015203A (ko) 캐쉬메모리(cash memory) 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee