JPH03122752A - パーソナルコンピュータ - Google Patents

パーソナルコンピュータ

Info

Publication number
JPH03122752A
JPH03122752A JP1258765A JP25876589A JPH03122752A JP H03122752 A JPH03122752 A JP H03122752A JP 1258765 A JP1258765 A JP 1258765A JP 25876589 A JP25876589 A JP 25876589A JP H03122752 A JPH03122752 A JP H03122752A
Authority
JP
Japan
Prior art keywords
eeprom
cpu
keyboard
sub
main cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1258765A
Other languages
English (en)
Inventor
Koichi Dewa
浩一 出羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1258765A priority Critical patent/JPH03122752A/ja
Priority to EP90119055A priority patent/EP0421425B1/en
Priority to DE69021478T priority patent/DE69021478T2/de
Priority to KR1019900015949A priority patent/KR940002341B1/ko
Publication of JPH03122752A publication Critical patent/JPH03122752A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Programmable Controllers (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、電気的に書込み消去可能なメモリ（ＥＥＦ
ＲＯＭ）を用いたパーソナルコンピュータに関する。
（従来の技術） パーソナルコンピュータの分野でもそのシステム構成の
拡大や安全性の確保という面から、システムコンフィグ
レーション情報、パスワードを格納するメモリとしてバ
ッテリーバックアップメモリや不揮発生メモリが使用さ
れるようになってきた。ＥＥＦＲＯＭも、それらの１つ
でありパーソナルコンピュータにおけるサポートが必要
となってきた。ＥＥＦＲＯＭとは電気的に書込み、かつ
−括消去可能な読出し専用メモリである。
（発明が解決しようとする課題） 新しい技術であるＥＥＦＲＯＭを制御するに当り、特別
な入出力ポートが必要となり、ロジックの増加、従来機
との互換性を損う等の問題があった。
この発明は上記事情に鑑みてなされたものであり、従来
機とのハードウェア互換性を充分保ちなからＥＥＦＲＯ
Ｍを制御することのできるパーソナルコンピュータを提
供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明のパーソナルコンピュータは、電気的に書込み消
去可能な読出し専用メモリ（ＥＥＰＲＯＭ）と、ＲＡＭ
に格納されたプログラムに基づき入出力ポートの１つに
割付けられた上記ＥＥＰＲＯＭに対し、データの消去、
書込み、読み出し指示を行うメインＣＰＵと、接続され
る入出力デバイスを制御する他、上記ＥＥＦＲＯＭに対
するメインＣＰＵからのコマンドを処理するサブＣＰＵ
とを具備することを特徴とする。
（作　用） 本発明は上述したように、ＥＥＰＩ？ＯＭを制御し、デ
ータ消去、リード／ライトを行うコマンド処理可能なサ
ブＣＰＵに対し、メインＣＰＵから指示する構成とする
ことにより、従来のメインＣＰＵからみたハードウェア
互換性を崩すことなく、入出力アドレスの追加等を必要
としないでＥＥＦＲＯＭを制御することを実現する。サ
ブＣＰＵは従来からキーボードが持つ１チツプマイクロ
プロセツサ等で代用できる。
このことにより、従来機とのハードウェア互換性を保ち
ＥＥＰｌ？ＯＭをサポートできる。また、別に入出力ポ
ートを増やす必要がなく、ロジック削減できる等の効果
がある。
（実施例） 以下、図面を使用して本発明実施例について説明する。
第１図は本発明の実施例を示すパーソナルコンピュータ
のブロック図である。図において、符号１はＥＥＦＲＯ
Ｍであり、電気的消去可能な、読出し専用のメモリであ
る。第２図にその具体的な内部構成を示す。本発明実施
例では東芝製の３２７６８ワード×８ビツトのＣＭＯＳ
版を使用している。符号２は後述するキーボード５を制
御するキーボードコントローラ（ＫＢＣ）の役割を有す
るサブＣＰＵであり、ＥＥＦＲＯＭ　１に対し、ブタの
消去、リード／ライト処理を行う機能を併せ持つ。符号
３はパーソナルコンピュータの中枢を成すメインＣＰＵ
であり、サブＣＰＵ２に対しコマンド等を出力する。符
号４はメモリであり、メインＣＰＵ３を制御するプログ
ラムを格納する。符号５はキーボード（ＫＢ）であり、
サブＣＰＵ２により制御される。
以下、本考案実施例の動作について説明する。
本発明実施例ではキーボード５に内蔵され、キーボード
５のキースキャン制御を行うサブＣＰＵ２に、ＥＥＦＲ
ＯＭ　１に対するデータの消去、リード／ライトを行う
機能を持たせている。それらの機能は、メインＣＰＵ３
からコマンドを与えることで実現できるインタフェース
とする。メモリ４に格納されたプログラムにより制御さ
れるメインＣＰＵ３は、キーボード１５内蔵のサブＣＰ
Ｕ　（キーボドコントローラ）２に対し、ＥＥＰＲＯＭ
Ｉのデータ消去、リード／ライト等のコマンドを出力す
ることで、間接的にＥＥＰＩ？ＯＭ　１を制御する。
第２図にＥＥＦＲＯＭ　１の概略仕様を示す。本発明実
施例では東芝製ＴＣ５８２５７ＡＰ／ＡＦが使用される
。ＴＣ５８２５７ＡＰ／ＡＦは図示のように３２７６８
　Ｘ−８ビツト構成のメモリ・セル・アレイ１１ををし
、電気的に書込み、かつ−括消去可能である。アクセス
タイムは１７０ｎｓであり、読出し時は５Ｖ単一電源で
動作し、ＣＥ　（ＣＥＯＥ回路１２）でコントロールさ
れるローパワーのスタンドバイ機能を備えている。図中
、１３はアドレスバッファ、１４はローデコーダ、１５
はカラム、１６はカラムゲート、１７は出カバソファ、
１８は消去回路、１９は高電圧検知回路である。ＥＥＰ
ＲＯＭ　１には、システムコンフィグレーションやパス
ワード等のデータが格納される。
［発明の効果コ 以上説明のように本発明によれば、従来機とのハードウ
ェア互換性を保ちＥＥＦＲＯＭをサポートできる。また
、特に入出力ポートを増やす必要がなく、ロジック削減
ができる等の効果がある。
【図面の簡単な説明】 第１図は本発明の実施例を示すブロック図、第２図は第
１図にて示されるＥＥＦＲＯＭの内部構成を示すブロッ
ク図である。 １・・・ＥＥＰＲＯＭ、２・・・サブＣＰＵ、３・・・
メインＣＰＵ、１１・・・メモリ・セル・アレイ。

Claims (1)

    【特許請求の範囲】
  1. 　電気的に書込み消去可能な読出し専用メモリ（ＥＥＰ
    ＲＯＭ）と、ＲＡＭに格納されたプログラムに基づき入
    出力ポートの１つに割付けられた上記ＥＥＰＲＯＭに対
    し、データの消去、書込み、読出し指示を行うメインＣ
    ＰＵと、接続される入出力デバイスを制御する他、上記
    ＥＥＰＲＯＭに対する上記メインＣＰＵからのコマンド
    を処理するサブＣＰＵとを具備することを特徴とするパ
    ーソナルコンピュータ。
JP1258765A 1989-10-05 1989-10-05 パーソナルコンピュータ Pending JPH03122752A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1258765A JPH03122752A (ja) 1989-10-05 1989-10-05 パーソナルコンピュータ
EP90119055A EP0421425B1 (en) 1989-10-05 1990-10-04 Memory control system
DE69021478T DE69021478T2 (de) 1989-10-05 1990-10-04 Speicher-Steuersystem.
KR1019900015949A KR940002341B1 (ko) 1989-10-05 1990-10-05 전기적 프로그램 가능 메모리에 대한 액세스 제어용 컴퓨터 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1258765A JPH03122752A (ja) 1989-10-05 1989-10-05 パーソナルコンピュータ

Publications (1)

Publication Number Publication Date
JPH03122752A true JPH03122752A (ja) 1991-05-24

Family

ID=17324778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1258765A Pending JPH03122752A (ja) 1989-10-05 1989-10-05 パーソナルコンピュータ

Country Status (4)

Country Link
EP (1) EP0421425B1 (ja)
JP (1) JPH03122752A (ja)
KR (1) KR940002341B1 (ja)
DE (1) DE69021478T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063264A (en) * 1989-08-28 1991-11-05 Chisso Corporation Crystalline polyolefin composition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57125434A (en) * 1981-01-26 1982-08-04 Fujitsu Ltd System for selection of processing device from terminal
JPS60108953A (ja) * 1983-11-15 1985-06-14 モトローラ・インコーポレーテツド メモリデータバスの多重化方法
US4623986A (en) * 1984-02-23 1986-11-18 Texas Instruments Incorporated Memory access controller having cycle number register for storing the number of column address cycles in a multiple column address/single row address memory access cycle
GB8710917D0 (en) * 1987-05-08 1987-06-10 Cambridge Computer Ltd Digital computers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063264A (en) * 1989-08-28 1991-11-05 Chisso Corporation Crystalline polyolefin composition

Also Published As

Publication number Publication date
KR910008579A (ko) 1991-05-31
KR940002341B1 (ko) 1994-03-23
DE69021478D1 (de) 1995-09-14
EP0421425B1 (en) 1995-08-09
EP0421425A2 (en) 1991-04-10
DE69021478T2 (de) 1996-01-25
EP0421425A3 (en) 1992-06-03

Similar Documents

Publication Publication Date Title
JP3737529B2 (ja) 不揮発性半導体メモリ装置のデータ処理能力を増大する方法
JP3292864B2 (ja) データ処理装置
US10359944B2 (en) Memory devices having distributed controller systems
CN100456272C (zh) 利用快闪存储器引导的系统和方法
EP0592098A2 (en) Control method and apparatus for direct execution of a program on an external apparatus using a randomly accessible and rewritable memory
KR950014092B1 (ko) 부트블록(Boot Block)형 또는 표준형 플래쉬 메모리장치에서 선택적으로 사용할 수 있는 전기적인 소거가 가능한 영속성 반도체 메모리장치
US6282644B1 (en) Apparatus and method for storing BIOS data of computer system
US5893135A (en) Flash memory array with two interfaces for responding to RAS and CAS signals
US6215705B1 (en) Simultaneous program, program-verify scheme
US6442068B1 (en) Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration
KR20060009446A (ko) 프로세서의 오동작을 방지할 수 있는 정보 처리 장치
KR20000070274A (ko) 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치
JPH03122752A (ja) パーソナルコンピュータ
JPH0675836A (ja) 補助記憶装置
US20040133755A1 (en) Minimization of overhead of non-volatile memory operation
JPS6329861A (ja) Ｉｐｌ制御方式
US6662279B2 (en) DQ mask to force internal data to mask external data in a flash memory
JPH052529A (ja) フラツシユ・メモリのアクセス方法及びその回路
JP3669625B2 (ja) データ処理システム及びデータ処理システムの動作方法
JP2006040170A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP3556309B2 (ja) コンピュータシステムおよびそのシステムで使用されるｉ／ｏ制御装置
JPH08335193A (ja) 情報処理装置
JPS62289999A (ja) デ−タの書込方法
JPS62286143A (ja) 半導体記憶装置
JPS637597A (ja) メモリ回路