CN100456272C - 利用快闪存储器引导的系统和方法 - Google Patents

利用快闪存储器引导的系统和方法 Download PDF

Info

Publication number
CN100456272C
CN100456272C CNB031538134A CN03153813A CN100456272C CN 100456272 C CN100456272 C CN 100456272C CN B031538134 A CNB031538134 A CN B031538134A CN 03153813 A CN03153813 A CN 03153813A CN 100456272 C CN100456272 C CN 100456272C
Authority
CN
China
Prior art keywords
code
flash memory
bootstrap loader
boot
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031538134A
Other languages
English (en)
Other versions
CN1497462A (zh
Inventor
朴赞益
尹松虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1497462A publication Critical patent/CN1497462A/zh
Application granted granted Critical
Publication of CN100456272C publication Critical patent/CN100456272C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system

Abstract

本发明说明了一种利用快闪存储器引导的系统和引导所述系统的方法。所述系统包括：快闪存储器，包括数据寄存器、引导处理程序代码和引导加载程序代码、引导程序代码和OS代码，其中，当向系统加电时，快闪存储器将引导处理程序代码和引导加载代码载入数据寄存器；系统存储器；中央处理单元，通过执行引导处理程序代码来将在数据寄存器中的引导加载代码载入系统存储器，随后通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。因此，因为不需要特定的控制逻辑电路或诸如ROM的附加存储器来用于将快闪存储器用作引导存储器，因此可以降低设计所需要的时间和系统成本。

Description

利用快闪存储器引导的系统和方法
本申请要求2002年9月24日在韩国知识产权局提交的韩国专利申请第10-2002-0057930号的优先权，在此整体引入其公开内容作为参考。
技术领域
本发明涉及一种利用快闪存储器引导的系统和引导所述系统的方法，具体涉及利用通过加电自动读取功能执行系统引导的快闪存储器引导的系统和引导所述系统的方法。
背景技术
一般，术语“引导”表示启动或重新启动诸如计算机或个人数字助理(PDA)的系统的操作，一般按照在引导存储器中存储的基本输入/输出系统(BIOS)的处理例程来执行所述操作。BIOS通过加电自检(POST)操作来初始化和检查每个硬件。如果正常地执行POST操作，则执行作为系统引导所需要的很小的程序的引导加载程序以向系统存储器加载操作系统(OS)软件。OS软件搜索系统硬件和软件的配置信息以便可以正常地操作系统。
传统的引导存储器主要使用EPROM、EEPROM等。但是，存在问题：它需要相当长的时间来改变引导程序，并且它也要求诸如用于写入数据的ROM写入器的附加PROM程序器件。为了解决这些问题，已经考虑到可以使用电子可写入/可擦除快闪存储器来作为引导存储器。
而且，因为提供BIOS的快闪存储器包括(用于以块为单位发送数据的)I/O型存储器接口，因此它不能直接执行引导代码。于是，需要一个用于向(用于以字节/字为单位发送数据的)通用ROM型存储器接口转换的控制逻辑电路和用于暂时存储从快闪存储器接收的数据的附加存储器。
由本申请人提交的韩国专利申请第2002-12356号公开了一种利用快闪存储器引导的系统和引导所述系统的方法。参见图10，按照这个专利申请的系统的实施例包括控制器11、引导程序12、快闪存储器14和系统存储器16，其中通过系统总线18执行数据发送。具体上，引导程序12包括引导加载程序块和内部RAM块，快闪存储器14被划分成引导程序代码区域、OS代码区域和数据代码区域。当加电时，已经接收到系统复位信号的引导程序12向内部RAM块加载引导程序代码。随后，控制器11执行引导程序代码以便操作系统。
但是，这样的系统还需要特殊的硬件控制器和存储器，诸如引导加载程序块和内部RAM块，以便执行存储在快闪存储器中的引导程序代码。因此，这样的系统具有缺点在于可能增加了系统成本。
发明内容
本发明被考虑来解决现有技术中的上述问题。因此，本发明的一个典型目的是不用附加的硬件控制器或存储器来引导系统。
本发明的另一个典型目的是利用加电自动读取功能来通过软件引导系统。
为了实现上述典型目的，本发明提供了一种系统，包括：数据寄存器；快闪存储器，包括引导处理程序代码和引导加载程序代码、引导程序代码和OS代码，其中，当向系统加电时，快闪存储器将引导处理程序代码和引导加载代码载入数据寄存器；系统存储器；中央处理单元，通过执行引导处理程序代码来将在数据寄存器中的引导加载代码载入系统存储器，随后通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。
同时，本发明提供了一种引导系统的方法，包括步骤：
当对系统加电时，将存储在快闪存储器中的引导处理程序和引导加载程序载入快闪存储器的数据寄存器；使得中央处理单元可以访问已经载入数据寄存器中的引导处理程序代码和引导程序代码，以便通过执行引导处理程序代码来将引导加载程序代码载入系统存储器，并且依序地，通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。
优选的但不是必须的是，引导处理程序代码和引导加载程序代码被载入快闪存储器，并且所述快闪存储器是顺序访问类型的快闪存储器。
在本发明中，考虑到因为中央处理单元和快闪存储器具有不同的接口而导致不能进行对快闪存储器的顺序访问，引导处理程序代码和引导加载程序代码是通过将假定访问任意地址的程序代码转换为允许顺序访问的程序代码而准备的代码。
而且，当对系统加电时，引导处理程序代码和引导加载程序代码通过使得中央处理单元能够顺序访问快闪存储器中的数据而不用输入命令和地址来支持软件引导。
附图说明
通过下面参照附图给出的对说明性、非限定性的实施例的说明，本发明的上述和其他目的、优点和特点将会变得清楚，其中：
图1是示出按照本发明的一个实施例的系统的配置的视图；
图2是示出按照本发明的一个实施例的数据从顺序访问型快闪存储器向系统存储器的移动的视图；
图3示出了在本发明的一个实施例中在中央处理单元和顺序访问型快闪存储器之间的输入/输出关系；
图4是图解按照本发明的一个实施例的、将任意访问执行代码转换为顺序访问执行代码的方法的视图；
图5是图解按照本发明的一个实施例的引导系统的方法的工作流程图；
图6图解了在本发明的一个实施例中使用的快闪存储器的引线的配置和细节；
图7是在本发明的一个实施例中使用的快闪存储器的方框图；
图8是图解在按照本发明的一个实施例中使用的快闪存储器中的一般读取操作的时序图；
图9是图解在本发明的一个实施例中使用的加电自动读取操作的时序图；
图10是示出利用传统的顺序访问型快闪存储器作为引导存储器的系统的配置的视图。
具体实施方式
在描述本发明的说明性、非限定性的实施例之前，首先参照图6-8说明在本发明中使用的顺序访问型快闪存储器的引线配置、功能和一般读取操作。然后，参照图9说明在本实施例中与系统的引导相关的加电自动读取操作。作为参考，例如在与具有K9F1GXXQ0M和K9F1GXXU0M的元件号的器件有关的、由三星电子有限公司出版的数据手册(“128MX8比特/64MX26比特与非快闪存储器”，2002)中公开了典型的顺序访问型快闪存储器。
图6-8分别是图解了引线的配置、图解了在本发明中使用的顺序访问型快闪存储器的X8器件(K9F1G08X0M)的读取操作的功能方框图和流程图的视图。
在图6中，I/00～I/07被用作用于命令输入的端口以及用于地址和数据输入/输出的端口。而且，一个备用/忙信号R/B指示器件操作的状态。当备用/忙信号R/B低时，它指示一个程序即擦除和随机读取操作在进行。一个加电读取使能信号PRE控制在加电期间要执行的自动读取操作。
图7示出了其具体功能方框图。如图中所示，顺序访问型快闪存储器包括电子可擦除和可编程存储单元阵列100；X缓冲器、锁存器和解码器110；Y缓冲器、锁存器和解码器112；命令寄存器114；控制逻辑电路和高压产生器116；数据寄存器和传感放大器118；超高速缓冲存储器120；以及Y选通电路122。另外，它还包括与数据输入/输出相关的I/O缓冲器和锁存器124、全局缓冲器126和输出驱动器128。存储单元阵列100具有M页。虽然存储单元阵列100的页数一般依赖于设计规格，但是X8器件(K9F1G08X0M)是1056M比特的存储器，并且包括65,536页，其中每页的大小是2112字节。通过从X缓冲器、锁存器和解码器110提供的地址信号来选择在存储单元阵列100中的存储单元的行(或其中存储单元彼此连接的任意字线)，通过从Y缓冲器、锁存器和解码器112提供的地址信号来选择存储单元的列。通过将指定的命令输入到命令寄存器114来执行快闪存储器的读取、写入、程序和擦除操作。用于选择每个模式的引线的状态如下。
Figure C0315381300071
注：1.X可以是VIL或VIH。
2.WP和PRE应当被偏置到CMOS高或CMOS低来用于备用。
如表中所示，当WRITE_ENABLE WE信号低同时芯片使能CE信号低时可以输入地址和数据。如图8所示，例如，当器件在读取模式中时，通过经由I/O X引线与4个地址周期(列地址1和2，行地址1和2)一起在命令寄存器(图1的114)上写入读命令(1周期：00h，2周期：30h)而初始化读操作。此时，在25微秒或更少的数据传输时间期间，在所选择的页面中的数据被载入数据寄存器(图7的118)。其后，通过顺序用脉冲输送READ_ENABLE RE信号而进行对载入数据寄存器118中的数据的访问。
同时，本发明使用的快闪存储器提供加电自动读取功能。所述加电自动读取功能表示使得存储在快闪存储器的第一页中的一系列数据能够不输入命令和地址而被访问的功能，与上述的一般读操作相反。
如果用户设置了加电自动读取功能，则当Vcc达到预定电压(如约1.8V)时使能自动读取操作，如图9所示。在控制逻辑电路和高电压产生器116中的内部电压检测器(未示出)来执行电压的检测。而且，由加电自动读取使能(PRE)信号控制自动读取操作的启动，并且不用中央处理单元的介入而实质地控制存储器操作。即，按照加电自动读取使能(PRE)信号的控制，可以在接通电源之后立即进行对数据的顺序访问。此时，在数据传输时间tR期间在第一页中的数据被发送到数据寄存器118。其后，通过用脉冲输送READ_ENABLERE信号而从数据寄存器118中顺序读出数据。
在本实施例中的第一页表示快闪存储器的第一页，即具有地址0x0000地址的页面，例如当使用X8器件(K9F1G08X0M)时，第一页的大小是2112字节。
现在，参照附图1-5来详细地说明本发明的一个说明性、非限定性的实施例。
如图1所示，按照本实施例的系统，即包括提供加电自动读取功能的快闪存储器的系统200包括：中央处理单元210，用于控制系统200的所有操作；顺序访问型快闪存储器212，用于执行自动读取操作，即当加电时将第一页的数据载入预定的数据寄存器中的操作；系统存储器214，由一种DRAM或SRAM构成，被要求用于执行存储在顺序访问型快闪存储器212中的引导相关的代码。通过在中央处理单元210、顺序访问型快闪存储器212和系统存储器214之间的系统总线216来执行数据传输。
在此，顺序访问型快闪存储器212具有在其第一页中的引导处理程序代码300a和引导加载程序代码300b，所述第一页具有用于存储器访问的在“0x0000”开始的地址，如图2所示，并且顺序访问型快闪存储器212存储引导程序代码302、OS代码304和应用程序和用户数据306。具体上，引导处理程序代码300a执行将引导加载程序代码300b复制到系统存储器214的特定区域的功能，引导加载程序代码300b执行将实际的引导程序代码302、OS代码304载入系统存储器214的功能。
现在，简要说明系统200的操作。如果对系统200加电，则通过参照图9所述的加电自动读取功能来将第一页的数据、即引导处理程序代码300a和引导加载程序代码300b载入数据寄存器(图7的118)。其后，中央处理单元210产生脉冲信号，即READ_ENABLE RE信号，接收引导处理程序代码300a并执行所述代码。在执行引导处理程序代码300a之后输入到中央处理单元210中的引导加载程序代码300b然后被载入系统存储器214。接着，中央处理单元210执行引导加载程序代码300b，结果，实际的引导程序代码302被载入系统存储器214。如果完成了引导程序代码302的加载，则通过以与传统的系统相同的方式执行引导程序代码302来初始化硬件，并且通过执行OS代码304来驱动系统200。
图3示出了在中央处理单元和快闪存储器之间的输入/输出关系。在此，存在问题在于因为中央处理单元210具有一般的ROM型接口并且顺序访问型快闪存储器212具有这样的一个接口，经由这个接口通过I/O引线复用命令和地址，当加电时不能任意访问顺序访问型快闪存储器212的第一页。
为了解决这个问题，如图4所示，本实施例利用将在任意地址访问的假设下编译的程序代码转换为允许顺序访问的一种代码的方法准备了引导处理程序代码300a和引导加载程序代码300b。即，因为当引导系统时，仅仅可以在顺序访问型快闪存储器212中进行顺序存储访问，因此考虑到此来安排引导处理程序代码300a和引导加载程序代码300b的命令和数据。
图4的左上部分示出了通过命令1将数据A移动到寄存器1，通过命令1将数据B移动到寄存器2。从图4的左下部分所示的系统总线业务存储器地址，可以看出地址被任意地产生。在此，命令1是控制信号，用于将数据从顺序访问型快闪存储器212向中央处理单元210的数据寄存器移动。
而且，图4的右上部分示出了根据顺序存储访问而重新配置的代码。通过命令1来进行对数据的访问，并且产生存储地址和READ_ENABLE RE信号。但是，因为从中央处理单元210产生的存储地址在顺序访问型快闪存储器212的接口被忽略，因此，仅仅通过READ_ENABLE RE信号向中央处理单元210发送在所述存储地址下面的地址中的数据。因此，所期望通过命令1获得的数据A被存储在寄存器1中。然后，中央处理单元210执行命令提取操作以便执行下一个命令，结果，一个存储地址和与命令1相关的READ_ENABLE RE信号被发送到顺序访问型快闪存储器212的接口，并且在下一个地址2中存在的命令1与所述存储地址无关地被执行，以便可以在寄存器2中存储数据B。以这种方式，虽然看起来中央处理单元210从任意地址提取数据，但是通过提高READ_ENABLE RE信号从顺序地址检索的值实际变成这个命令所需要的命令和数据。优选的是，利用在诸如Windows的操作系统中包括的代码转换程序或独立准备的代码转换程序来自动执行这样的代码转换。
按照本实施例的系统的引导被实现如下。参见图5，当对系统200加电时，存储在顺序访问型快闪存储器212的第一页(0x0000)中的一系列数据、即引导处理程序代码300a和引导加载程序代码300b被首先自动移动到顺序访问型快闪存储器212的数据寄存器(图7的118)(S100)。
然后，中央处理单元210访问载入数据寄存器118中的引导处理程序代码300a和引导加载程序代码300b(S110)。此时，通过来自中央处理单元210的READ_ENABLE RE信号来依序读出数据寄存器118的数据。接着，引导处理程序代码300a将引导加载程序代码300b复制到系统存储器214的特定区域中，并且引导加载程序代码300b执行将引导程序代码302和OS代码304装入系统存储器214中的功能(S112)。最后，按照中央处理单元210的控制，引导程序代码302执行基本的系统初始化，OS代码304执行剩余的初始化(S114)。于是完成系统的引导。
按照上述的本发明的典型实施例，因为不需要特定的控制逻辑电路或诸如ROM的附加存储器来将快闪存储器用作引导存储器，因此可以降低设计所需要的时间和系统成本。结果，可以在多种系统中使用快闪存储器作为引导存储器。
本发明不限于上述的说明性实施例的说明。本领域的技术人员会明白，在不背离本发明的精神和范畴的情况下，可以对其做出各种各样的替换、变化或修改。

Claims (8)

1.一种系统，包括：
数据寄存器；
快闪存储器，包括引导处理程序代码和引导加载程序代码、引导程序代码和OS代码，其中，当向系统加电时，快闪存储器将引导处理程序代码和引导加载程序代码载入数据寄存器；
系统存储器；
中央处理单元，通过执行引导处理程序代码来将在数据寄存器中的引导加载程序代码载入系统存储器，随后通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。
2.按照权利要求1的系统，其中所述引导处理程序代码和引导加载程序代码被存储在快闪存储器的第一页中。
3.按照权利要求1的系统，其中快闪存储器是顺序访问型快闪存储器。
4.按照权利要求2的系统，其中快闪存储器是顺序访问型快闪存储器。
5.一种引导系统的方法，包括步骤：
当对系统加电时，将存储在快闪存储器中的引导处理程序和引导加载程序载入快闪存储器的数据寄存器；以及
使得中央处理单元可以访问已经载入数据寄存器中的引导处理程序代码和引导加载程序，以便通过执行引导处理程序代码来将引导加载程序代码载入系统存储器，并且依序地，通过执行引导加载程序代码将引导程序代码和OS代码载入系统存储器。
6.按照权利要求5的方法，其中所述引导处理程序代码和引导加载程序代码被存储在快闪存储器的第一页中。
7.按照权利要求5的方法，其中快闪存储器是顺序访问型快闪存储器。
8.按照权利要求6的方法，其中快闪存储器是顺序访问型快闪存储器。
CNB031538134A 2002-09-24 2003-08-22 利用快闪存储器引导的系统和方法 Expired - Fee Related CN100456272C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0057930/02 2002-09-24
KR10-2002-0057930A KR100469669B1 (ko) 2002-09-24 2002-09-24 플래시 메모리를 이용하여 부팅되는 시스템 장치 및 그시스템 부팅 방법
KR0057930/2002 2002-09-24

Publications (2)

Publication Number Publication Date
CN1497462A CN1497462A (zh) 2004-05-19
CN100456272C true CN100456272C (zh) 2009-01-28

Family

ID=31987527

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031538134A Expired - Fee Related CN100456272C (zh) 2002-09-24 2003-08-22 利用快闪存储器引导的系统和方法

Country Status (5)

Country Link
US (1) US20040059906A1 (zh)
JP (1) JP2004118826A (zh)
KR (1) KR100469669B1 (zh)
CN (1) CN100456272C (zh)
TW (1) TWI246657B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146485A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 携帯端末
EP1681628B1 (en) 2005-01-14 2016-11-02 Telefonaktiebolaget LM Ericsson (publ) Method and device for initializing a booting procedure of a mobile device
WO2006074793A1 (en) * 2005-01-14 2006-07-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for initializing a booting procedure of a mobile device
US7356680B2 (en) * 2005-01-22 2008-04-08 Telefonaktiebolaget L M Ericsson (Publ) Method of loading information into a slave processor in a multi-processor system using an operating-system-friendly boot loader
EP1851771A2 (en) * 2005-02-11 2007-11-07 M-Systems Flash Disk Pioneers Ltd. Nand flash memory system architecture
US20070016721A1 (en) * 2005-07-18 2007-01-18 Wyse Technology Inc. Flash file system power-up by using sequential sector allocation
KR100667822B1 (ko) 2005-10-10 2007-01-11 삼성전자주식회사 낸드 플래시 메모리를 이용한 화상형성장치의 초기화제어장치 및 방법
JP2007133683A (ja) * 2005-11-10 2007-05-31 Sony Corp メモリシステム
CN100362472C (zh) * 2005-12-06 2008-01-16 海信集团有限公司 嵌入式设备系统动态引导的方法
US8291226B2 (en) 2006-02-10 2012-10-16 Qualcomm Incorporated Method and apparatus for securely booting from an external storage device
KR100678023B1 (ko) * 2006-02-15 2007-02-02 삼성전자주식회사 이동통신 단말기의 부팅시간 단축 방법
DE602006008270D1 (de) * 2006-03-29 2009-09-17 St Microelectronics Srl Verfahren und Vorrichtung zur Detektion von möglicher Korruption von Sektorschutzinformationen eines in einem bordeigenen flüchtigen Speicherarray gespeicherten nichtflüchtigen Speichers beim Einschalten
CN100377086C (zh) * 2006-03-31 2008-03-26 浙江大学 嵌入式系统中直接从文件系统运行程序的实现方法
JP2007299227A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 情報処理装置及び情報処理装置のブート方法
US20070260869A1 (en) * 2006-05-01 2007-11-08 Symbol Technologies, Inc. Apparatus and Method for Booting a Computing Device from a NAND Memory Device
KR100790168B1 (ko) * 2006-07-14 2008-01-02 삼성전자주식회사 프로세싱 시스템에서 낸드플래시 메모리를 이용하여 부팅을수행하는 방법 및 장치
US20090049232A1 (en) * 2007-08-17 2009-02-19 Sandeep Brahmadathan Execute-in-place implementation for a nand device
KR100964636B1 (ko) * 2007-10-01 2010-06-21 세메스 주식회사 시스템 제어기 및 그 구동 방법
US8683213B2 (en) 2007-10-26 2014-03-25 Qualcomm Incorporated Progressive boot for a wireless device
JP2010134741A (ja) * 2008-12-05 2010-06-17 Internatl Business Mach Corp <Ibm> プログラムを実行する方法およびシステム
CN102279757B (zh) * 2010-06-11 2016-08-17 无锡中感微电子股份有限公司 一种系统程序启动的方法及装置
CN103150000B (zh) * 2011-12-07 2016-01-20 神讯电脑(昆山)有限公司 低温开机方法及其电子装置
KR101429086B1 (ko) * 2013-03-29 2014-08-13 대한민국 추진 제어 레버 및 추진 제어 레버의 제어방법
JP5744118B2 (ja) 2013-07-17 2015-07-01 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR102147916B1 (ko) * 2014-04-14 2020-08-26 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
JP6820162B2 (ja) 2016-06-27 2021-01-27 川崎重工業株式会社 バケットホイール
CN110083393B (zh) * 2019-01-30 2022-12-16 北京品驰医疗设备有限公司 快闪存储器和植入式医疗设备
CN110059005B (zh) * 2019-01-30 2022-12-16 北京品驰医疗设备有限公司 快闪存储器的程序检测方法和植入式医疗设备
CN110060726B (zh) * 2019-01-30 2022-12-16 北京品驰医疗设备有限公司 快闪存储器的程序检测方法和植入式医疗设备
CN113064652B (zh) * 2021-04-01 2023-03-14 海光信息技术股份有限公司 用于中央处理单元的启动代码的装置、方法、设备和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238048A (zh) * 1996-11-15 1999-12-08 塞瑞斯逻辑公司 允许动态系统配置和诊断的自引导装置
WO2001052062A2 (en) * 2000-01-14 2001-07-19 Advanced Micro Devices, Inc. Computer system initialization via boot code stored in sequential access memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519843A (en) * 1993-03-15 1996-05-21 M-Systems Flash memory system providing both BIOS and user storage capability
US5822581A (en) * 1995-09-29 1998-10-13 Intel Corporation Method for CMOS configuration information storage and retrieval in flash
KR19980058287A (ko) * 1996-12-30 1998-09-25 정장호 중앙처리장치의 부팅회로
KR19990002308A (ko) * 1997-06-19 1999-01-15 김영환 셋탑박스의 부팅롬 장치
KR20000033437A (ko) * 1998-11-23 2000-06-15 홍종만 부트스트랩로더 기능 구현 장치
US6948099B1 (en) * 1999-07-30 2005-09-20 Intel Corporation Re-loading operating systems
KR20010087868A (ko) * 2000-03-09 2001-09-26 김광수 리눅스 운영 체제 부팅 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238048A (zh) * 1996-11-15 1999-12-08 塞瑞斯逻辑公司 允许动态系统配置和诊断的自引导装置
WO2001052062A2 (en) * 2000-01-14 2001-07-19 Advanced Micro Devices, Inc. Computer system initialization via boot code stored in sequential access memory

Also Published As

Publication number Publication date
KR100469669B1 (ko) 2005-02-02
JP2004118826A (ja) 2004-04-15
TWI246657B (en) 2006-01-01
CN1497462A (zh) 2004-05-19
KR20040026461A (ko) 2004-03-31
TW200405198A (en) 2004-04-01
US20040059906A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
CN100456272C (zh) 利用快闪存储器引导的系统和方法
US7657696B2 (en) Method to detect NAND-flash parameters by hardware automatically
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
US6131139A (en) Apparatus and method of simultaneously reading and writing data in a semiconductor device having a plurality of flash memories
US7234052B2 (en) System boot using NAND flash memory and method thereof
KR100974561B1 (ko) 비선형 메모리로부터의 부팅
US6836434B2 (en) Mode selection in a flash memory device
US20070067603A1 (en) Nonvolatile memory device and the method of generation of the address translation table
US20010018724A1 (en) Nonvolatile semiconductor memory device
US7240146B2 (en) Random access interface in a serial memory device
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
KR100634436B1 (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
KR102187521B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
JPH08263361A (ja) フラッシュメモリカード
JP2004295865A (ja) 自動ブーティングシステム及び自動ブーティング方法
CN100485810C (zh) 逻辑与非快闪存储器芯片存取方法及与非快闪存储器芯片
KR20060129804A (ko) 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
US6442068B1 (en) Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration
CN108538332B (zh) 与非门闪存的读取方法
KR100737919B1 (ko) 낸드 플래시 메모리의 프로그램 방법 및 메모리 시스템의프로그램 방법
CN101923570A (zh) 一种在Windows CE环境下建立大页面NAND Flash存储系统的方法
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
JP6708762B1 (ja) 半導体記憶装置
US6662279B2 (en) DQ mask to force internal data to mask external data in a flash memory
TWI701553B (zh) 反及閘快閃記憶體的讀取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128