JPH08335193A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH08335193A JPH08335193A JP7141943A JP14194395A JPH08335193A JP H08335193 A JPH08335193 A JP H08335193A JP 7141943 A JP7141943 A JP 7141943A JP 14194395 A JP14194395 A JP 14194395A JP H08335193 A JPH08335193 A JP H08335193A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- memory
- page
- storage device
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 本発明の情報処理装置は、サスペンド時に、
ハードディスク等の不揮発性の記憶装置にメモリ内容を
保存する機能を有する装置において、サスペンド処理時
間を短縮することを目的とする。 【構成】 上記目的を達成する為に、本発明の情報処理
装置は、メモリの所定の領域毎に、内容が書き変わった
か否かを示すフラグを有し、サスペンド処理時にフラグ
の状態をチェックしながら、メモリの内容をハードディ
スクへ保存する。
ハードディスク等の不揮発性の記憶装置にメモリ内容を
保存する機能を有する装置において、サスペンド処理時
間を短縮することを目的とする。 【構成】 上記目的を達成する為に、本発明の情報処理
装置は、メモリの所定の領域毎に、内容が書き変わった
か否かを示すフラグを有し、サスペンド処理時にフラグ
の状態をチェックしながら、メモリの内容をハードディ
スクへ保存する。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に、サスペンド機能を持つ情報処理装置に関するもので
ある。
に、サスペンド機能を持つ情報処理装置に関するもので
ある。
【０００２】
【従来の技術】従来、ノートブックパソコン等の情報処
理装置に見られるサスペンド機能において、メモリに電
力を供給する方法（以後、５Ｖサスペンドと呼ぶ）と、
メモリ上の情報をハードディスク等の外部記憶装置に保
存し、メモリに対する電力の供給を停止する方法（以後
０Ｖサスペンドと呼ぶ）とがある。
理装置に見られるサスペンド機能において、メモリに電
力を供給する方法（以後、５Ｖサスペンドと呼ぶ）と、
メモリ上の情報をハードディスク等の外部記憶装置に保
存し、メモリに対する電力の供給を停止する方法（以後
０Ｖサスペンドと呼ぶ）とがある。
【０００３】５Ｖサスペンドではメモリ上に情報が残っ
ているので、サスペンドするために外部記憶装置にメモ
リ情報の保存の処理が必要無いためサスペンド処理に時
間がかからなく、かつ、リジューム処理においてもメモ
リ上に情報が既に存在するため処理に時間がかからない
という利点がある。しかしながら、５Ｖサスペンドでは
メモリに常時電源を供給するため、０Ｖサスペンドに比
べてバッテリの寿命が短くなるという欠点がある。
ているので、サスペンドするために外部記憶装置にメモ
リ情報の保存の処理が必要無いためサスペンド処理に時
間がかからなく、かつ、リジューム処理においてもメモ
リ上に情報が既に存在するため処理に時間がかからない
という利点がある。しかしながら、５Ｖサスペンドでは
メモリに常時電源を供給するため、０Ｖサスペンドに比
べてバッテリの寿命が短くなるという欠点がある。
【０００４】０Ｖサスペンドではメモリ上の情報を外部
記憶装置等に保存してメモリへの電源供給を停止するた
め、５Ｖサスペンドに比べてバッテリの寿命は伸びると
いう利点があるがサスペンド及びリジュームの処理で外
部記憶装置等にアクセスするため時間がかかるという欠
点がある。
記憶装置等に保存してメモリへの電源供給を停止するた
め、５Ｖサスペンドに比べてバッテリの寿命は伸びると
いう利点があるがサスペンド及びリジュームの処理で外
部記憶装置等にアクセスするため時間がかかるという欠
点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、５Ｖサスペンドと０Ｖサスペンドにおい
て、長所と短所があり、それぞれの長所がそれぞれの短
所になっている。
来の技術では、５Ｖサスペンドと０Ｖサスペンドにおい
て、長所と短所があり、それぞれの長所がそれぞれの短
所になっている。
【０００６】本発明の情報処理装置の目的は、０Ｖサス
ペンドの長所である、サスペンド時のバッテリの消費を
抑えることと、５Ｖサスペンドの長所である、サスペン
ド処理時間の短縮を両立させることにある。
ペンドの長所である、サスペンド時のバッテリの消費を
抑えることと、５Ｖサスペンドの長所である、サスペン
ド処理時間の短縮を両立させることにある。
【０００７】
【課題を解決するための手段及び作用】本願発明の情報
処理装置は、メモリ上の情報を不揮発性の記憶装置に保
存してサスペンドする機能を有する情報処理装置におい
て、前記メモリの所定の領域毎に書き換えがあったか否
かを示すフラグと、該フラグが設定されている領域の情
報を前記不揮発性の記憶装置に格納する制御手段とを有
する。
処理装置は、メモリ上の情報を不揮発性の記憶装置に保
存してサスペンドする機能を有する情報処理装置におい
て、前記メモリの所定の領域毎に書き換えがあったか否
かを示すフラグと、該フラグが設定されている領域の情
報を前記不揮発性の記憶装置に格納する制御手段とを有
する。
【０００８】上記構成により、書き換えのあった領域を
示すフラグを用い、フラグがセットされている領域の情
報を不揮発性の記憶装置に格納する。
示すフラグを用い、フラグがセットされている領域の情
報を不揮発性の記憶装置に格納する。
【０００９】
【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。
に説明する。
【００１０】図１は本実施例にかかる情報処理装置のブ
ロック図である。
ロック図である。
【００１１】図において１は情報処理装置全体を制御す
るＣＰＵであり、後述するフローチャートに基づき処理
を行う。
るＣＰＵであり、後述するフローチャートに基づき処理
を行う。
【００１２】２はＣＰＵ１に接続されアドレス・デコー
ダを含むメモリ・モジュール、３は本発明のフラグを保
存するメモリ、４はフラグの書き込み時と読み出し時で
使用するアドレス・バスを変更するアドレス・バス・セ
レクタ、５はフラグとして書き込むデータを生成するデ
ータ・ジェネレータ、６はＣＰＵ１とメモリ２とデータ
ジェネレータ５に接続された情報処理装置のデータ・バ
ス、７はＣＰＵ１とメモリ２とデータジェネレータ５に
接続された情報処理装置の下位のアドレス・バス、８は
ＣＰＵ１とメモリ２とデータジェネレータ５に接続され
た情報処理装置の上位のアドレス・バス、９はＣＰＵ１
の端子ＷＲから出力される書き込み信号、１０はＣＰＵ
１の端子ＲＤから出力される読み出し信号、１１はアド
レス・バス・ジェネレータ４から出力されるチップ・セ
レクト信号である。
ダを含むメモリ・モジュール、３は本発明のフラグを保
存するメモリ、４はフラグの書き込み時と読み出し時で
使用するアドレス・バスを変更するアドレス・バス・セ
レクタ、５はフラグとして書き込むデータを生成するデ
ータ・ジェネレータ、６はＣＰＵ１とメモリ２とデータ
ジェネレータ５に接続された情報処理装置のデータ・バ
ス、７はＣＰＵ１とメモリ２とデータジェネレータ５に
接続された情報処理装置の下位のアドレス・バス、８は
ＣＰＵ１とメモリ２とデータジェネレータ５に接続され
た情報処理装置の上位のアドレス・バス、９はＣＰＵ１
の端子ＷＲから出力される書き込み信号、１０はＣＰＵ
１の端子ＲＤから出力される読み出し信号、１１はアド
レス・バス・ジェネレータ４から出力されるチップ・セ
レクト信号である。
【００１３】データバス６、アドレスバス７、８には他
の構成（例えば、表示装置、外部記憶装置等）も接続さ
れるが、本図においては省略してある。
の構成（例えば、表示装置、外部記憶装置等）も接続さ
れるが、本図においては省略してある。
【００１４】図２は電源投入時等の初期化の際、図３は
ＣＰＵがメモリに対して書き込みを行う際、図４は情報
処理装置がアイドル状態となった際のシステムが行う処
理のフローチャートであり、以下このフローチャートに
基づき本実施例を説明する。
ＣＰＵがメモリに対して書き込みを行う際、図４は情報
処理装置がアイドル状態となった際のシステムが行う処
理のフローチャートであり、以下このフローチャートに
基づき本実施例を説明する。
【００１５】まず、情報処理装置の電源がＯＮになる、
もしくはリセット等により再起動されたとき、システム
の初期化の一環として図２で表わされる初期化の処理を
行う。
もしくはリセット等により再起動されたとき、システム
の初期化の一環として図２で表わされる初期化の処理を
行う。
【００１６】ステップＳ１においてページ・アクセス・
フラグ３を初期化するために、アドレス・バス・セレク
タ４のアドレス・デコーダのアドレスをページアクセス
フラグ３の先頭アドレスに初期化し、データ・ジェネレ
ータ５の出力データをフラグがクリアされた状態に初期
化する。
フラグ３を初期化するために、アドレス・バス・セレク
タ４のアドレス・デコーダのアドレスをページアクセス
フラグ３の先頭アドレスに初期化し、データ・ジェネレ
ータ５の出力データをフラグがクリアされた状態に初期
化する。
【００１７】ステップＳ２においてアドレス・バス・セ
レクタ４からページ・アクセス・フラグ３に対して、チ
ップ・セレクト信号１１とライト・イネーブル信号１２
を出力し、データ・ジェネレータ５から出力される初期
化データをページ・アクセス・フラグ３が入力するよう
にする。この動作をページ・アクセス・フラグ３のメモ
リ空間全てが初期化されるまで繰り返す。
レクタ４からページ・アクセス・フラグ３に対して、チ
ップ・セレクト信号１１とライト・イネーブル信号１２
を出力し、データ・ジェネレータ５から出力される初期
化データをページ・アクセス・フラグ３が入力するよう
にする。この動作をページ・アクセス・フラグ３のメモ
リ空間全てが初期化されるまで繰り返す。
【００１８】ステップＳ３においてアドレス・バス・セ
レクタ４を高位のアドレス・バス８を選択し、データ・
ジェネレータ５はフラグをセットした状態にするように
してフラグ・モードに設定する。
レクタ４を高位のアドレス・バス８を選択し、データ・
ジェネレータ５はフラグをセットした状態にするように
してフラグ・モードに設定する。
【００１９】図３は情報処理装置が通常の動作を行って
いるときにＣＰＵがメモリに対して書き込みを行う場合
にその書き込みが行われたページのページ・アクセス・
フラグをセットする手順を示したフロー・チャートであ
る。
いるときにＣＰＵがメモリに対して書き込みを行う場合
にその書き込みが行われたページのページ・アクセス・
フラグをセットする手順を示したフロー・チャートであ
る。
【００２０】ＣＰＵ１がメモリ２に対して書き込みを行
う時ライト信号９を出力する。ステップＳ１１ではこの
ライト信号９がＣＰＵ１から出力されるのを待つループ
である。ＣＰＵ１からライト信号９が出力されるとアド
レス・バス・セレクタ内に保存された前回アクセスした
高位のアドレスと現在ＣＰＵ１から出力されている高位
のアドレス８を比較し、もし同じなら処理を中断し、ラ
イト信号９が出力されるのを待つループであるステップ
Ｓ１１に戻る。
う時ライト信号９を出力する。ステップＳ１１ではこの
ライト信号９がＣＰＵ１から出力されるのを待つループ
である。ＣＰＵ１からライト信号９が出力されるとアド
レス・バス・セレクタ内に保存された前回アクセスした
高位のアドレスと現在ＣＰＵ１から出力されている高位
のアドレス８を比較し、もし同じなら処理を中断し、ラ
イト信号９が出力されるのを待つループであるステップ
Ｓ１１に戻る。
【００２１】比較された結果、違いアドレスであった場
合、ステップＳ１４においてアドレス・バス・セレクタ
４からチップ・セレクト信号１１とライト信号１２を出
力し、ステップＳ１５においてデータ・ジェネレータ５
に設定されているフラグを立てた状態のデータをページ
・アクセス・フラグ３に入力する。
合、ステップＳ１４においてアドレス・バス・セレクタ
４からチップ・セレクト信号１１とライト信号１２を出
力し、ステップＳ１５においてデータ・ジェネレータ５
に設定されているフラグを立てた状態のデータをページ
・アクセス・フラグ３に入力する。
【００２２】図４は情報処理装置がアイドル状態になっ
たときに行う処理のフローチャートである。
たときに行う処理のフローチャートである。
【００２３】情報処理装置がアイドル状態になると、ス
テップＳ２１においてページ・アクセス・フラグ３をＣ
ＰＵ１からメモリとして読み出せるように下位のアドレ
ス・バス７を選択し、高位のアドレス・バス８があらか
じめ決められた特定のページ（例えばＤ０００）の時、
ページ・アクセス・フラグ３に対してチップ・セレクト
信号１１を出力するように設定する。また、データ・ジ
ェネレータ５を通じてＣＰＵ１のリード信号をページ・
アクセス・フラグ３のアウトプット・イネーブル信号１
３に入力するように設定する。
テップＳ２１においてページ・アクセス・フラグ３をＣ
ＰＵ１からメモリとして読み出せるように下位のアドレ
ス・バス７を選択し、高位のアドレス・バス８があらか
じめ決められた特定のページ（例えばＤ０００）の時、
ページ・アクセス・フラグ３に対してチップ・セレクト
信号１１を出力するように設定する。また、データ・ジ
ェネレータ５を通じてＣＰＵ１のリード信号をページ・
アクセス・フラグ３のアウトプット・イネーブル信号１
３に入力するように設定する。
【００２４】ステップＳ２２においてＣＰＵ１があらか
じめ決められた特定のページ（例えばＤ０００）内のフ
ラグの空間からメモリからデータを読みだすのと同様に
ページ・アクセス・フラグ３からデータを読み出す。こ
のときメモリ２からデータを読み出さないようにメモリ
２へのアウトプット・イネーブル信号１４は出力しな
い。ステップＳ２２の処理をフラグの立っているページ
が見つかるか、もしくは、最後のページまで探し終わる
まで続ける。もし、フラグが立っているページが見つか
った場合そのページを記憶し、フラグをクリアする。
じめ決められた特定のページ（例えばＤ０００）内のフ
ラグの空間からメモリからデータを読みだすのと同様に
ページ・アクセス・フラグ３からデータを読み出す。こ
のときメモリ２からデータを読み出さないようにメモリ
２へのアウトプット・イネーブル信号１４は出力しな
い。ステップＳ２２の処理をフラグの立っているページ
が見つかるか、もしくは、最後のページまで探し終わる
まで続ける。もし、フラグが立っているページが見つか
った場合そのページを記憶し、フラグをクリアする。
【００２５】次に、ステップＳ２３においてアドレス・
バス・セレクタ４を高位のアドレス・バス８を選択し、
データ・ジェネレータ５はフラグをセットした状態にす
るようにしてフラグ・モードに設定する。
バス・セレクタ４を高位のアドレス・バス８を選択し、
データ・ジェネレータ５はフラグをセットした状態にす
るようにしてフラグ・モードに設定する。
【００２６】ステップ２４において、ステップＳ２２に
おいてフラグが立っているページが見つかったかどうか
を調べ見つからなかった場合、処理を終了する。もし、
ステップＳ２２においてフラグが立っているページが見
つかっていた場合、ステップＳ２５においてフラグが立
っていたページのメモリ２の内容をハードディスク等の
外部記憶装置に保存し、この処理を中断する。
おいてフラグが立っているページが見つかったかどうか
を調べ見つからなかった場合、処理を終了する。もし、
ステップＳ２２においてフラグが立っているページが見
つかっていた場合、ステップＳ２５においてフラグが立
っていたページのメモリ２の内容をハードディスク等の
外部記憶装置に保存し、この処理を中断する。
【００２７】情報処理装置がアイドル状態の時、定期的
に図４に示される処理を呼び出すことによりアイドル中
にすべてのページの保存を行うことが出来る。
に図４に示される処理を呼び出すことによりアイドル中
にすべてのページの保存を行うことが出来る。
【００２８】そして、０Ｖレジュームを行う時に、フラ
グを全てチェックして行き、フラグがセットされている
領域を外部記憶装置に格納し、フラグがセットされてい
ない領域の情報は既に外部記憶装置に格納されているの
でそのままとする。
グを全てチェックして行き、フラグがセットされている
領域を外部記憶装置に格納し、フラグがセットされてい
ない領域の情報は既に外部記憶装置に格納されているの
でそのままとする。
【００２９】このようにして、書き換えのあった部分の
情報を適時外部記憶装置に格納するので、０Ｖレジュー
ムを行う時の時間を短縮できる。
情報を適時外部記憶装置に格納するので、０Ｖレジュー
ムを行う時の時間を短縮できる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
情報処理装置がサスペンド状態になるとき、メモリ上の
内容をハードディスクに保存するための時間が短縮され
るという効果がある。さらに携帯用の情報処理装置等で
は携帯するためのサスペンド時の待ち時間が短縮される
という効果がある。
情報処理装置がサスペンド状態になるとき、メモリ上の
内容をハードディスクに保存するための時間が短縮され
るという効果がある。さらに携帯用の情報処理装置等で
は携帯するためのサスペンド時の待ち時間が短縮される
という効果がある。
【図１】本発明の一実施例に係る情報処理装置のブロッ
ク図である。
ク図である。
【図２】情報処理装置の初期化時及びレジューム時に行
う本発明の初期化処理のフローチャートである。
う本発明の初期化処理のフローチャートである。
【図３】フラグをセットを行うときの処理のフローチャ
ートである。
ートである。
【図４】情報処理装置のアイドル時に行う処理のフロー
チャートである。
チャートである。
１ ＣＰＵ ２ メモリモジュール ３ ページ・アクセス・フラグを保存するメモリ ４ アドレス・バス・セレクタ ５ データ・ジェネレータ ６ データ・バス ７ 下位１６ビットのアドレス・バス ８ 上位１６ビットのアドレス・バス ９ ライト信号 １０ リード信号 １１ チップ・セレクト信号
Claims (3)
- 【請求項１】 メモリ上の情報を不揮発性の記憶装置に
保存してサスペンドする機能を有する情報処理装置にお
いて、 前記メモリの所定の領域毎に書き換えがあったか否かを
示すフラグと、 該フラグが設定されている領域の情報を前記不揮発性の
記憶装置に格納する制御手段とを有することを特徴とす
る情報処理装置。 - 【請求項２】 メモリの領域に対して書き換えが起こる
都度にフラグをセットするフラグセット手段を更に有し
たことを特徴とする請求項１記載の情報処理装置。 - 【請求項３】 フラグがセットされた領域の情報を不揮
発性の記憶装置に格納する都度にフラグをクリアするフ
ラグリセット手段を更に有することを特徴とする請求項
２記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141943A JPH08335193A (ja) | 1995-06-08 | 1995-06-08 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7141943A JPH08335193A (ja) | 1995-06-08 | 1995-06-08 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335193A true JPH08335193A (ja) | 1996-12-17 |
Family
ID=15303754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7141943A Withdrawn JPH08335193A (ja) | 1995-06-08 | 1995-06-08 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335193A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004474A (ja) * | 2005-06-23 | 2007-01-11 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理方法 |
| JP2012037977A (ja) * | 2010-08-04 | 2012-02-23 | Sony Corp | 情報処理装置、電源制御方法、およびプログラム |
-
1995
- 1995-06-08 JP JP7141943A patent/JPH08335193A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004474A (ja) * | 2005-06-23 | 2007-01-11 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理方法 |
| JP2012037977A (ja) * | 2010-08-04 | 2012-02-23 | Sony Corp | 情報処理装置、電源制御方法、およびプログラム |
| US9075604B2 (en) | 2010-08-04 | 2015-07-07 | Sony Corporation | Device and method for determining whether to hold data in a memory area before transitioning to a power saving state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336161B1 (en) | Computer configuration system and method with state and restoration from non-volatile semiconductor memory | |
| TWI407300B (zh) | 電源管理控制器與方法 | |
| KR100589564B1 (ko) | 프로세서/메모리 모듈을 갖는 컴퓨터 시스템 | |
| US7519808B2 (en) | Method and apparatus for quickly reanimating devices from hibernation | |
| US7356717B2 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| CN101246389A (zh) | 提供从休眠状态瞬时接通恢复的计算系统节电方法和装置 | |
| JP2007122627A (ja) | 情報処理装置及びメモリ初期化方法 | |
| KR20110006352A (ko) | 시스템 고속 부팅 장치 및 방법 | |
| KR20080099692A (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
| JPH07129287A (ja) | コンピュータ装置 | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| US6212609B1 (en) | Alternate access mechanism for saving and restoring state of read-only register | |
| JP2003085041A (ja) | ディスクキャッシュシステム | |
| JPH08335193A (ja) | 情報処理装置 | |
| JP2009258925A (ja) | 計算機システムおよび計算機システムのメモリ管理方法 | |
| JPH0844622A (ja) | 情報処理装置 | |
| JP2004078772A (ja) | マイクロコンピュータ装置の待機時の処理方法およびマイクロコンピュータ装置 | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JPH10207789A (ja) | 情報処理装置、情報処理方法および記憶媒体 | |
| US7065639B2 (en) | Utilization of SRAM in an execution of initialization code process upon system start up | |
| JP2000081921A (ja) | コンピュ―タシステム | |
| JP2001125659A (ja) | 情報処理装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |