JPH10207789A - 情報処理装置、情報処理方法および記憶媒体 - Google Patents
情報処理装置、情報処理方法および記憶媒体Info
- Publication number
- JPH10207789A JPH10207789A JP9010328A JP1032897A JPH10207789A JP H10207789 A JPH10207789 A JP H10207789A JP 9010328 A JP9010328 A JP 9010328A JP 1032897 A JP1032897 A JP 1032897A JP H10207789 A JPH10207789 A JP H10207789A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- area
- information
- memory
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 サスペンド時のバッテリの消費を抑えるとい
う、いわゆる０Ｖサスペンドの長所を維持しつつ、リジ
ューム処理の時間が短縮できるようにする。 【解決手段】 メモリ上の情報を不揮発性の記憶装置に
保存してサスペンドする機能を有する情報処理装置にお
いて、前記メモリの所定領域毎に書換えがあったときフ
ラグを立て、リジューム時に、フラグが立っている領域
があるか調べ（Ｓ２５）、フラグが立っている領域のメ
モリ内容を、前記不揮発性の記憶装置から優先的に復元
する（Ｓ２６）。
う、いわゆる０Ｖサスペンドの長所を維持しつつ、リジ
ューム処理の時間が短縮できるようにする。 【解決手段】 メモリ上の情報を不揮発性の記憶装置に
保存してサスペンドする機能を有する情報処理装置にお
いて、前記メモリの所定領域毎に書換えがあったときフ
ラグを立て、リジューム時に、フラグが立っている領域
があるか調べ（Ｓ２５）、フラグが立っている領域のメ
モリ内容を、前記不揮発性の記憶装置から優先的に復元
する（Ｓ２６）。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置、情
報処理方法および記憶媒体に関し、特に、サスペンド機
能を持つ情報処理装置、情報処理方法および記憶媒体に
関するものである。
報処理方法および記憶媒体に関し、特に、サスペンド機
能を持つ情報処理装置、情報処理方法および記憶媒体に
関するものである。
【０００２】
【従来の技術】従来、ノートブックパソコン等に見られ
るサスペンド機能において、メモリに電力を供給する方
法（以後、５Ｖサスペンドと呼ぶ）と、メモリ上の情報
をハードディスク等の外部記憶装置に保存し、メモリに
対する電力の供給を停止する方法（以後０Ｖサスペンド
と呼ぶ）とがある。
るサスペンド機能において、メモリに電力を供給する方
法（以後、５Ｖサスペンドと呼ぶ）と、メモリ上の情報
をハードディスク等の外部記憶装置に保存し、メモリに
対する電力の供給を停止する方法（以後０Ｖサスペンド
と呼ぶ）とがある。
【０００３】５Ｖサスペンドでは、メモリ上に情報が残
っているので、サスペンドするために外部記憶装置にメ
モリ情報を保存する処理が必要でないためサスペンド処
理に時間がかからなく、かつ、リジューム処理において
もメモリ上に情報が既に存在するため処理に時間がかか
らないという利点がある。しかしながら、５Ｖサスペン
ドではメモリに常時電源を供給するためバッテリの寿命
が短くなるという問題がある。
っているので、サスペンドするために外部記憶装置にメ
モリ情報を保存する処理が必要でないためサスペンド処
理に時間がかからなく、かつ、リジューム処理において
もメモリ上に情報が既に存在するため処理に時間がかか
らないという利点がある。しかしながら、５Ｖサスペン
ドではメモリに常時電源を供給するためバッテリの寿命
が短くなるという問題がある。
【０００４】０Ｖサスペンドではメモリ上の情報を外部
記憶装置等に保存してメモリへの電源供給を停止するた
め、５Ｖサスペンドに比べてバッテリの寿命は伸びると
いう利点があるが、サスペンド及びリジュームの処理で
外部記憶装置等にアクセスするため時間がかかるという
問題がある。
記憶装置等に保存してメモリへの電源供給を停止するた
め、５Ｖサスペンドに比べてバッテリの寿命は伸びると
いう利点があるが、サスペンド及びリジュームの処理で
外部記憶装置等にアクセスするため時間がかかるという
問題がある。
【０００５】
【発明が解決しようとする課題】しかしながら、前述の
従来例では、５Ｖサスペンドと０Ｖサスペンドにおい
て、長所と短所があり、それぞれの長所がそれぞれの短
所になっている。
従来例では、５Ｖサスペンドと０Ｖサスペンドにおい
て、長所と短所があり、それぞれの長所がそれぞれの短
所になっている。
【０００６】０Ｖサスペンドにおけるサスペンド時間の
短縮を実現する手段としては、本発明者が既に特願平７
−１４１９４３号で提案している。
短縮を実現する手段としては、本発明者が既に特願平７
−１４１９４３号で提案している。
【０００７】本発明は、このような状況のもとでなされ
たもので、サスペンド時のバッテリの消費を抑えるとい
う０Ｖサスペンドの長所を維持しつつ、リジューム処理
時間の短縮ができる情報処理装置、情報処理方法および
記憶媒体を提供することを目的とするものである。
たもので、サスペンド時のバッテリの消費を抑えるとい
う０Ｖサスペンドの長所を維持しつつ、リジューム処理
時間の短縮ができる情報処理装置、情報処理方法および
記憶媒体を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明では情報処理装置を次の（１）〜（６）のと
おりに、情報処理方法を次の（７）のとおりに、記憶媒
体を次の（８）のとおりに構成する。
め、本発明では情報処理装置を次の（１）〜（６）のと
おりに、情報処理方法を次の（７）のとおりに、記憶媒
体を次の（８）のとおりに構成する。
【０００９】（１）メモリ上の情報を不揮発性の記憶装
置に保存してサスペンドする機能を有する情報処理装置
であって、前記メモリの所定の領域毎に書換えがあった
か否かを示すフラグと、このフラグが設定されている領
域を示す情報を前記不揮発性の記憶装置に格納する制御
手段とを備えた情報処理装置。
置に保存してサスペンドする機能を有する情報処理装置
であって、前記メモリの所定の領域毎に書換えがあった
か否かを示すフラグと、このフラグが設定されている領
域を示す情報を前記不揮発性の記憶装置に格納する制御
手段とを備えた情報処理装置。
【００１０】（２）メモリの各領域に対して書換えが起
こる都度にフラグを調べ、フラグがセットされていない
ときにフラグをセットするフラグセット手段を備えた前
記（１）記載の情報処理装置。
こる都度にフラグを調べ、フラグがセットされていない
ときにフラグをセットするフラグセット手段を備えた前
記（１）記載の情報処理装置。
【００１１】（３）メモリの各領域に対しての書換えが
起きる都度にフラグを調べ、フラグがセットされていな
いときに該領域を示す情報をＦＩＦＯバッファに入力す
るＦＩＦＯバッファ入力手段を備えた前記（２）記載の
情報処理装置。
起きる都度にフラグを調べ、フラグがセットされていな
いときに該領域を示す情報をＦＩＦＯバッファに入力す
るＦＩＦＯバッファ入力手段を備えた前記（２）記載の
情報処理装置。
【００１２】（４）フラグがセットされた領域を示す情
報をＦＩＦＯバッファに入力する都度にＦＩＦＯバッフ
ァから削除される領域のフラグをクリアするフラグリセ
ット手段を備えた前記（３）記載の情報処理装置。
報をＦＩＦＯバッファに入力する都度にＦＩＦＯバッフ
ァから削除される領域のフラグをクリアするフラグリセ
ット手段を備えた前記（３）記載の情報処理装置。
【００１３】（５）サスペンド時にＦＩＦＯバッファの
領域を示す情報を不揮発性の記憶装置に格納する手段を
備えた前記（３）または（４）記載の情報処理装置。
領域を示す情報を不揮発性の記憶装置に格納する手段を
備えた前記（３）または（４）記載の情報処理装置。
【００１４】（６）リジューム時に、不揮発性の記憶装
置より復元されたフラグが設定されている領域を示す情
報で指定される領域のメモリの情報を不揮発性の記憶装
置より復元する手段と、リジューム後に不揮発性の記憶
装置に格納されている他の領域の情報を復元する手段と
を備えた前記（１）記載の情報処理装置。
置より復元されたフラグが設定されている領域を示す情
報で指定される領域のメモリの情報を不揮発性の記憶装
置より復元する手段と、リジューム後に不揮発性の記憶
装置に格納されている他の領域の情報を復元する手段と
を備えた前記（１）記載の情報処理装置。
【００１５】（７）メモリ上の情報を不揮発性の記憶装
置に保存してサスペンドする機能を有する情報処理方法
において、前記メモリの所定の領域毎に書換えがあった
ときフラグを立て、リジューム時に、前記不揮発性の記
憶装置から、フラグの立っている領域から優先して復元
する情報処理方法。
置に保存してサスペンドする機能を有する情報処理方法
において、前記メモリの所定の領域毎に書換えがあった
ときフラグを立て、リジューム時に、前記不揮発性の記
憶装置から、フラグの立っている領域から優先して復元
する情報処理方法。
【００１６】（８）前記（７）記載の情報処理方法を実
現するためのプログラムを記憶した記憶媒体。
現するためのプログラムを記憶した記憶媒体。
【００１７】
【発明の実施の形態】以下本発明の実施の形態を“情報
処理装置”の実施例により詳しく説明する。なお、本発
明にはこれに限らず、情報処理方法の形で、更にこの情
報処理方法を実現するためのプログラムを記憶した記憶
媒体の形で実施することができる。
処理装置”の実施例により詳しく説明する。なお、本発
明にはこれに限らず、情報処理方法の形で、更にこの情
報処理方法を実現するためのプログラムを記憶した記憶
媒体の形で実施することができる。
【００１８】
【実施例】図１は実施例である“情報処理装置”の構成
を示すブロック図である。
を示すブロック図である。
【００１９】図において、１は情報処理装置全体を制御
するＣＰＵであり、後述するフローチャートに基づく処
理を行う。２はＣＰＵ１に接続されアドレス・デコーダ
を含むメモリ・モジュール、３はフラグを保存するメモ
リ、４はフラグの書込み時と読出し時で使用するアドレ
ス・バスを変更するアドレス・バス・セレクタと最近ア
クセスされたアドレス情報を保存するＦＩＦＯバッフ
ァ、５はフラグとして書き込むデータを生成するデータ
・ジェネレータ、６はＣＰＵ１とメモリ２とデータ・ジ
ェネレータ５に接続された情報処理装置のデータ・バ
ス、７はＣＰＵ１とメモリ２とデータ・ジェネレータ５
に接続された情報処理装置の下位のアドレス・バス、８
はＣＰＵ１とメモリ２とデータ・ジェネレータ５に接続
された情報処理装置の上位のアドレス・バス、９はＣＰ
Ｕ１のＷＲ端子から出力される書込み信号、１０はＣＰ
Ｕ１のＲＤ端子から出力される読出し信号、１１はアド
レス・バス・ジェネレータ４から出力されるチップ・セ
レクト信号である。
するＣＰＵであり、後述するフローチャートに基づく処
理を行う。２はＣＰＵ１に接続されアドレス・デコーダ
を含むメモリ・モジュール、３はフラグを保存するメモ
リ、４はフラグの書込み時と読出し時で使用するアドレ
ス・バスを変更するアドレス・バス・セレクタと最近ア
クセスされたアドレス情報を保存するＦＩＦＯバッフ
ァ、５はフラグとして書き込むデータを生成するデータ
・ジェネレータ、６はＣＰＵ１とメモリ２とデータ・ジ
ェネレータ５に接続された情報処理装置のデータ・バ
ス、７はＣＰＵ１とメモリ２とデータ・ジェネレータ５
に接続された情報処理装置の下位のアドレス・バス、８
はＣＰＵ１とメモリ２とデータ・ジェネレータ５に接続
された情報処理装置の上位のアドレス・バス、９はＣＰ
Ｕ１のＷＲ端子から出力される書込み信号、１０はＣＰ
Ｕ１のＲＤ端子から出力される読出し信号、１１はアド
レス・バス・ジェネレータ４から出力されるチップ・セ
レクト信号である。
【００２０】データ・バス６、アドレス・バス７，８は
他の構成（例えば、表示装置，外部記憶装置等）にも接
続されるが、本図においては図示を省略している。
他の構成（例えば、表示装置，外部記憶装置等）にも接
続されるが、本図においては図示を省略している。
【００２１】図２は電源投入時等の初期化の際、図３は
ＣＰＵ１がメモリ２に対して書込みを行う際、図４は情
報処理装置がリジューム後にアイドル状態となった際の
システムが行う処理のフローチャートであり、以下これ
らのフローチャートに基づき本実施例を説明する。なお
これらの処理はＣＰＵ１により行われる。
ＣＰＵ１がメモリ２に対して書込みを行う際、図４は情
報処理装置がリジューム後にアイドル状態となった際の
システムが行う処理のフローチャートであり、以下これ
らのフローチャートに基づき本実施例を説明する。なお
これらの処理はＣＰＵ１により行われる。
【００２２】まず、情報処理装置の電源がＯＮになる、
もしくはリセット等により（再）起動されたとき、シス
テムの初期化の一環として図２で表わされる初期化の処
理を行う。
もしくはリセット等により（再）起動されたとき、シス
テムの初期化の一環として図２で表わされる初期化の処
理を行う。
【００２３】ステップＳ１において、ページ・アクセス
・フラグ３を初期化するために、アドレス・バス・セレ
クタ４のアドレス・デコーダのアドレスをページ・アク
セス・フラグ３の先頭アドレスに初期化し、データ・ジ
ェネレータ５の出力データをフラグがクリアされた状態
に初期化する。
・フラグ３を初期化するために、アドレス・バス・セレ
クタ４のアドレス・デコーダのアドレスをページ・アク
セス・フラグ３の先頭アドレスに初期化し、データ・ジ
ェネレータ５の出力データをフラグがクリアされた状態
に初期化する。
【００２４】ステップＳ２において、アドレス・バス・
セレクタ４からページ・アクセス・フラグ３に対して、
チップ・セレクト信号１１とライト・イネーブル信号１
２を出力し、データ・ジェネレータ５から出力される初
期化データをページ・アクセス・フラグ３が入力するよ
うにする。この動作をページ・アクセス・フラグ３のメ
モリ空間全てが初期化されるまで繰り返す。
セレクタ４からページ・アクセス・フラグ３に対して、
チップ・セレクト信号１１とライト・イネーブル信号１
２を出力し、データ・ジェネレータ５から出力される初
期化データをページ・アクセス・フラグ３が入力するよ
うにする。この動作をページ・アクセス・フラグ３のメ
モリ空間全てが初期化されるまで繰り返す。
【００２５】ステップＳ３においてＦＩＦＯバッファの
初期化を行う。
初期化を行う。
【００２６】ステップＳ４において、アドレス・バス・
セレクタ４を高位のアドレス・バス８を選択し、データ
・ジェネレータ５はフラグをセットした状態にするよう
にしてフラグ・モードに設定する。
セレクタ４を高位のアドレス・バス８を選択し、データ
・ジェネレータ５はフラグをセットした状態にするよう
にしてフラグ・モードに設定する。
【００２７】図３は、情報処理装置が通常の動作を行っ
ている場合、ＣＰＵ１がメモリ２に対して書込みを行う
ときにその書込みが行われたページのページ・アクセス
・フラグ３をセットする手順を示すフローチャートであ
る。
ている場合、ＣＰＵ１がメモリ２に対して書込みを行う
ときにその書込みが行われたページのページ・アクセス
・フラグ３をセットする手順を示すフローチャートであ
る。
【００２８】ＣＰＵ１がメモリ２に対して書込みを行う
とき、ライト信号９を出力する。ステップＳ１１ではこ
のライト信号９がＣＰＵ１から出力されるのを待つルー
プである。ＣＰＵ１からライト信号９が出力されるとア
ドレス・バス・セレクタ４内のＦＩＦＯバッファに保存
された最近アクセスした５か所の高位のアドレスと現在
ＣＰＵ１から出力されている高位のアドレス８を比較
し、もし同じなら処理を中断し、ライト信号９が出力さ
れるのを待つループであるステップＳ１１に戻る。
とき、ライト信号９を出力する。ステップＳ１１ではこ
のライト信号９がＣＰＵ１から出力されるのを待つルー
プである。ＣＰＵ１からライト信号９が出力されるとア
ドレス・バス・セレクタ４内のＦＩＦＯバッファに保存
された最近アクセスした５か所の高位のアドレスと現在
ＣＰＵ１から出力されている高位のアドレス８を比較
し、もし同じなら処理を中断し、ライト信号９が出力さ
れるのを待つループであるステップＳ１１に戻る。
【００２９】比較された結果、違うアドレスであった場
合、ステップＳ１４においてアドレス・バス・セレクタ
４からチップ・セレクト信号１１とライト信号１２を出
力し、ステップＳ１５においてデータ・ジェネレータ５
に設定されているフラグを立てた状態のデータをページ
・アクセス・フラグ３に入力する。
合、ステップＳ１４においてアドレス・バス・セレクタ
４からチップ・セレクト信号１１とライト信号１２を出
力し、ステップＳ１５においてデータ・ジェネレータ５
に設定されているフラグを立てた状態のデータをページ
・アクセス・フラグ３に入力する。
【００３０】ステップＳ１６においてＦＩＦＯバッファ
４内の一番古いページのアドレスをページ・アクセス・
フラグのアドレス・バス１５にセットし、ステップＳ１
７においてアドレス・バス・セレクタ４からチップ・セ
レクト信号１１とライト信号１２を出力し、ステップＳ
１８においてデータ・ジェネレータ５に設定されてい
る、フラグをクリアした状態のデータをページ・アクセ
ス・フラグ３に入力する。
４内の一番古いページのアドレスをページ・アクセス・
フラグのアドレス・バス１５にセットし、ステップＳ１
７においてアドレス・バス・セレクタ４からチップ・セ
レクト信号１１とライト信号１２を出力し、ステップＳ
１８においてデータ・ジェネレータ５に設定されてい
る、フラグをクリアした状態のデータをページ・アクセ
ス・フラグ３に入力する。
【００３１】ステップＳ１９でＣＰＵ１から出力されて
いる高位のアドレス８をＦＩＦＯバッファ４に入力し、
一番古いアドレスを廃棄する。
いる高位のアドレス８をＦＩＦＯバッファ４に入力し、
一番古いアドレスを廃棄する。
【００３２】情報処理装置がサスペンド状態になると
き、ページ・アクセス・フラグ３およびＦＩＦＯバッフ
ァ４に記録されている情報はフラッシュメモリやハード
ディスクといった不揮発性の記憶媒体に保存され、リジ
ューム時に復元されるようになっている。
き、ページ・アクセス・フラグ３およびＦＩＦＯバッフ
ァ４に記録されている情報はフラッシュメモリやハード
ディスクといった不揮発性の記憶媒体に保存され、リジ
ューム時に復元されるようになっている。
【００３３】図４は情報処理装置がリジューム時に行う
処理を示すフローチャートである。
処理を示すフローチャートである。
【００３４】情報処理装置がユーザによってリジューム
するとき、ステップＳ２１においてページ・アクセス・
フラグ３をＣＰＵ１からメモリとして読み出せるように
下位のアドレス・バス７を選択し、高位のアドレス・バ
ス８があらかじめ決められた特定のページ（例えばＤ０
００）の時、ページ・アクセス・フラグ３に対してチッ
プ・セレクト信号１１を出力するように設定する。ま
た、データ・ジェネレータ５を通じてＣＰＵ１のリード
信号をページ・アクセス・フラグ３のアウトプット・イ
ネーブル信号１３に入力するように設定する。
するとき、ステップＳ２１においてページ・アクセス・
フラグ３をＣＰＵ１からメモリとして読み出せるように
下位のアドレス・バス７を選択し、高位のアドレス・バ
ス８があらかじめ決められた特定のページ（例えばＤ０
００）の時、ページ・アクセス・フラグ３に対してチッ
プ・セレクト信号１１を出力するように設定する。ま
た、データ・ジェネレータ５を通じてＣＰＵ１のリード
信号をページ・アクセス・フラグ３のアウトプット・イ
ネーブル信号１３に入力するように設定する。
【００３５】ステップＳ２２において、ＣＰＵ１があら
かじめ決められた特定のページ（例えばＤ０００）内の
フラグの空間から、メモリからデータを読み出すのと同
様にページ・アクセス・フラグ３からデータを読み出
す。このときメモリ２からデータを読み出さないように
メモリ２へのアウトプット・イネーブル信号１４は出力
しない。ステップＳ２２の処理を最初のページから最後
のページまでフラグが立っているかどうかを調べる。も
し、フラグが立っていた場合そのページを記憶し、フラ
グをクリアする。
かじめ決められた特定のページ（例えばＤ０００）内の
フラグの空間から、メモリからデータを読み出すのと同
様にページ・アクセス・フラグ３からデータを読み出
す。このときメモリ２からデータを読み出さないように
メモリ２へのアウトプット・イネーブル信号１４は出力
しない。ステップＳ２２の処理を最初のページから最後
のページまでフラグが立っているかどうかを調べる。も
し、フラグが立っていた場合そのページを記憶し、フラ
グをクリアする。
【００３６】次に、ステップＳ２３においてアドレス・
バス・セレクタ４を高位のアドレス・バス８を選択し、
データ・ジェネレータ５はフラグをセットした状態にす
るようにしてフラグ・モードに設定する。
バス・セレクタ４を高位のアドレス・バス８を選択し、
データ・ジェネレータ５はフラグをセットした状態にす
るようにしてフラグ・モードに設定する。
【００３７】ステップＳ２４においてすべてのページの
フラグの検索が終了した場合、処理を終了する。
フラグの検索が終了した場合、処理を終了する。
【００３８】ステップＳ２５において、ステップＳ２２
においてフラグが立っているかどうかを調べ見つからな
かった場合、ステップＳ２２の処理を続行する。もし、
ステップＳ２２においてフラグが立っているページが見
つかっていた場合、ステップＳ２６においてフラグが立
っていたページのメモリ２の内容をハードディスク等の
外部記憶装置から読み出して復元し、ステップＳ２２の
処理を続行する。
においてフラグが立っているかどうかを調べ見つからな
かった場合、ステップＳ２２の処理を続行する。もし、
ステップＳ２２においてフラグが立っているページが見
つかっていた場合、ステップＳ２６においてフラグが立
っていたページのメモリ２の内容をハードディスク等の
外部記憶装置から読み出して復元し、ステップＳ２２の
処理を続行する。
【００３９】情報処理装置がアイドル状態のとき、もし
くはプログラムがまだ復元していないページのメモリを
アクセスしようとしたとき、該ページ、若しくはまだ復
元していないページのメモリを随時復元することで、ア
イドル中にすべてのページの復元を行うことができる。
くはプログラムがまだ復元していないページのメモリを
アクセスしようとしたとき、該ページ、若しくはまだ復
元していないページのメモリを随時復元することで、ア
イドル中にすべてのページの復元を行うことができる。
【００４０】以上説明したように、本実施例によれば、
リジュームするとき、ハードディスク上に保存されてい
るメモリの情報をフラグの立っている領域から復元する
ので情報処理装置を使用可能とする時間が短縮できる。
リジュームするとき、ハードディスク上に保存されてい
るメモリの情報をフラグの立っている領域から復元する
ので情報処理装置を使用可能とする時間が短縮できる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
情報処理装置がサスペンド状態からリジュームすると
き、ハードディスク等の不揮発性の記憶装置に保存され
ているメモリの情報を必要な領域から復元し、情報処理
装置を使用可能とするための時間が短縮できる。さらに
携帯用の情報処理装置などでは携帯して使用するための
リジューム時の待ち時間が短縮できる。
情報処理装置がサスペンド状態からリジュームすると
き、ハードディスク等の不揮発性の記憶装置に保存され
ているメモリの情報を必要な領域から復元し、情報処理
装置を使用可能とするための時間が短縮できる。さらに
携帯用の情報処理装置などでは携帯して使用するための
リジューム時の待ち時間が短縮できる。
【図１】 実施例の構成を示すブロック図
【図２】 初期化処理のフローチャート
【図３】 フラグのセットの処理を示すフローチャート
【図４】 リジューム時の処理を示すフローチャート
１ ＣＰＵ ２ メモリモジュール ３ ページ・アクセス・フラグを保存するメモリ ５ データ・ジェネレータ
Claims (8)
- 【請求項１】 メモリ上の情報を不揮発性の記憶装置に
保存してサスペンドする機能を有する情報処理装置であ
って、前記メモリの所定の領域毎に書換えがあったか否
かを示すフラグと、このフラグが設定されている領域を
示す情報を前記不揮発性の記憶装置に格納する制御手段
とを備えたことを特徴とする情報処理装置。 - 【請求項２】 メモリの各領域に対して書換えが起こる
都度にフラグを調べ、フラグがセットされていないとき
にフラグをセットするフラグセット手段を備えたことを
特徴とする請求項１記載の情報処理装置。 - 【請求項３】 メモリの各領域に対しての書換えが起き
る都度にフラグを調べ、フラグがセットされていないと
きに該領域を示す情報をＦＩＦＯバッファに入力するＦ
ＩＦＯバッファ入力手段を備えたことを特徴とする請求
項２記載の情報処理装置。 - 【請求項４】 フラグがセットされた領域を示す情報を
ＦＩＦＯバッファに入力する都度にＦＩＦＯバッファか
ら削除される領域のフラグをクリアするフラグリセット
手段を備えたことを特徴とする請求項３記載の情報処理
装置。 - 【請求項５】 サスペンド時にＦＩＦＯバッファの領域
を示す情報を不揮発性の記憶装置に格納する手段を備え
たことを特徴とする請求項３または請求項４記載の情報
処理装置。 - 【請求項６】 リジューム時に、不揮発性の記憶装置よ
り復元されたフラグが設定されている領域を示す情報で
指定される領域のメモリの情報を不揮発性の記憶装置よ
り復元する手段と、リジューム後に不揮発性の記憶装置
に格納されている他の領域の情報を復元する手段とを備
えたことを特徴とする請求項１記載の情報処理装置。 - 【請求項７】 メモリ上の情報を不揮発性の記憶装置に
保存してサスペンドする機能を有する情報処理方法にお
いて、前記メモリの所定の領域毎に書換えがあったとき
フラグを立て、リジューム時に、前記不揮発性の記憶装
置から、フラグの立っている領域から優先して復元する
ことを特徴とする情報処理方法。 - 【請求項８】 請求項７記載の情報処理方法を実現する
ためのプログラムを記憶した記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9010328A JPH10207789A (ja) | 1997-01-23 | 1997-01-23 | 情報処理装置、情報処理方法および記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9010328A JPH10207789A (ja) | 1997-01-23 | 1997-01-23 | 情報処理装置、情報処理方法および記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10207789A true JPH10207789A (ja) | 1998-08-07 |
Family
ID=11747154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9010328A Withdrawn JPH10207789A (ja) | 1997-01-23 | 1997-01-23 | 情報処理装置、情報処理方法および記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10207789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110467A (ja) * | 2007-11-01 | 2009-05-21 | Nec Corp | メモリ制御装置、システム、プログラム、および、方法 |
-
1997
- 1997-01-23 JP JP9010328A patent/JPH10207789A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110467A (ja) * | 2007-11-01 | 2009-05-21 | Nec Corp | メモリ制御装置、システム、プログラム、および、方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519808B2 (en) | Method and apparatus for quickly reanimating devices from hibernation | |
| US7900074B2 (en) | Method and apparatus for quickly reanimating devices from hibernation | |
| JP2988866B2 (ja) | コンピュータシステム | |
| TWI407300B (zh) | 電源管理控制器與方法 | |
| US6336161B1 (en) | Computer configuration system and method with state and restoration from non-volatile semiconductor memory | |
| US8161306B2 (en) | Method and apparatus for facilitating device hibernation | |
| US20010001879A1 (en) | Method and apparatus for saving device state while a computer system is in sleep mode | |
| JPH1097353A (ja) | コンピュータシステム及び同システムに適用するレジューム処理方法 | |
| US20070101114A1 (en) | Method and apparatus for memory initializing in a computer system | |
| JPH1091519A (ja) | ハードディスクキャッシュの制御方法 | |
| JP5914148B2 (ja) | Ｓｓｄ（ソリッドステートドライブ）装置 | |
| CN101599023A (zh) | 电源管理控制器与方法 | |
| KR20080099692A (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
| JP2006252754A (ja) | ポータブルデジタルオーディオ／ビデオ再生装置 | |
| US20120233451A1 (en) | Method for fast resuming computer system and computer system | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| US5761519A (en) | Portable computer having a removable medium drive and a resume setting function | |
| US20060206652A1 (en) | Machine state storage apparatus and method | |
| JP2003085041A (ja) | ディスクキャッシュシステム | |
| JPH10207789A (ja) | 情報処理装置、情報処理方法および記憶媒体 | |
| JP2009258925A (ja) | 計算機システムおよび計算機システムのメモリ管理方法 | |
| JP3427010B2 (ja) | コンピュータシステム | |
| JPH08335193A (ja) | 情報処理装置 | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JPH0844622A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |