KR850007128A - 메모리 억세스 제어장치 - Google Patents

메모리 억세스 제어장치 Download PDF

Info

Publication number
KR850007128A
KR850007128A KR1019850001353A KR850001353A KR850007128A KR 850007128 A KR850007128 A KR 850007128A KR 1019850001353 A KR1019850001353 A KR 1019850001353A KR 850001353 A KR850001353 A KR 850001353A KR 850007128 A KR850007128 A KR 850007128A
Authority
KR
South Korea
Prior art keywords
address
memory
data
coincidence
read
Prior art date
Application number
KR1019850001353A
Other languages
English (en)
Other versions
KR900004018B1 (ko
Inventor
스미오 이또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850007128A publication Critical patent/KR850007128A/ko
Application granted granted Critical
Publication of KR900004018B1 publication Critical patent/KR900004018B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Record Information Processing For Printing (AREA)
  • Image Input (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

메모리 억세스 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 적합한 영상메모리 제어장치를 나타내는 개통도.
제5c도는 제4도에 보인 형식제어 버퍼(FCB)내의 데이타 형식을 나타내는 도면.
제6도는 제4도에 보인 문자발생기 제어기 (CGC)를 상세히 보이는 개통도.

Claims (7)

  1. 다수의 데이타 전달 유니트의 메모리 용량을 갖는 메모리(CM 92)와, 상기 메모리로부터 데이타를 판 독하기 위해 시행된 판독논리 어드레스 순서와 다른 논리 어드레스 순서로 상기 메모리 내에 상기 데이타를 나입시키기 위한 기입수단(IMC 99, CATWT)와, 상기 메모리내에 상기 데이타를 기입시키기 위해 시행된 논리 어드레스 기립순서와 다른 논리 어드레스 순서로 상기 메모리와 다른 논리 에드레스 순서로 상기 메모리로부터 데이타를 판독시키기 위한 판 독수단(PRC 35, EORa94, EORb95)과, 판독 데이타가 상기 메모리내에 기억되어 있는 실 어드레스를 검출하기 위한 어드레스 검출수단(CAQ 93)과, 데이타의 전달 유니트(64비트들×64비트들)이 상기 메모리 내에 기억되어 있는 실어드레스와 데이타의 상기 전달 유니트를 기입하도록 사용된 대응하는 논리 어드레스간의 일치를 기억시키기 위한 일치기억수단 (CAT 91)과, 그리고 판독실 어드레스에 이미 기억된 전달유니트의 데이타가 판독된 후 상기 일치기억수 단내에 기억된 상기 대응 논리 어드레스를 특정화시킴으로써 상기 어드레스 검출수단에 의해 검출된 판독실 어드레스에서 다음 전달 유니트의 데이타를 기입시키도록 상기 기압수단을 제어하기 위한 제어수단(IMC 99, CMWT)으로 구성된 것이 특징인 메모리 억세스 제어장치.
  2. 제1항에서, 상기 메모리(CM 92)는 한페이지의 인쇄종이를 커버할 정도의 실어드레스 공간을 갖고 있으며 또한 상기 일치 기억수단(CAT 91)은 상기 인쇄종이들의 적어도 두페이지들을 커버할 정도의 논리공간을 갖는 것이 특징인 메모리 억세스 제어장치.
  3. 제1항에서, 상기 일치기억수단(CAT 91)은 상기 일치가 설정여부를 나타내는 일치설정비트(NOCELL)를 각논 리어드레스에 포함하며, 상기 일치설정 비트는 상기 전달유니트의 데이타가 상기 메모리내에 기입된 후 도통되고 그리고 상기 일치 설정비트는 상기 전달 유니트에 데이타가 판독된 후 차단되며, 새로운 실 어드레스는 상기 일치 설정 비트가 차단될시에 상기 논리 어드레스와 일치하도록 만들어지는 것이 특징인 메모리 억세스 제어장치.
  4. 제3항에서, 상기 어드레스 검출수단(CAQ 93)은 상기 전달유니트의 데이타가 상기실어드레스로부터 판독된 후 상기 판독실 어드레스를 기억시키고 상기 판독 실어드레스는 출력시키기 위한 선입력 선출력회로이며, 상기 출력된 판독실 어드레스는 상기 일치설정비트가 차단될 시에 특정한 논리 어드레스에 일치하도록 만들어지는 것이 특징인 메모리억세스 제어장치.
  5. 제1항에서, 상기 일치기억수단(CAT 91)은 상기 논리어드레스가 실어드레스와 일치하도록 허용되는지 여부를 나타내는 일치억제비트(AOV)를 각 논리 어드레스에서 포함하는 것이 특징인 메모리 억세스 제어장치.
  6. 제5항에서, 상기 제어수단은 상기 일치억제 비트가 판독 동작후 온상태에 있을 때 또는 상기 일치설정비트가 판독동작중 오프상태에 있을 때 흰색공간을 출력시키도록 흰색영역 데이타를 발생시키기 위한 소거신호 발생수단(BLNK)을 포함하는 것이 특징인 메모리 억세스 제어장치.
  7. 제1항에서, 상기 기입수단과 상기 판독수단은 기입 어드레스 또는 판독 어드레스를 측방억세스 어드레스 또는 수직 억세스 어드레스로 변환시키기 위한 어드레스 변환수단(EORa94, EORb97)을 더 포함하는 것이 특징인 메모리 억세스 제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850001353A 1984-02-29 1985-03-28 메모리 억세스 제어장치 KR900004018B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP037883 1984-02-29
JP59037883A JPS60181942A (ja) 1984-02-29 1984-02-29 メモリ制御装置

Publications (2)

Publication Number Publication Date
KR850007128A true KR850007128A (ko) 1985-10-30
KR900004018B1 KR900004018B1 (ko) 1990-06-09

Family

ID=12509935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850001353A KR900004018B1 (ko) 1984-02-29 1985-03-28 메모리 억세스 제어장치

Country Status (8)

Country Link
US (1) US4890226A (ko)
EP (1) EP0153877B1 (ko)
JP (1) JPS60181942A (ko)
KR (1) KR900004018B1 (ko)
AU (1) AU551648B2 (ko)
CA (1) CA1231463A (ko)
DE (1) DE3587375T2 (ko)
ES (1) ES8606690A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942541A (en) * 1988-01-22 1990-07-17 Oms, Inc. Patchification system
CA1309780C (en) * 1987-07-31 1992-11-03 Jeffrey H. Hoel Patchification system
NL8800158A (nl) * 1988-01-25 1989-08-16 Philips Nv Computersysteem voorzien van een hierarchisch georganiseerd geheugen.
DE68919493T2 (de) * 1988-03-09 1995-06-22 Oki Electric Ind Co Ltd Druckvorrichtung.
US5237645A (en) * 1988-03-09 1993-08-17 Oki America Industry Co., Ltd. Printing apparatus
FR2633745A1 (fr) * 1988-07-01 1990-01-05 Dassault Electronique Dispositif d'interface electronique entre une memoire partagee et une pluralite d'utilisateurs
FR2633744B1 (fr) * 1988-07-01 1991-02-08 Dassault Electronique Dispositif de memoire vive electronique
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
DE3853162T2 (de) * 1988-12-23 1995-08-17 Ibm Gemeinsamer intelligenter Speicher für die gegenseitige Verbindung von verteilten Mikroprozessoren.
JP2575208B2 (ja) * 1989-04-20 1997-01-22 沖電気工業株式会社 印刷装置
JPH0373037A (ja) * 1989-05-26 1991-03-28 Hitachi Ltd データベース障害回復方法
AU7497091A (en) * 1990-02-28 1991-09-18 Sf2 Corporation A method and apparatus for transferring data through a staging memory
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5517641A (en) * 1992-05-27 1996-05-14 Cdb Software, Inc. Restartable method to reorganize DB2 tablespace records by determining new physical positions for the records prior to moving using a non sorting technic
US5408654A (en) * 1992-05-27 1995-04-18 Cdb Software, Inc. Method to reorganize an index file without sorting by changing the physical order of pages to match the logical order determined from the index structure
US5511152A (en) * 1993-09-20 1996-04-23 Digital Equipment Corporation Memory subsystem for bitmap printer data controller
TW276317B (ko) * 1993-12-17 1996-05-21 Hitachi Seisakusyo Kk
US5717918A (en) * 1994-06-17 1998-02-10 Hitachi, Ltd. Method for concurrently performing a physical sequential scan of a database into a database buffer which is queued until a preceding scan is completed
US6076026A (en) * 1997-09-30 2000-06-13 Motorola, Inc. Method and device for vehicle control events data recording and securing
US6032238A (en) * 1998-02-06 2000-02-29 Interantional Business Machines Corporation Overlapped DMA line transfers
US7336380B2 (en) 2001-02-13 2008-02-26 Heidelberger Druckmaschinen Ag Raster generation system and method of processing raster data
JP6238510B2 (ja) * 2012-07-27 2017-11-29 キヤノン株式会社 バッファ、バッファの制御方法、同期制御装置、同期制御方法、画像処理装置および画像処理方法
US11693800B2 (en) * 2020-07-13 2023-07-04 EMC IP Holding Company LLC Managing IO path bandwidth

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728684A (en) * 1970-08-05 1973-04-17 Honeywell Inc Dynamic scanning algorithm for a buffered printer
SE397014B (sv) * 1976-01-20 1977-10-10 Asea Ab Teckengenerator
US4074254A (en) * 1976-07-22 1978-02-14 International Business Machines Corporation Xy addressable and updateable compressed video refresh buffer for digital tv display
US4126894A (en) * 1977-02-17 1978-11-21 Xerox Corporation Memory overlay linking system
AU523670B2 (en) * 1977-12-08 1982-08-12 Honeywell Information Systems Incorp. Cache memory location selection mechanism
US4153950A (en) * 1978-07-21 1979-05-08 International Business Machines Corp. Data bit assembler
US4203107A (en) * 1978-11-08 1980-05-13 Zentec Corporation Microcomputer terminal system having a list mode operation for the video refresh circuit
JPS5672751A (en) * 1979-11-20 1981-06-17 Fujitsu Ltd Data transfer buffer unit
JPS5829186A (ja) * 1981-08-14 1983-02-21 Nec Corp 情報処理装置
JPS584470A (ja) * 1981-07-01 1983-01-11 Hitachi Ltd メモリ制御装置
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
DE3382253D1 (de) * 1982-05-31 1991-05-23 Fuji Xerox Co Ltd Bilddatenspeichersystem.
EP0099989B1 (en) * 1982-06-28 1990-11-14 Kabushiki Kaisha Toshiba Image display control apparatus
US4590585A (en) * 1982-08-13 1986-05-20 International Business Machines Character generator for raster printer
JPS5948879A (ja) * 1982-09-10 1984-03-21 Hitachi Ltd 記憶制御方式
US4580134A (en) * 1982-11-16 1986-04-01 Real Time Design, Inc. Color video system using data compression and decompression
US4496976A (en) * 1982-12-27 1985-01-29 Rockwell International Corporation Reduced memory graphics-to-raster scan converter
US4646259A (en) * 1983-11-14 1987-02-24 Minolta Camera Kabushiki Kaisha Strip map memory controller

Also Published As

Publication number Publication date
DE3587375T2 (de) 1993-09-23
EP0153877B1 (en) 1993-06-02
US4890226A (en) 1989-12-26
DE3587375D1 (de) 1993-07-08
JPS60181942A (ja) 1985-09-17
EP0153877A3 (en) 1989-08-09
AU3913785A (en) 1985-09-19
CA1231463A (en) 1988-01-12
ES540736A0 (es) 1986-04-01
EP0153877A2 (en) 1985-09-04
AU551648B2 (en) 1986-05-08
KR900004018B1 (ko) 1990-06-09
ES8606690A1 (es) 1986-04-01

Similar Documents

Publication Publication Date Title
KR850007128A (ko) 메모리 억세스 제어장치
KR920013462A (ko) 반도체 기억장치
KR970062918A (ko) 메모리 장치 및 메모리 제어방법
KR870005309A (ko) 휴대할 수 있는 전자장치
KR930020467A (ko) 불휘발성 반도체 기억장치
KR910008581A (ko) 마이크로 콘트롤러
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR870011615A (ko) 부분 서입 제어장치
KR900005795A (ko) 화상독해장치
KR860003551A (ko) 기 억 회 로
KR910014813A (ko) 반도체메모리시스템
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR970702525A (ko) 메모리 제어용 방법 및 회로장치(method and device to control a memory)
KR950033868A (ko) 데이타 처리 장치
KR910003660A (ko) 벡터 또는 직접입력의 기록마스크를 갖춘 비데오 메모리
KR860004359A (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR950001724A (ko) 에러정정용 메모리장치
KR860002047A (ko) 그래픽 디스플레이용 자동 패턴 발생장치
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법
KR910006990A (ko) 반도체기억장치
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
US4471468A (en) Magnetic bubble memory device
JPS56159886A (en) Buffer memory device
JPS57162026A (en) Data file controlling system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930512

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee