KR0177989B1 - 분할 쓰기 기능을 가지는 메모리 제어 장치 - Google Patents

분할 쓰기 기능을 가지는 메모리 제어 장치 Download PDF

Info

Publication number
KR0177989B1
KR0177989B1 KR1019950065750A KR19950065750A KR0177989B1 KR 0177989 B1 KR0177989 B1 KR 0177989B1 KR 1019950065750 A KR1019950065750 A KR 1019950065750A KR 19950065750 A KR19950065750 A KR 19950065750A KR 0177989 B1 KR0177989 B1 KR 0177989B1
Authority
KR
South Korea
Prior art keywords
data
storage means
auxiliary storage
selection
storing
Prior art date
Application number
KR1019950065750A
Other languages
English (en)
Other versions
KR970049256A (ko
Inventor
문갑주
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950065750A priority Critical patent/KR0177989B1/ko
Publication of KR970049256A publication Critical patent/KR970049256A/ko
Application granted granted Critical
Publication of KR0177989B1 publication Critical patent/KR0177989B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 분할 쓰기 기능을 가진 메모리 제어장치를 공개한다. 그 장치는 데이터를 저장하고 있는 저장수단과, 갱신 데이터를 출력하고 데이터 중에서 갱신할 데이터에 해당하는 어드레스를 저장하는 분할 쓰기 요구 수단을 구비하는 시스템에서 분할 쓰기 요구 수단으로부터 입력한 갱신 데이터 및 어드레스를 저장하는 제1보조 저장수단과, 저장수단으로부터 입력한 데이터를 저장하는 제2보조 저장수단과, 제1보조 저장수단 및 제2보조 저장수단에 저장된 데이터들을 제1선택신호에 응답하여 선택적으로 출력하는 제1선택수단과, 제1선택수단의 출력, 제1보조 저장수단의 출력 및 제2보조 저장수단의 출력을 제2 선택신호에 응답하여 선택하고, 선택한 데이터를 레지스터 및 제2 전송 게이트를 통해 저장수단으로 출력하는 제2 선택수단을 구비하고, 제1및 제2 선택신호의 조합으로 분할 쓰기 기능을 수행하므로서, 데이터의 갱신을 수행하는 것을 특징으로 하고, 버스트 길이 단위로 읽혀지는 데이터의 일부만을 갱신하고자 할 경우에 메모리 제어장치의 내부에서 분할 쓰기 동작을 직접 수행함으로써 데이터 버스와 어드레스 버스의 부하를 최소화하고, 시스템의 수행능력을 높이는 효과가 있다.

Description

분할 쓰기 기능을 가지는 메모리 제어장치
본 발명은 메모리에 저장된 데이터를 읽고(read), 쓰는(write)동작을 제어하는 메모리 제어장치(memory controller)에 관한 것으로 특히 메모리에 저장된 특정 데이터를 갱신하는 분할 쓰기 기능을 가지는 메모리 제어장치에 관한 것이다.
일반적으로 동기식 다이내믹 램(SDRAM : Synchronous Dynamic Random Access Memory)은 한번 어드레스를 주고, 몇 바이트(byte)의 데이터를 읽거나 쓰는 버스트 모드(burst mode)를 지원하고 있다.
상기 버스트 모드에서 소정의 데이터를 SDRAM으로부터 / 에 읽거나/ 쓸 경우에 데이터가 버스트 길이(burst length) 단위로 이동하게 된다.
그러므로 SDRAM의 어느 특정 메모리 셀에 저정되어 있는 데이터(갱신될 데이터)만을 갱신(update)하는 위해서는, 먼저 그 갱신할 데이터가 포함된 버스트 길이 단위의 데이터를 SDRAM으로부터 읽은 후, 갱신할 데이터로 바꾸고, 다시 메로리 제어장치를 통해 SDRAM에 써야 한다.
종래에는 이러한 부분 쓰기 동작을 메모리 제어장치의 내부에서 지원하지 않고, 메모리 제어장치와 인터페이스되는 캐쉬 제어장치 등에서 수행하였다.
그러므로 부분 쓰기 동작을 수행할 경우에 메모리 제어장치와 캐쉬 제어장치등이 데이터 버스나 어드레스 버스 등을 통해 데이터를 인터페이스해야 되므로 데이터 버스나 어드레스 버스 등에 많은 부하가 발생하게 되고, 이로 인하여 시스템전체의 수행 능력이 저하되는 문제점이 있었다.
즉, 부분 쓰기 동작을 수행하는 캐쉬 제어장치 등이 SDRAM으로부터 읽혀진 데이터를 메모리 제어장치를 통하고, 데이터 버스나 어드레스 버스를 다시 통해 다져와서 부분 쓰기 동작으로 갱신하고, 다시 갱신한 데이터 즉, 부분 쓰기 동작이 수행된 데이터를 데이터 버스나 어드레스 버스를 통하고, 메모리 제어장치를 다시 통하여 SDRA에 썼다.
그러므로 SDRAM에 저장된 데이터의 쓰기 동작이 수행되는 동안에 데이터 버스와 어드레스 버스는 다른 데이터의 전달을 위해 사용할 수 없는 문제점이 있었다.
따라서 본 발명의 목적은 버스트 길이 단위로 읽혀지는 데이터를 갱신하기 위하여 메모리 제어장치의 내부에서 분할 쓰기를 수행하여 갱신하는 분할 쓰기 기능을 가지는 메모리 제어장치를 제공하는 데 있다. 이러한 목적을 달성하기 위한 본 발명의 의한 분할 쓰기 기능을 가지는 메모리 제어장치에 따르면, 데이터를 저장하고 있는 저장수단과, 갱신 데이터를 출력하고 상기 데이터 중에서 갱신할 데이터에 해당하는 어드레스를 저장하는 분할 쓰기 요구 수단을 구비하는 시스템에서, 분할 쓰기 기능을 가진 메모리 제어장치는, 상기 분할 쓰기 요구 수단으로부터 입력한 상기 갱신 데이터 및 상기 어드레스를 저장하는 제1보조 저장수단과, 상기 저장수단으로부터 입력한 상기 데이터를 저장하는 제2보조 저장수단과, 상기 제1보조 저장수단 및 제2보조 저장수단에 저장된 데이터들을 제1선택신호에 응답하여 선택적으로 출력하는 제1선택수단과, 상기 제1선택수단, 제1보조 저장수단 및 제2보조 저장수단의 출력을 제2 선택신호에 응답하여 선택하고, 선택한 데이터를 레지스터 및 제2 전송 게이트를 통해 상기 저장수단으로 출력하는 제2 선택수단을 구비하고, 제1및 제2 선택신호의 조합으로 분할 쓰기 기능을 수행함으로써 데이터의 갱신을 수행하는 것을 특징으로 한다.
특히 본 발명은 버스트 길이 단위로 읽혀지는 데이터의 일부만을 갱신할 경우에 메모리 제어장치의 내부에서 분할 쓰기 동작을 직접 수행함으로써 데이터 버스와 어드레스 버스의 부하를 최소화하고, 시스템의 수행능력을 높일 수 있다.
제1도는 본 발명에 의한 메모리 제어장치가 적용되는 시스템의 개략적인 블록 예를 보인 블록도이다.
제2도는 본 발명에 의한 메모리 제어장치에서 메모리 제어부의 바람직한 실시예를 보인 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 저장부 12 : 메모리 제어부
14 : 분할 쓰기 요구부 16 : 버스 중재부
20, 32 : 제1및 제2 전송 게이트 22, 24 : 제1및 제2보조 저장부
26, 28, 36, 38 : 제1내지 제 4선택부
30 : 레지스터 34, 40 : 제1및 제2 버퍼
T1, T2 : 전송 게이트 제어신호 S1 - S4 : 제1내지 제 4 선택신호
이하, 첨부된 도면을 참조하여 본 발명의 분할 스기 기능을 가진 메모리 제어장치를 상세히 설명한다.
제1도는 본 발명에 의한 메모리 제어장치가 사용되는 시스템의 개략적인 블록도이다.
이에 도시된 바와 같이 SDRAM으로 구현될 수 있는 저장 수단인 저장부(10) , 상기 저장부(10)를 제어하는 메모리 제어부(12), 분할 쓰기를 요구하는 분할 쓰기 요구 수단인 분할 쓰기 요구부(14) 및 버스 중재부(16)로 구성된다.
여기서, 분할 쓰기 요구부(14)는, 일반적으로 캐쉬(cache) 메모리와 같은 것으로서, 임의의 데이터를 갱신하고자 할 경우에 그 데이터의 갱신할 데이터 부분에 대한 갱신 데이터와, 갱신할 데이터에 해당하는 어드레스를 가지고 있다.
상기 분할 쓰기 요구부(14)는, 데이터를 갱신할 경우에 먼저 버스 중재부(16)로쓰기 요구 신호를 출력하고, 버스 중재부(16)는 분할 쓰기 요구부(14)로부터 입력되는 분할 쓰기 요구 신호에 따라 먼저 메모리 제어부(12)가 현재 소정의 동작을 수행하는 지를 판단 즉, 메모리 제어부(12)가 현재 비지(busy)상태인지를 체크하고, 비지 상태가 아닐 경우에 분할 쓰기 요구부(14)와 메모리 제어부(12)를 데이터 버스로 연결해 주는 역할을 한다.
상기 메모리 제어부(12)는, 상기 분할 쓰기 요구부(14)로부터 어드레스를 입력하여 저장부(10) 에 저장된 데이터를 읽고, 읽은 데이터 중에서의 갱신하고자 하는 부분의 데이터를 갱신 데이터로 바꾸기 위해, 분할 쓰기 요구부(14)로부터 분할쓰기에 관련된 데이터와, 각종 선택 또는 제어신호를 입력하여 분할 쓰기 동작을 수행한다.
그리고 분할 쓰기 동작에 의해 갱신된 데이터는 저장부(10)의 어드레스에 다시 쓰여진다.
제2도는 본 발명에 의한 메모리 제어장치에서 메모리 제어부(12)의 바람직한 실시 예를 보인 블록도이다.
이에 도시된 바와 같이 본 발명의 메모리 제어부(12)는, 제1전송 게이트(20)와, 제2 전송 게이트(32)와, 상기 분할 쓰기 요구부(14)로부터 입력되는 갱신데이터 및 어드레스를 저정하고 제 3 선택신호(S3)에 따라 선택적으로 출력하는 제1버퍼(34) 및 제 3 선택부(36)로 이루어지는 제1보조 저장수단인 제1보조 저장부(22)와, 상기 저장부(10)로부터 입력된 데이터를 저장하고 제 4 선택신호(S4)에 따라 선택적으로 출력하는 제2 버퍼(40) 및 제 4 선택부(38)로 이루어지는 제2보조 저장수단인 제2보조 저장부(24)와, 상기 제1보조 저장부(22) 및 제2보조 저장부(24)에 저장된 데이터들을 제1선택신호(S1)에 따라 선택적으로 출력하는 제1선택 수단인 제1선택부(26)와, 상기 제1선택부(26), 제1보조 저장부(22)와 제3 보조 저장부(24)의 출력을 제2 선택신호(S2)에 따라 선택하고 선택한 데이터를 저장부(10)로 출력하는 제2 선택수단인 제2 선택부(28) 및 레지스터(30)로 구성된다.
제2도의 도면에서 제1및 제2 전송 게이트(20)(32)들은 전송 게이트 제어신호(T1)(T2)에 의해 제어된다.
이와 같이 구성된 본 발명의 이해를 돕기 위해 분할 쓰기 요구부(14)로부터 입력단자(IN1)를 통해 입력되는 데이터 버스의 폭은 64비트라고 가정하고, 저장부(10)를 구현하는 SDRAM의 크기는 1M×16비트×2라고 가정한다.
버스트 모드에서, 분할 쓰기 요구부(14)로부터 입력단자(IN1)를 통해 입력되는 어드레스, 갱신하고자 하는 8바이트의 데이터 및 각종 제어신호는 전송 게이트 제어신호(T1)에 따라 제1전송 게이트(20)를 통해 제1보조 저장부(22)로 입력 및 제1버퍼(34)에 저장된다.
상기 제1보조 저장부(22)의 제1버퍼(34)에 저장된 어드레스가 SDRAM에 한번 주어지면, SDRAM으로부터 32바이트의 데이터가 버스트 길이 단위로 읽혀져서 입력/출력단자(IN/OUT)를 통해 입력된고, 제2보조 저장부(24)의 제2 버퍼(40)에 저장된다.
제1버퍼(34)에 저장된 복수의 데이터들은 제 3 선택신호(S3)에 응답하여 제 3 선택부(36)에 의해 선택적으로 제1선택부(26)로 출력되고, 제2 버퍼(40)에 저장된 복수의 데이터는 제 4 선택신호(S4)에 응답하여 제 4 선택부(38)에 의해 선택적으로 제1선택부(26)로 출력된다.
이 때, 분할 쓰기 요구부(14)로부터 입력단자(IN1)를 통해 입력되어 제1버퍼(34)에 저장 및 제1선택부(26)에 인가되는 제1선택신호(S1)는 제2 버퍼(40)에 저장된 32바이트의 데이터 중에서 몇 번째 바이트를 갱신할 것인가를 결정하여, 원하는 바이트만을 갱신하고, 나머지 데이터는 제2 선택부(28)가 분할 쓰기 요구부(14)로부터 입력된 제2 선택신호(S2)에 응답하여 선택된 데이터를 레지스터(30) 및 제2 전송 게이트(32)를 통하고, 입력/출력단자(IN/OUT)를 다시 통해 저장부(10)로 출력한다.
제2 전송 게이트(32)를 통해 출력되는 데이터는 저장부(10)의 최초 데이터가 읽혀왔던 같은 어드레스에 저장된다.
여기서, 입력단자(IN1)를 통해 입력되는 데이터의 버스 폭이 64비트(8바이트)이므로 분할 쓰기 동작을 수행하는 데 한 사이클 동안만 데이터를 메모리 제어부(12)로 출력하면 된다.
그러나, 종래의 방법대로, 분할 쓰기 동작을 메모리 제어부(12)에서 지원하지 않고, 분할 쓰기 요구부(14)에서 수행할 경우, 메모리 제어부(12)가 데이터를 읽어서, 입력단자(IN1)를 통해 받기 위해서는 4사이클이 필요하고, 역시 저장부(10)에 갱신된 데이터를 쓰기 위해서도 4 사이클이 필요하다.
여기서, 제 3 및 제 4 선택부(36)(38)들의 선택 신호(S3)(S4)는 분할 쓰기 요구부(14)로부터 출력된다.
한편, 메모리 제어부(12)가 분할 쓰기 동작을 수행하는 방법을 다음과 같다.
먼저, 메모리 제어부(12)는 비지 상태에 있고, 데이터 버스가 분할쓰기 요구부(14)로부터 분할 쓰기 동작과 관련된 전술한 신호들이 입력되면, 비지 상태에서 RAS ASSERT 상태로 전이한다.
RAS ASSERT 상태에서 저장부(10)의 사양에서 제공하는 RAS 스트로브(strobe)와 CAS 스트로브 사이의 지연동안 대기한 후, 분할 쓰기 동작 상태로 전이한다.
분할 쓰기 동작 상태에서는 다음 사이클에 CAS ASSERT 상태로 전이한다.
CAS ASSERT 상태에서는 CAS 스트로브 이후 데이터 엑세스 사이클 만큼 대기한 후, 데이터 읽기 상태로 진행한다.
데이터 읽기 상태에서는 버스트길이의 단위로 데이터가 읽혀지는 동안 대기한 후, CAS ASSERT 상태로 전이한다.
CAS ASSERT 상태에서는 데이터를 쓰기 위한 CAS 스트로를 ASSERT 한 후, 데이터 쓰기 상태로 진행한다.
이상에서 살펴본 바와 같이 본 발명에 의한 분할 쓰기 기능을 가지는 메모리 제어장치는 버스트 길이 단위로 읽혀지는 데이터의 일부분만을 갱신하고자 할 경우에 메모리 제어장치의 내부에서 분할 쓰기 동작을 직접 수행하므로 데이터 버스와 어드레스 버스의 최소화하고, 이로 인하여 시스템의 수행능력이 향상되는 효과가 있다.

Claims (1)

  1. 데이터를 저장하고 있는 저장수단 및 갱신 데이터를 출력하고, 상기 데이터 중에서 갱신할 데이터에 해당하는 어드레스를 저장하는 분할 쓰기 요구 수단을 구비하는 시스템에있어서, 상기 분할 쓰기 요구 수단으로부터 입력한 갱신 데이터 및 어드레스를 저장하는 제1보조 저장수단; 상기 저장수단으로부터 입력한 데이터를 저장및 출력하는 제2보조 저장수단과; 상기 제1보조 저장수단 및 제2보조 저장수단에 저장된 데이터들을 제1선택신호에 응답하여 선택적으로 출력하는 제1선택수단; 및 상기 제1선택수단, 제2보조 저장수단l 및 제1선택 수단이 출력하는 데이터를 제2 선택신호에 따라 선택하여 갱신 데이터를 출력하고 출력한 갱신 데이터를 상기 저장수단 측으로 출력하여 저장하는 제2 선택수단으로 구성됨을 특징으로 하는 분할 쓰기 기능을 가진 메모리 제어장치.
KR1019950065750A 1995-12-29 1995-12-29 분할 쓰기 기능을 가지는 메모리 제어 장치 KR0177989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065750A KR0177989B1 (ko) 1995-12-29 1995-12-29 분할 쓰기 기능을 가지는 메모리 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065750A KR0177989B1 (ko) 1995-12-29 1995-12-29 분할 쓰기 기능을 가지는 메모리 제어 장치

Publications (2)

Publication Number Publication Date
KR970049256A KR970049256A (ko) 1997-07-29
KR0177989B1 true KR0177989B1 (ko) 1999-05-15

Family

ID=19447156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065750A KR0177989B1 (ko) 1995-12-29 1995-12-29 분할 쓰기 기능을 가지는 메모리 제어 장치

Country Status (1)

Country Link
KR (1) KR0177989B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11029893B2 (en) 2017-09-08 2021-06-08 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, controller and operating method of nonvolatile memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11029893B2 (en) 2017-09-08 2021-06-08 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, controller and operating method of nonvolatile memory device
US11693605B2 (en) 2017-09-08 2023-07-04 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, controller and operating method of nonvolatile memory device

Also Published As

Publication number Publication date
KR970049256A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6272064B1 (en) Memory with combined synchronous burst and bus efficient functionality
JPH0612863A (ja) デュアルポートｄｒａｍ
EP0773549B1 (en) Synchronous semiconductor memory having a write execution time dependent upon a cycle time
KR100637947B1 (ko) 데이터의 순차적 니블 버스트 오더링메모리 장치 및 그 방법
JPH04358392A (ja) ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法
US4954994A (en) FIFO memory capable of simultaneously selecting a plurality of word lines
JPH0728695A (ja) メモリコントローラ
KR100279137B1 (ko) 반도체 메모리, 반도체 메모리의 데이타 판독 방법 및 기록방법
KR20050027829A (ko) 데이터 전송시간을 감소시키는 듀얼 버퍼링(Ｄｕａｌｂｕｆｆｅｒｉｎｇ) 메모리 시스템 및 이에 대한 제어방법
JPH05134973A (ja) データ転送装置
KR100317542B1 (ko) 반도체메모리장치
US4602356A (en) Semiconductor memory device
KR0177989B1 (ko) 분할 쓰기 기능을 가지는 메모리 제어 장치
KR100324143B1 (ko) 반도체 메모리장치 및 번인 테스트 방법
US5457654A (en) Memory circuit for pre-loading a serial pipeline
JPH02177190A (ja) メモリ装置
US5678017A (en) Automatic reloading of serial read operation pipeline on last bit transfers to serial access memory in split read transfer operations
US10768859B1 (en) History-based memory control system and method
US5760791A (en) Graphic RAM having a dual port and a serial data access method thereof
JP2638484B2 (ja) データ処理装置
US20020021591A1 (en) Plural line buffer type memory LSI
KR20030091816A (ko) 프리페치 구조를 사용하는 집적 메모리와 그 동작 방법
JP3222647B2 (ja) メモリバンク自動切替システム
JPH047730A (ja) 磁気ディスク制御システム
JPH03238690A (ja) 半導体メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee