KR960015229A - 메모리 기입 시간을 절약한 메모리 콘트롤러 - Google Patents

메모리 기입 시간을 절약한 메모리 콘트롤러 Download PDF

Info

Publication number
KR960015229A
KR960015229A KR1019940028384A KR19940028384A KR960015229A KR 960015229 A KR960015229 A KR 960015229A KR 1019940028384 A KR1019940028384 A KR 1019940028384A KR 19940028384 A KR19940028384 A KR 19940028384A KR 960015229 A KR960015229 A KR 960015229A
Authority
KR
South Korea
Prior art keywords
processor
address
control signal
memory
controller
Prior art date
Application number
KR1019940028384A
Other languages
English (en)
Other versions
KR0120599B1 (ko
Inventor
황교종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940028384A priority Critical patent/KR0120599B1/ko
Publication of KR960015229A publication Critical patent/KR960015229A/ko
Application granted granted Critical
Publication of KR0120599B1 publication Critical patent/KR0120599B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Dram (AREA)
  • Image Input (AREA)

Abstract

본 발명은 메모리 콘트롤러에 관한 것으로서, 프로세서와, 프로세서로 부터 어드레스를 래치하고, 이 어드레스를 베이스로 하여 물리적인 어드레스, 복수개의 메모리 제어신호, 버퍼 제어신호를 발생하는 메모리 콘트롤러와, 픽셀 데이타를 저장하는 프레임 버퍼와, 프로세서로 부터 데이타를 래치하고, 데이타를 메모리 제어신호에 따라 프레임 버퍼로 출력하는 버퍼를 구비한 그래픽스 시스템에 있어서, 프로세서로 부터 공급되는 칼럼어드레스를 자체적으로 카운트하기 위해 사용되는 카운터와, 프로세서로 부터 공급되는 초기 칼럼 어드레스 및 초기 로우 어드레스를 래치하는 로우 레지스터 및 칼럼 레지스터와, 메모리 제어신호를 발생하는 M-콘트롤러와, 버퍼 제어신호를 발생하는 B-콘트롤러로 구성된다. 따라서 메모리 콘트롤러에서 다음 어드레스를 예측하여 물리적인 어드레스와 메모리 제어신호를 발생하기 때문에 효율적인 메모리 인터페이스를 설계할 수 있어 인터페이스상에서 발생될 수 있는 지연시간을 줄일 수 있다.

Description

메모리 기입 시간을 절약한 메모리 콘트롤러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제2도에 도시된 메모리 콘트롤러를 설명하기 위한 주변장치의 세부 블럭도이다.

Claims (3)

  1. 프로세서와 상기 프로세서로 부터 어드레스를 래치하고, 상기 어드레스를 베이스로 하여 물리적인 어드레스, 복수개의 메모리 제어신호, 버퍼 제어신호를 발생하는 메모리 콘트롤러와, 픽셀 데이타를 저장하는 프레임 버퍼와, 상기 프로세서로 부터 데이타를 래치하고, 상기 데이타를 메모리 제어신호에 따라 상기 프레임 버퍼로 출력하는 데이타 버퍼를 구비한 그래픽스 시스템에 있어서, 상기 메모리 콘트롤러는 상기 프로세서로부터 공급되는 칼럼 어드레스를 자체적으로 카운트하기 위해 사용되는 카운터; 상기 프로세서로 부터 공급되는 초기 칼럼 어드레스 및 초기 로우 어드레스를 래치하는 로우 레지스터 및 칼럼 레지스터; 상기 프로세서로부터 공급되는 제어신호를 입력으로 하여 상기 메모리 제어신호를 발생하는 M-콘트롤러 ; 및 상기 프로세서로부터 공급되는 제어신호를 입력으로 하여 상기 데이타 버퍼를 제어하기 위한 데이타버퍼 제어신호를 발생하는 B-콘트롤러를 포함하는 것을 특징으로 하는 메모리 기입 시간을 절약한 메모리 콘트롤러.
  2. 제1항에 있어서, 상기 메모리 콘트롤러는 다음 어드레스를 예측하여 상기 물리적인 어드레스와 메모리 제어신호를 발생함으로써 RAS프리차지 시간을 절약하는 것을 특징으로 하는 메모리 기입 시간을 절약한 메모리 론트롤러.
  3. 제1항에 있어서, 상기 메모리 콘트돌러는 상기 프로세서에서 어드레스와 데이타가 교번적으로 발생하는 픽셀 데이타를 상기 데이타 버퍼에서 얼라인먼트시켜 연속적으로 기입하는 것을 특징으로 하는 메모리 기입 시간을 절약한 메모리 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940028384A 1994-10-31 1994-10-31 메모리 기입 시간을 절약한 메모리 콘트롤러 KR0120599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028384A KR0120599B1 (ko) 1994-10-31 1994-10-31 메모리 기입 시간을 절약한 메모리 콘트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028384A KR0120599B1 (ko) 1994-10-31 1994-10-31 메모리 기입 시간을 절약한 메모리 콘트롤러

Publications (2)

Publication Number Publication Date
KR960015229A true KR960015229A (ko) 1996-05-22
KR0120599B1 KR0120599B1 (ko) 1997-10-29

Family

ID=19396707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028384A KR0120599B1 (ko) 1994-10-31 1994-10-31 메모리 기입 시간을 절약한 메모리 콘트롤러

Country Status (1)

Country Link
KR (1) KR0120599B1 (ko)

Also Published As

Publication number Publication date
KR0120599B1 (ko) 1997-10-29

Similar Documents

Publication Publication Date Title
KR970029308A (ko) 액정표시 제어장치
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR970012701A (ko) 워드라인 순차제어 반도체 메모리 장치
KR100273111B1 (ko) 그래픽 메모리 장치의 리프레쉬 제어방법 및 회로
KR950020710A (ko) 고속 및 저전력 데이타 읽기/쓰기 회로를 구비한 반도체 메모리
JPH07140941A (ja) 液晶表示変換装置
KR100188012B1 (ko) 캐시 메모리의 사용 모드 설정 장치
KR960015229A (ko) 메모리 기입 시간을 절약한 메모리 콘트롤러
KR20040022007A (ko) 메모리 억세스 제어방법 및 장치
KR950008663B1 (ko) 다이나믹 램 메모리(dram)엑세스 제어장치
KR0147666B1 (ko) 비디오 시스템의 화면 생성장치
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR900003746A (ko) 어드레스 메모리 유니트
KR950001591B1 (ko) 비디오 그래픽 어레이의 윈도우 처리장치
KR940013061A (ko) 타임스위치의 메모리 억세스회로
KR910006909A (ko) 디스플레이 제어장치
KR960043816A (ko) 화상처리장치의 메모리 리프레쉬 방법 및 장치
KR920008759A (ko) 데이타 출력 장치
KR950001497A (ko) 모니터 전용 파이포 회로의 어드레스 제어회로
KR970051210A (ko) 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법
KR970016914A (ko) 디스크 기록장치의 데이타 버퍼 인터페이스회로
KR20000054924A (ko) 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법
KR970049256A (ko) 분할 쓰기 기능을 가지는 메모리 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee