KR970051141A - 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치 - Google Patents

단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR970051141A
KR970051141A KR1019950066882A KR19950066882A KR970051141A KR 970051141 A KR970051141 A KR 970051141A KR 1019950066882 A KR1019950066882 A KR 1019950066882A KR 19950066882 A KR19950066882 A KR 19950066882A KR 970051141 A KR970051141 A KR 970051141A
Authority
KR
South Korea
Prior art keywords
bank
row address
signal
address strobe
memory device
Prior art date
Application number
KR1019950066882A
Other languages
English (en)
Other versions
KR0170723B1 (ko
Inventor
이시열
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950066882A priority Critical patent/KR0170723B1/ko
Priority to TW085115585A priority patent/TW308696B/zh
Priority to US08/770,846 priority patent/US5771199A/en
Priority to JP8349985A priority patent/JPH09190688A/ja
Publication of KR970051141A publication Critical patent/KR970051141A/ko
Application granted granted Critical
Publication of KR0170723B1 publication Critical patent/KR0170723B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

단일 로우 어드레스 스트로브()신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치가 포함되어 있다. 본 발명은 외부적으로는 단일 뱅크처럼 동작하면서, 즉 로우 어드레스 스트로브() 신호가 1개 이면서 내부적으로는 뱅크를 2개로 구성하여, 상기 로우 어드레스 스트로브(

Description

단일신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 단일신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 DRAM의 개략적인 블락도.
제3도는 제2도에 있어서 마스터신호 발생기의 로우 어드레스 스트로브 버퍼의 구체회로도.

Claims (5)

  1. 외부에서 입력되는 로우 어드레스 스트로브 신호에 의해 엑티브 동작 및 프리차지 동작이 결정되는 2개 이상의 뱅크 메모리 어레이를 갖는 반도체 메모리장치에 있어서, 상기 뱅크 메모리 어레이중, 프리차지되는 뱅크 메모리 어레이의 프리차지 동작이 끝나기 전에, 다른 뱅크 메모리 어레이에 해당하는 뱅크 선택비트가 인가되고 상기 로우 어드레스 스트로브 신호가 엑티브 상태로 변환되면, 상기 프리차지되는 뱅크 메모리 어레이의 프리차지 동작은 계속 진행되도록 하면서 상기 다른 뱅크 메모리 어레이의 엑티브 동작을 활성화시킬 수 있는 마스터신호 발생수단을 구비하는 단일 로우 어드레스 스트로브()신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 로우 어드레스 스트로브 신호가 프리차지 상태에서 엑티브 상태로 변환되는 경우, 상기 프리차지 구간이 실제 프리차지에 소요되는 시간보다 짧을 때에, 상기 프리차지되는 뱅크 메모리 어레이의 프리차지 동작과 상기 다른 뱅크 메모리 어레이의 엑티브 동작이 동시에 일어나는 것을 특징으로 하는 단일 로우 어드레스 스트로브()신호에 의해 동시동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 뱅크 선택비트에 의해 선택되는 뱅크 메모리 어레이가, 상기 로우 어드레스 스트로브 신호가 로우레벨일 때 엑티브 동작을 하고, 상기 로우 어드레스 스트로브 신호가 "하이"레벨일 때 프리차지 동작을 하는 것을 특징으로 하는 단일 로우 어드레스 스트로브()신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 뱅크 메모리 어레이가 상기 뱅크 선택비트의 상태에 따라서 선택되는 것을 특징으로 하는 단일 로우 어드레스 스트로브()신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 뱅크 선택비트가 외부에서 입력되는 로우 어드레스의 MSB인 것을 특징으로 하는 단일 로우 어드레서 스트로브()신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066882A 1995-12-29 1995-12-29 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치 KR0170723B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950066882A KR0170723B1 (ko) 1995-12-29 1995-12-29 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
TW085115585A TW308696B (en) 1995-12-29 1996-12-17 Semiconductor memory device having dual banks simultaneously operating by single row address strobe signal
US08/770,846 US5771199A (en) 1995-12-29 1996-12-20 Integrated circuit memory devices having improved dual memory bank control capability and methods of operating same
JP8349985A JPH09190688A (ja) 1995-12-29 1996-12-27 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066882A KR0170723B1 (ko) 1995-12-29 1995-12-29 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970051141A true KR970051141A (ko) 1997-07-29
KR0170723B1 KR0170723B1 (ko) 1999-03-30

Family

ID=19447500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066882A KR0170723B1 (ko) 1995-12-29 1995-12-29 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5771199A (ko)
JP (1) JPH09190688A (ko)
KR (1) KR0170723B1 (ko)
TW (1) TW308696B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10222429A (ja) * 1997-02-03 1998-08-21 Zexel Corp 半導体記憶素子の選択方法及び半導体記憶素子選択回路
US6009501A (en) * 1997-06-18 1999-12-28 Micron Technology, Inc. Method and apparatus for local control signal generation in a memory device
US6067255A (en) * 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
US6032220A (en) * 1997-07-18 2000-02-29 Micron Technology, Inc. Memory device with dual timing and signal latching control
US6134638A (en) * 1997-08-13 2000-10-17 Compaq Computer Corporation Memory controller supporting DRAM circuits with different operating speeds
KR100308067B1 (ko) * 1998-06-29 2001-10-19 박종섭 로오 어드레스 스트로브 경로 제어방법
KR100319713B1 (ko) * 1998-07-31 2002-04-22 윤종용 동기형반도체메모리장치의프로그램가능한모드레지스터
US6178133B1 (en) * 1999-03-01 2001-01-23 Micron Technology, Inc. Method and system for accessing rows in multiple memory banks within an integrated circuit
KR100301054B1 (ko) * 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
US6414868B1 (en) * 1999-06-07 2002-07-02 Sun Microsystems, Inc. Memory expansion module including multiple memory banks and a bank control circuit
US7356656B1 (en) * 2000-05-15 2008-04-08 Taiwan Semiconductor Manufacturing Company Skew free control of a multi-block SRAM
JP3555080B2 (ja) 2000-10-19 2004-08-18 Ｎｅｃエレクトロニクス株式会社 汎用ロジックモジュール及びこれを用いたセル
GB2380296B (en) * 2000-10-25 2003-09-10 Samsung Electronics Co Ltd Method of accessing memory device
KR100370239B1 (ko) 2000-10-25 2003-01-29 삼성전자 주식회사 고속 블럭 파이프라인 구조의 리드-솔로몬 디코더에적용하기 위한 메모리 장치와 메모리 액세스 방법 및 그메모리 장치를 구비한 리드-솔로몬 디코더
US6519188B2 (en) 2000-12-18 2003-02-11 Hynix Semiconductor Inc. Circuit and method for controlling buffers in semiconductor memory device
KR100403634B1 (ko) * 2001-10-17 2003-10-30 삼성전자주식회사 고속 파이프라인 리드-솔로몬 디코더에 적용하기 위한메모리 장치와 메모리 액세스 방법 및 그 메모리 장치를구비한 리드-솔로몬 디코더
JP4156864B2 (ja) 2002-05-17 2008-09-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003338750A (ja) 2002-05-20 2003-11-28 Nec Electronics Corp 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたａｓｉｃ
US7092307B2 (en) * 2003-04-02 2006-08-15 Qualcomm Inc. Leakage current reduction for CMOS memory circuits
US7747833B2 (en) * 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
KR101260632B1 (ko) * 2005-09-30 2013-05-03 모사이드 테크놀로지스 인코퍼레이티드 출력 제어 메모리
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US8335868B2 (en) * 2006-03-28 2012-12-18 Mosaid Technologies Incorporated Apparatus and method for establishing device identifiers for serially interconnected devices
US8069328B2 (en) * 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
ATE488009T1 (de) * 2006-03-31 2010-11-15 Mosaid Technologies Inc Flash-speichersystem-steuerverfahren
US7904639B2 (en) * 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
EP2487794A3 (en) * 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
KR100886629B1 (ko) * 2006-09-28 2009-03-04 주식회사 하이닉스반도체 반도체 메모리 장치
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
US8271758B2 (en) 2006-12-06 2012-09-18 Mosaid Technologies Incorporated Apparatus and method for producing IDS for interconnected devices of mixed type
US7818464B2 (en) * 2006-12-06 2010-10-19 Mosaid Technologies Incorporated Apparatus and method for capturing serial input data
US7853727B2 (en) * 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US8010709B2 (en) * 2006-12-06 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
JP5385156B2 (ja) * 2007-02-16 2014-01-08 モサイド・テクノロジーズ・インコーポレーテッド 半導体デバイスおよび複数の相互接続デバイスを有するシステムの電力消費を低減するための方法
WO2008101316A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US8086785B2 (en) * 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
US7796462B2 (en) 2007-02-22 2010-09-14 Mosaid Technologies Incorporated Data flow control in multiple independent port
US7907466B2 (en) * 2007-03-09 2011-03-15 Hynix Semiconductor Inc. Semiconductor memory apparatus
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US7913128B2 (en) * 2007-11-23 2011-03-22 Mosaid Technologies Incorporated Data channel test apparatus and method thereof
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
US8159898B2 (en) * 2008-01-18 2012-04-17 Hynix Semiconductor Inc. Architecture of highly integrated semiconductor memory device
KR101075497B1 (ko) * 2008-04-30 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 소자
KR100929826B1 (ko) * 2008-06-04 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자
KR100942949B1 (ko) * 2008-06-30 2010-02-22 주식회사 하이닉스반도체 반도체 메모리장치
US8134852B2 (en) * 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US20100115172A1 (en) * 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
KR20110047666A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR101094917B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 전원 회로 및 이를 이용한 반도체 메모리 회로
KR101062776B1 (ko) * 2010-01-29 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
US11423975B2 (en) * 2018-02-23 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Memory device and method of operating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221981A (ja) * 1994-12-15 1996-08-30 Mitsubishi Electric Corp 同期型半導体記憶装置
US5619471A (en) * 1995-06-06 1997-04-08 Apple Computer, Inc. Memory controller for both interleaved and non-interleaved memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드

Also Published As

Publication number Publication date
US5771199A (en) 1998-06-23
JPH09190688A (ja) 1997-07-22
TW308696B (en) 1997-06-21
KR0170723B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR970051182A (ko) 반도체 기억 장치
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
EP0553547A2 (en) Strobe signals in semiconductor memory devices
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
EP0942429A3 (en) Column address generator circuit
KR920008768A (ko) 반도체기억장치
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
US5367495A (en) Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line
KR910001771A (ko) 반도체 메모리 장치
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR100221748B1 (ko) 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
RU93052160A (ru) Полупроводниковая память
KR920010450A (ko) 반도체 기억장치
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR890008560Y1 (ko) Dram 타이밍 발생기
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR950021585A (ko) 반도체 소자의 워드라인 선택장치
KR960025747A (ko) 최소 라스 액티브구간을 보장하는 자동 프리차아지기능을 가진 동기식 반도체메모리 장치
KR970051210A (ko) 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법
KR970017622A (ko) 멀티 뱅크 구조를 갖는 반도체 메모리 장치
KR960025774A (ko) 멀티 플렉스 장치
KR980006305A (ko) 디램(DRAM) 반도체 장치 및 그 억세스(access) 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee