KR970051210A - 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 - Google Patents
연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 Download PDFInfo
- Publication number
- KR970051210A KR970051210A KR1019950052235A KR19950052235A KR970051210A KR 970051210 A KR970051210 A KR 970051210A KR 1019950052235 A KR1019950052235 A KR 1019950052235A KR 19950052235 A KR19950052235 A KR 19950052235A KR 970051210 A KR970051210 A KR 970051210A
- Authority
- KR
- South Korea
- Prior art keywords
- cycle
- address
- semiconductor memory
- input
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
라이트 사이클 시간을 줄이기 위하여 프리챠아지 사이클을 감소시켜 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법을 개시한다.
반도체 메모리 셀 어레이와 셀 어레이에 데이터를 저장하기 위한 어드레스 입력수단, 데이터 입력수단, 셀 어레이로의 데이터 출력 수단 등의 일련의 회로를 가진 반도체 메모리의 라이트 방법에 있어서,
동일한 사이클내에서 프리챠아지시 주어진 동일 데이터로 사이클 활성화시 입력되는 어드레스에 따라 연속적으로 특정한 저장 수단에 라이트하는 것을 특징으로 하는 반도체 메모리 라이트 방법을 제공한다.
상기 어드레스는 사이클의 프리챠아지시 첫 번째 어드레스가 주어지고 사이클 활성화시 정해진 시간 간격에 따라 연속적으로 입력되어진다.
따라서, 본 발명에 의하면 사이클 활성화시 라이트할 어드레스를 계속 받아들여서 다수의 어드레스에 동일한 데이터를 연속적으로 라이트함으로써 각 어드레스의 라이트에 필요하던 프리챠아지 시간을 제거하여 전체 라이트 시간을 줄임으로써 시스템 성능 향상에 기여한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 종래기술의 어드레스 버퍼 제어 신호인 PIYALB 및 어드레스 전이 검출 신호인 ATSB를 발생시키는 회로를 나타낸다.
제4도는 본 발명의 어드레스 버퍼 제어 신호인 PIYALB 및 어드레스 전이 검출 신호인 ATSB를 발생시키는 회로를 나타낸다.
Claims (6)
- 반도체 메모리 셀 어레이와 셀 어레이에 데이터를 저장하기 위한 어드레스 입력수단, 데이터 입력수단, 셀 어레이로의 데이터 출력 수단 등의 일련의 회로를 가진 반도체 메모리의 라이트 방법에 있어서, 동일한 사이클내에서 프리챠아지시 주어진 동일 데이터로 사이클 활성화시 입력되는 어드레스에 따라 연속적으로 특정한 저장 수단에 라이트하는 것을 특징으로 하는 반도체 메모리 라이트 방법.
- 제1항에 있어서, 상기 어드레스는 사이클의 프리챠아지시 첫 번째 어드레스가 주어지고 사이클 활성화시 정해진 시간 간격에 따라 연속적으로 입력되어지는 것을 특징으로하는 반도체 메모리 라이트 방법.
- 제1항에 있어서, 상기 입력되는 어드레스를 연속적으로 받아들이기 위해 상기 어드레스 입력 수단을 열도록 하는 것을 특징으로 하는 반도체 메모리 라이트 방법.
- 제1항에 있어서, 상기 프리챠아지 사이클은 라이트하고자하는 마지막 어드레스가 끝나는 시점을 기준으로하여 이루어지는 것을 특징으로 하는 반도체 메모리 라이트 방법.
- 제1항에 있어서, 상기 사이클 활성화시 일정시간의 데이터 입력외의 또다른 데이터 입력없이 다수 어드레스에 데이터를 저장하는 것을 특징으로 하는 반도체 메모리 라이트 방법.
- 제1항에 있어서, 상기 사이클 활성화시 입력되는 어드레스에 연속적인 라이트가 이루어지는 동안 어드레스 이외의 클록은 전이하지 않게하는 것을 특징으로 하는 반도체 메모리 라이트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052235A KR0165362B1 (ko) | 1995-12-19 | 1995-12-19 | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052235A KR0165362B1 (ko) | 1995-12-19 | 1995-12-19 | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051210A true KR970051210A (ko) | 1997-07-29 |
| KR0165362B1 KR0165362B1 (ko) | 1999-02-01 |
Family
ID=19441573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052235A KR0165362B1 (ko) | 1995-12-19 | 1995-12-19 | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165362B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267259B2 (ja) * | 1998-12-22 | 2002-03-18 | 日本電気株式会社 | 半導体記憶装置 |
| KR100313961B1 (ko) * | 1999-12-30 | 2001-11-15 | 박종섭 | 에스지램(ｓｇｒａｍ)의 라이트 구동장치 |
-
1995
- 1995-12-19 KR KR1019950052235A patent/KR0165362B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0165362B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004854B1 (ko) | 반도체 메모리 장치 | |
| KR100202777B1 (ko) | 램의 컬럼액세스를 가속하기위한 데이타버스구조 | |
| US5513148A (en) | Synchronous NAND DRAM architecture | |
| US5327394A (en) | Timing and control circuit for a static RAM responsive to an address transition pulse | |
| KR920013462A (ko) | 반도체 기억장치 | |
| KR970017656A (ko) | 버스트 모드를 가진 고속 반도체 메모리 | |
| KR960012013A (ko) | 동기형 반도체 기억 장치 | |
| KR930024012A (ko) | 반도체 기억장치 | |
| KR940007884A (ko) | 반도체 장치 | |
| KR960005605A (ko) | 반도체 기억장치 | |
| KR960042730A (ko) | 반도체기억장치 | |
| KR960025777A (ko) | 프리챠지 회로를 갖는 반도체 메모리 디바이스 | |
| KR910014938A (ko) | 향상된 di/dt 제어가 가능한 집적회로 메모리 | |
| KR970051210A (ko) | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 | |
| KR970012694A (ko) | 고속 판독 반도체 메모리 | |
| KR19990086392A (ko) | 고속 동작용 디램 | |
| KR100211483B1 (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 | |
| JPH01138694A (ja) | メモリ装置 | |
| KR960001999A (ko) | 메모리 뱅크 선택회로 | |
| US6396755B2 (en) | Integrated memory with row access control to activate and precharge row lines, and method of operating such a memory | |
| KR870009294A (ko) | 비트 슬라이스 프로세서용 레지스터 파일 | |
| KR100736397B1 (ko) | 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치 | |
| KR950001477A (ko) | 기억 회로 | |
| KR970012763A (ko) | 스태틱형 랜덤 억세스 메모리 | |
| KR940702304A (ko) | 반도체 기억장치 및 반도체 기억장치의 데이터 읽어내는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |