KR970012763A - 스태틱형 랜덤 억세스 메모리 - Google Patents

스태틱형 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR970012763A
KR970012763A KR1019960036712A KR19960036712A KR970012763A KR 970012763 A KR970012763 A KR 970012763A KR 1019960036712 A KR1019960036712 A KR 1019960036712A KR 19960036712 A KR19960036712 A KR 19960036712A KR 970012763 A KR970012763 A KR 970012763A
Authority
KR
South Korea
Prior art keywords
address
write
cycle
path
access memory
Prior art date
Application number
KR1019960036712A
Other languages
English (en)
Other versions
KR100209542B1 (ko
Inventor
아즈마 스즈끼
Original Assignee
니시무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시끼가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970012763A publication Critical patent/KR970012763A/ko
Application granted granted Critical
Publication of KR100209542B1 publication Critical patent/KR100209542B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

레이트 라이트 방식을 이용하여 기록에 필요한 총시간을 축소하고, 라이트 마진을 증대시켜 기록 및 판독 동작 시간에 낭비를 없앤다.
디코더 내의 어드레스 레지스터(101)와는 달리 라이트 어드레스를 보유하는 어드레스 레지스터(110)을 가지고 있다. 레지스터(101)에 보유되어 있는 어드레스와, 레지스터(110)에 보유되어 있는 어드레스 중 어느 것을 선택할 것인가는 패스 게이트(3)에 의해 제어된다. 판독 사이클과 기록 사이클의 전환에 있어서 기록 사이클에서 판독 사이클로 되는 때는 판독 어드레스를 고속으로 디코드하도록 판독 사이클로부터 기록 사이클로 되는 때는 기록 어드레스의 디코드에 지연 시간을 경과하도록, 패스 게이트(3 및 10)에 의해 디코드 경로의 성립을 제어한다.

Description

스태틱형 랜덤 억세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 도시한 레이트 라이트 방식의 동기형 SRAM 의 요구 구성의 회로도.

Claims (6)

  1. 클럭 신호에 동기하여 억세스 동작을 행하고 기록 어드레스를 확정시킨 다음의 기록 사이클에서 데이타를 기록하는 레이트 라이트 방식을 갖는 스태틱형 랜덤 억세스 메모리(SRAM)에 있어서, 클럭 신호에 동기하여 어드레스 신호를 읽어 들여 보유 출력하는 제1의 어드레스 보유 회로와; 상기 제1의 어드레스 보유 회로에 보유된 어드레스 신호중 기록 어드레스 신호를 상기 클럭 신호에 동기하여 읽어 들여 보유 출력하는 제2의 어드레스 보유 회로와; 상기 제1의 어드레스 보유 회로에 보유된 어드레스 신호와 상기 제2의 어드레스 보유 회로에 보유된 어드레스 신호의 어느 일방을 선택하는 제1의 전환 수단; 및 판독 사이클과 기록 사이클의 전환에서 기록 사이클에서 판독 사이클로 될 때는 판독 어드레스를 고속으로 디코드하도록 상기 제1의 전환 회로의 제어와 함께 성립하는 제1경로와, 판독 사이클에서 기록 사이클로 될 때는 기록 어드레스의 디코드에 지연시간이 경과하도록 상기 제1의 전환 회로의 제어와 함께 성립하는 제2경로를 설치하고, 이들 제1 및 제2의 경로의 성립을 제어하는 제2의 전환 수단을 구비한 것을 특징으로 하는 스태틱형 램던 억세스 메모리.
  2. 제1항에 있어서, 상기 제1의 전환 수단은 상기 스태틱형 랜덤 억세스 메모리에서의 외부로부터 인가되는 칩 셀렉트 신호와 라이트 인에이블 신호를 칩 내부에서 합성시킨 신호에 의해 제어되는 것을 특징으로 하는 스태틱형 랜덤 억세스 메모리.
  3. 제1항에 있어서, 상기 제1의 전환 수단은 외부로부터 인가되는 데이타 출력 콘트롤 신호와 라이트 인에이블 신호를 칩 내부에서 합성시킨 신호인 것을 특징으로 하는 스태틱형 랜덤 억세스 메모리.
  4. 제1항에 있어서,상기 제2의 전환은 판독 사이클에서 기록 사이클로 될 때, 그 전의 기록 사이클에서의 최후의 기록 데이타를 금번의 기록 사이클의 가장 처음의 사이클에서 기록하기 위한 제3경로가 상기 제2경로로서 포함되는 것을 특징으로 하는 스태틱형 랜덤 억세스 메모리.
  5. 클럭 신호에 동기하여 억세스 동작을 행하고 기록 어드레스를 확정시킨 다음의 기록 사이클에서 데이타를 기록하는 레이트 라이트 방식을 갖는 스태틱형 랜덤 억세스 메모리(SRAM)에 있어서, 제1어드레스에 대응하는 메모리 셀과; 판독시에서의 판독 어드레스가 상기 제1어드레스일 때 상기 메모리 셀로의 억세스에 관련한 제1디코드 경로; 및 기록시에서의 기록 어드레스가 상기 제1어드레스일 때 상기 메모리 셀로의 억세스에 관련한 상기 제1의 디코드 경로와는 다른 제2의 디코드 경로를 구비하되, 적어도 제2의 디코드 경로는 제1의 디코드 경로에 비해 지연 수단이 부가되어 있는 것을 특징으로 하는 스태틱형 랜덤 억세스 메모리.
  6. 제5항에 있어서, 상기 제2의 디코드 경로는 이미 1개 전의 기록 사이클에서 확정한 어드레스에 따라 활성화되어 있는 상기 메모리 셀에 연결되는 워드 선의 선택 유지를 소정 시간만큼 상기 제1의 디코드 경로에 의한 판독시의 고속 억세스 동작을 방해하는 일없이 설치되도록 조정되는 것을 특징으로 하는 스태틱형 랜덤 억세스 메모리.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960036712A 1995-08-31 1996-08-30 스태틱형 랜덤 억세스 메모리 KR100209542B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-224240 1995-08-31
JP22424095 1995-08-31

Publications (2)

Publication Number Publication Date
KR970012763A true KR970012763A (ko) 1997-03-29
KR100209542B1 KR100209542B1 (ko) 1999-07-15

Family

ID=16810695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036712A KR100209542B1 (ko) 1995-08-31 1996-08-30 스태틱형 랜덤 억세스 메모리

Country Status (3)

Country Link
KR (1) KR100209542B1 (ko)
CN (1) CN1147864C (ko)
TW (1) TW306004B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6687185B1 (en) * 2002-08-29 2004-02-03 Micron Technology, Inc. Method and apparatus for setting and compensating read latency in a high speed DRAM
JP4808070B2 (ja) * 2006-05-18 2011-11-02 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
US9171600B2 (en) * 2013-09-04 2015-10-27 Naoki Shimizu Semiconductor memory device

Also Published As

Publication number Publication date
TW306004B (ko) 1997-05-21
CN1152176A (zh) 1997-06-18
CN1147864C (zh) 2004-04-28
KR100209542B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP5160770B2 (ja) レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法
US6473360B2 (en) Synchronous semiconductor memory device capable of high speed reading and writing
KR100233973B1 (ko) 동기형 반도체 기억 장치
JP2000173264A (ja) ウェ―ブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデ―タパス制御方法
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
WO2006014395A2 (en) Memory systems and methods
KR20020085959A (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
KR100290286B1 (ko) 빠른 입출력 라인 프리차지 스킴을 구비한 반도체 메모리 장치
JP3259764B2 (ja) 半導体記憶装置
KR100282044B1 (ko) 반도체 메모리 장치
US6166970A (en) Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device
KR100274732B1 (ko) 반도체 기억 장치
KR0137462B1 (ko) 다이나믹·랜덤·액세스·메모리
US6055207A (en) Synchronous semiconductor memory device having a column disabling circuit
KR970012763A (ko) 스태틱형 랜덤 억세스 메모리
JP5103467B2 (ja) クロック同期式検出増幅器を備える記憶装置およびその動作方法
JP2000195266A (ja) 複数のアドレスバッファとカラムプリデコ―ダとの間で共通アドレスバスラインを利用する半導体メモリ素子
KR100422289B1 (ko) 반도체 기억 장치
KR100211483B1 (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100413102B1 (ko) 동일뱅크 중복선택 방지 회로
KR100541161B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
KR960001999A (ko) 메모리 뱅크 선택회로
KR0123244B1 (ko) 읽기/쓰기 회로
KR20030000355A (ko) 고속 기록 동작을 가능하게 하는 기록 인에이블 신호 버퍼및 이를 이용하는 반도체 기억 장치
KR20020015864A (ko) 반도체 메모리 장치에서 자동 프리차지 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080327

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee