KR920008759A - 데이타 출력 장치 - Google Patents

데이타 출력 장치 Download PDF

Info

Publication number
KR920008759A
KR920008759A KR1019900016458A KR900016458A KR920008759A KR 920008759 A KR920008759 A KR 920008759A KR 1019900016458 A KR1019900016458 A KR 1019900016458A KR 900016458 A KR900016458 A KR 900016458A KR 920008759 A KR920008759 A KR 920008759A
Authority
KR
South Korea
Prior art keywords
data output
signal
address strobe
inverted
strobe signal
Prior art date
Application number
KR1019900016458A
Other languages
English (en)
Other versions
KR930006627B1 (ko
Inventor
이동재
서동일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900016458A priority Critical patent/KR930006627B1/ko
Publication of KR920008759A publication Critical patent/KR920008759A/ko
Application granted granted Critical
Publication of KR930006627B1 publication Critical patent/KR930006627B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

데이타 출력장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a~b도는 종래의 데이타 출력장치 및 타이밍도,
제2a~b도는 이 발명에 따른 데이타 출력장치 및 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 2입력 낸드 게이트 3,4,7 : 인버터
5 : 지연수단 6,8 : 2입력 노아 게이트
10 : 데이타 출력 버퍼 20 : 데이타 출력 제어부
M1,M2 : N-MOS 트랜지스터

Claims (5)

  1. 메모리셀에 저장되어 있는 데이타를 칩 외부로 출력하는 데이타 출력 버퍼(10)를 포함하여 구성되는 데이타 출력장치에 있어서, 반전된 컬럼 어드레스 스트로브 신호()의 정보를 가지는 클럭신호(ΦC)를 입력으로 하고 리드 또는 라이트 모우드에 대한 정보를 가지며 리프레쉬 모우드 또는 정상 모우드에 대한 정보를 가지는 칩 내부에서 발생되는 클럭신호(ΦRW)를 입력으로 하여 반전된 컬럼 어드레스 스트로브 신호()의 프리차아지 싸이클 동안에도 상기 데이타 출력버퍼(10)가 일정시간동안 계속 유효한 데이타를 출력시킬 수 있도록 제어하는 데이타 출력 제어 신호(ΦTRST)를 발생시키는 데이타 출력 제어부(20)를 더 포함하여 구성되는 데이타 출력장치.
  2. 상기 제1항에 있어서, 데이타 출력 제어부(10)는, 반전된 컬럼 어드레스 스트로브 신호()의 액티브 싸이클 동안은 데이타 출력버퍼(20)를 인에이블시키고 반전된 컬럼 어드레스 스트로브 신호()의 프리차아지 싸이클 동안은 일정시간의 지연시간을 가지며 데이타 출력 버퍼(20)를 디스에이블시키는 지연수단(5)을 포함하여 구성되는 데이타 출력장치.
  3. 제1항에 있어서, 상기 데이타 출력 제어부(20)는, 일측 입력단에 반전된 컬럼 어드레스 스트로브 신호()의 정보를 가지는 클럭신호(ΦC)가 입력되고 타측 입력단에 상기 클럭 신호(ΦC)가 상기 지연수단(5)을 통하여 입력되는 노아게이트(6)와, 입력되는 클럭신호(ΦRW)를 반전시키는 인버터(7)와, 상기 노아게이트(6)의 출력신호와 상기 인버터(7)의 출력신호를 합하여 반전시켜 데이타 출력 제어 신호(ΦTRST)를 출력시키는 노아게이트(18)와, 로 구성되는 데이타 출력장치.
  4. 제2항에 있어서, 반전된 컬럼 어드레스 스트로브 신호()는, 하나의 반전된 로우 어드레스 스트로브 신호의() 액티브 싸이클 동안에 여러번의 반전된 컬럼 어드레스 스트로브 신호()의 액티브 싸이클 및 반전된 로우 어드레스 스트로브 신호의 () 프리차아지 싸이클을 갖는 데이타 출력장치.
  5. 제1항에 있어서, 상기 클럭신호(ΦRW)는, 하나의 신호로서 다중의 정보를 포함할 수 있는 데이타 출력장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016458A 1990-10-15 1990-10-15 데이타 출력장치 KR930006627B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900016458A KR930006627B1 (ko) 1990-10-15 1990-10-15 데이타 출력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900016458A KR930006627B1 (ko) 1990-10-15 1990-10-15 데이타 출력장치

Publications (2)

Publication Number Publication Date
KR920008759A true KR920008759A (ko) 1992-05-28
KR930006627B1 KR930006627B1 (ko) 1993-07-21

Family

ID=19304739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016458A KR930006627B1 (ko) 1990-10-15 1990-10-15 데이타 출력장치

Country Status (1)

Country Link
KR (1) KR930006627B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293448B1 (ko) * 1998-03-28 2001-07-12 김영환 출력클럭의위상조절장치
KR100400770B1 (ko) * 2000-12-30 2003-10-08 주식회사 하이닉스반도체 데이터 출력회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293448B1 (ko) * 1998-03-28 2001-07-12 김영환 출력클럭의위상조절장치
KR100400770B1 (ko) * 2000-12-30 2003-10-08 주식회사 하이닉스반도체 데이터 출력회로

Also Published As

Publication number Publication date
KR930006627B1 (ko) 1993-07-21

Similar Documents

Publication Publication Date Title
KR840003893A (ko) 다이나믹형 mos 랜덤 액세스 메모리
KR880003333A (ko) 개선된 리프레시 타이밍을 갖는 다이나믹 랜덤 억세스 메모리
KR960012013A (ko) 동기형 반도체 기억 장치
KR970029803A (ko) 반도체 메모리장치의 프리차지 회로
KR910001771A (ko) 반도체 메모리 장치
EP0311047B1 (en) Dynamic random access memory
KR950033836A (ko) 기억 판독장치
KR920008759A (ko) 데이타 출력 장치
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR850006119A (ko) 랜덤 억세스 메모리
US6990027B2 (en) Semiconductor memory device having access time control circuit
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR100219491B1 (ko) 자동 프리차지 뱅크 선택 회로
KR920008766A (ko) 데이타 출력장치
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100668830B1 (ko) 메모리 장치의 컬럼 어드레스 제어장치
KR100543208B1 (ko) 반도체 메모리소자의 프리차아지신호 발생회로
KR940006078B1 (ko) 고속동작을 갖는 어드레스 입력 버퍼
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR960038999A (ko) 반도체 집적회로 장치
KR100266649B1 (ko) 고속메모리의 칼럼버퍼회로
KR970051387A (ko) 불휘발성 반도체 메모리 장치의 워드라인 전압인가 장치
KR980004998A (ko) 싱크로너스 디램의 초기 프리차지 발생장치
KR920010643A (ko) 반도체 메모리장치의 비트라인 동작회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010607

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee